JPH0714199B2 - Driving method for charge transfer imaging device - Google Patents

Driving method for charge transfer imaging device

Info

Publication number
JPH0714199B2
JPH0714199B2 JP59054391A JP5439184A JPH0714199B2 JP H0714199 B2 JPH0714199 B2 JP H0714199B2 JP 59054391 A JP59054391 A JP 59054391A JP 5439184 A JP5439184 A JP 5439184A JP H0714199 B2 JPH0714199 B2 JP H0714199B2
Authority
JP
Japan
Prior art keywords
transfer
charge
vertical
register
accumulated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59054391A
Other languages
Japanese (ja)
Other versions
JPS60198978A (en
Inventor
賢樹 堀居
隆男 黒田
祐二 松田
Original Assignee
松下電子工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 松下電子工業株式会社 filed Critical 松下電子工業株式会社
Priority to JP59054391A priority Critical patent/JPH0714199B2/en
Publication of JPS60198978A publication Critical patent/JPS60198978A/en
Publication of JPH0714199B2 publication Critical patent/JPH0714199B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Transforming Light Signals Into Electric Signals (AREA)

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は電荷転送撮像装置の駆動方法に関するものであ
る。
The present invention relates to a driving method of a charge transfer image pickup device.

(従来例の構成とその問題点) 第1図は従来の電荷転送撮像装置の構成を示すもので、
n型シリコン基板上のpウエル層上に2次元的に複数分
離配列されたn+層による光電変換蓄積ダイオード(以下
ダイオードという。)1と、このダイオード1の電荷を
1水平周期毎に垂直方向に並列電荷転送する垂直電荷転
送レジスタ2と、垂直電荷転送レジスタ2の並列転送電
荷を順次読み出す水平転送電荷読出しレジスタ3を備え
ている。
(Structure of Conventional Example and Problems Thereof) FIG. 1 shows the structure of a conventional charge transfer imaging device.
A photoelectric conversion storage diode (hereinafter referred to as a diode) 1 formed by an n + layer that is two-dimensionally separated and arranged on a p-well layer on an n-type silicon substrate, and a charge of the diode 1 is applied in a vertical direction for each horizontal period. And a horizontal transfer charge reading register 3 for sequentially reading the parallel transfer charges of the vertical charge transfer register 2.

また、画像のちらつき防止のための2対1インターレー
ス動作させる必要から、第1の垂直電極φV1第2の垂直
転送電極φV2に対してそれぞれ1個ずつのダイオード1
が設けられ、このダイオード1の電荷は、垂直転送電極
下にダイオード1に隣接して設けられたポテンシャルバ
リア(第2図8)を形成する構成により読出される。過
剰電荷が発生したとき画像が潰れるブルーミングを抑制
するため、ダイオードをnpn構造で形成する方法がとら
れている。
In addition, since it is necessary to perform a 2-to-1 interlace operation to prevent image flicker, one diode 1 is provided for each of the first vertical electrode φ V1 and the second vertical transfer electrode φ V2 .
Is provided, and the electric charge of the diode 1 is read out by the structure which forms the potential barrier (FIG. 2) provided adjacent to the diode 1 under the vertical transfer electrode. A method of forming a diode with an npn structure is used to suppress blooming in which an image is crushed when an excessive charge is generated.

第2図は画素近傍の構造を示す断面図である。pウエル
5とn型基板6間には電圧VSUBをバイアスし、pn接合ダ
イオード1部のp層7は空乏化されている。
FIG. 2 is a sectional view showing the structure in the vicinity of the pixel. The voltage V SUB is biased between the p-well 5 and the n-type substrate 6, and the p-layer 7 of the pn junction diode 1 is depleted.

なお第2図において、8はポテンシャルバリア部、9は
垂直電荷転送レジスタのチャンネル(埋め込み層)、10
は垂直転送電極、11はチャンネルストッパー、12は光遮
蔽膜、13は絶縁膜である。
In FIG. 2, 8 is a potential barrier portion, 9 is a channel (buried layer) of the vertical charge transfer register, and 10 is a channel.
Is a vertical transfer electrode, 11 is a channel stopper, 12 is a light shielding film, and 13 is an insulating film.

第3図(a)はブルーミングの抑制機能を示すための説
明図である。
FIG. 3 (a) is an explanatory diagram showing the blooming suppressing function.

ダイオード1の電荷は、ポテンシャルバリア部8を開い
て、垂直電荷転送レジスタのチャンネル9へ信号電荷を
移すことにより図の14で示す空の状態になる。ダイオー
ド1に入射する光により電荷が蓄積され、ポテンシャル
の井戸は14に示すように浅くなっていく。ダイオードの
p層7のポテンシャルは転送ゲート部のポテンシャル16
より常に深くなるよう、ダイオードのp層7とn型基板
6間のバイアス電圧VSUBが調節されている。このため、
ダイオード1に蓄積された電荷は、過剰電荷となった状
態において、垂直電荷転送レジスタのチャンネル9へ流
れ込む前に15で示すようにn型基板6方向へ流れ出し、
これによりブルーミング電荷が吸収できることになる。
The charge of the diode 1 becomes an empty state shown by 14 in the figure by opening the potential barrier section 8 and transferring the signal charge to the channel 9 of the vertical charge transfer register. Electric charges are accumulated by the light incident on the diode 1, and the potential well becomes shallow as shown by 14. The potential of the p-layer 7 of the diode is the potential of the transfer gate 16
The bias voltage V SUB between the p layer 7 of the diode and the n-type substrate 6 is adjusted so as to be always deeper. For this reason,
The charge accumulated in the diode 1 flows out toward the n-type substrate 6 as indicated by 15 before flowing into the channel 9 of the vertical charge transfer register in a state of being an excess charge,
This allows the blooming charge to be absorbed.

第3図(b)は垂直電荷転送レジスタへ印加されるクロ
ックパルスの一例で、ダイオード1から垂直電荷転送レ
ジスタ2へ信号電荷を転送するとき、水平転送電荷読出
しレジスタ3へ垂直電荷転送レジスタ2の信号電荷を転
送するクロックパルスVMより高い電圧VHが印加される。
ポテンシャルバリア部8は、垂直電荷転送レジスタ2の
転送電極10と共通で水平転送電荷読出しレジスタ3へ垂
直電荷転送レジスタ2の信号電荷を転送する時は開かな
いで、ダイオード1から垂直電荷転送レジスタ2へ信号
電荷を移すとき開くようなバリア構造となっている。
FIG. 3B shows an example of a clock pulse applied to the vertical charge transfer register. When the signal charge is transferred from the diode 1 to the vertical charge transfer register 2, the vertical charge transfer register 2 is transferred to the horizontal transfer charge read register 3. A voltage V H higher than the clock pulse V M for transferring the signal charge is applied.
The potential barrier section 8 is common with the transfer electrode 10 of the vertical charge transfer register 2 and does not open when transferring the signal charge of the vertical charge transfer register 2 to the horizontal transfer charge read register 3; It has a barrier structure that opens when the signal charge is transferred to.

第4図はフィールド蓄積動作の印加クロックパルスを示
すもので、前記のような撮像装置で標準テレビジョン方
式による撮像を行なう場合に垂直電荷転送レジスタに印
加されるクロックパルスを示している。
FIG. 4 shows the applied clock pulse for the field accumulation operation, and shows the clock pulse applied to the vertical charge transfer register when the image pickup apparatus as described above performs image pickup by the standard television system.

φV1を駆動するクロックパルスとφV2を駆動するクロッ
クパルスが垂直電荷転送レジスタ2に加えられる。第1
フィールドでは垂直ブランキング期間t1で、高いクロッ
クパルスが印加されているφV1クロックパルスにより、
これに対応したダイオード1の電荷を垂直電荷転送レジ
スタ2に読み出し、以後順次垂直、水平転送して出力
し、第2フィールドでは垂直ブランキング期間t2でのφ
V2クロックパルスにより、φV2に対応したダイオード1
の電荷を垂直電荷転送レジスタ2に読み出し、以後第1
フィールドと同様転送出力するように駆動する。このよ
うな駆動方法によれば、第1、第2フィールドでは垂直
方向の異なるダイオードの電荷が読み出されるため完全
な2:1のインターレース動作が実現され、高い垂直解像
度が得られる。また、各ダイオードは2フィールドで1
回の読み出しとなるため、2フィールド蓄積、すなわ
ち、フレーム蓄積動作となる。このようなフレーム蓄積
動作による撮像でも殆んど支障のない撮像が可能である
が、高速に移動する物体を撮像する場合には、蓄積時間
の影響による画像のぼけが発生し、満足な画像が得られ
なくなる。
A clock pulse for driving φ V1 and a clock pulse for driving φ V2 are applied to the vertical charge transfer register 2. First
In the vertical blanking period t 1 in the field, due to the φ V1 clock pulse to which a high clock pulse is applied,
The charge of the diode 1 corresponding to this is read to the vertical charge transfer register 2 and then vertically and horizontally transferred and output sequentially. In the second field, φ in the vertical blanking period t 2
Diode 1 corresponding to φ V2 by V2 clock pulse
Read out to the vertical charge transfer register 2,
It is driven to transfer and output as in the field. According to such a driving method, in the first and second fields, charges of different diodes in the vertical direction are read out, so that a perfect 2: 1 interlace operation is realized and a high vertical resolution is obtained. Also, each diode is 1 in 2 fields.
Since the reading is performed once, a 2-field accumulation, that is, a frame accumulation operation is performed. Although it is possible to capture images with almost no obstacles with such frame accumulation operation, when capturing an object that moves at high speed, blurring of the image occurs due to the influence of the accumulation time, and a satisfactory image is obtained. You won't get it.

第5図は従来例における駆動パルスを示すもので、上記
のような蓄積時間のぼけを軽減するために印加するクロ
ックパルスを示すものである。
FIG. 5 shows a drive pulse in the conventional example, and shows a clock pulse applied to reduce the blur of the accumulation time as described above.

基本的には各々のダイオードをフィールド毎に読み出せ
ばよく、第1図に示した撮像素子ではダイオードでの蓄
積電荷は、垂直転送電極に印加されるφV1V2を同時
に高い電圧にすれば、φV1V2に対応したそれぞれの
ダイオードの電荷を各フィールド同時に読み出すことが
できる。また標準テレビジョン方式で不可欠なインター
レース動作は同時に読み出した電荷を、例えば第1フィ
ールドではφV1の電荷を1垂直転送によってφV2に転送
しφV2の電荷と混合した後、順次垂直、水平転送して出
力し、第2フィールドではφV2の電荷を垂直転送により
φV1に転送し、混合した後、順次垂直、水平転送して出
力すれば可能である。
Basically, it suffices to read each diode for each field, and in the image sensor shown in FIG. 1, the accumulated charge in the diode is such that φ V1 and φ V2 applied to the vertical transfer electrodes are simultaneously set to a high voltage. For example, the charges of the respective diodes corresponding to φ V1 and φ V2 can be read simultaneously in each field. Also after the charge is essential interlacing operation in a standard television system read simultaneously, for example, in the first field mixed with charge of phi transferred to V2 phi V2 by one vertical transfer charge of phi V1, sequentially vertical, horizontal transfer Then, in the second field, the electric charges of φ V2 are transferred to φ V1 by vertical transfer, mixed, and then vertically and horizontally transferred and then output.

しかしながら、素子構成上からは実現可能なフィールド
蓄積駆動方法にもかかわらず、実際に素子を駆動した場
合フィールド毎に大きな信号レベル差を生じ、画面上フ
リッカとなって満足な撮像ができないことが分ってい
る。このフリッカを抑えるため駆動方法として次の方法
がある。すなわち第1フィールドでは第1或いは第2の
一方の垂直転送電極に対応したダイオードの蓄積電荷を
垂直電荷転送レジスタに読み出した後、この電荷を1垂
直転送し、続いて最初に読み出したダイオードとは異な
るダイオードの蓄積電荷を垂直電荷転送レジスタに読み
出し、最初に読み出した電荷と混合して、順次読み、出
力し、第2のフィールドでは、第1のフィールドとは異
なるダイオードの蓄積電荷を垂直電荷転送レジスタに読
み出し、1垂直転送し、もう一方のダイオードからの蓄
積電荷を読み出し、混合して、順次出力する方法であ
る。しかしこの方法はフリッカの低減において完全でな
いことが明らかとなった。低減効果は認められるもの
の、明るい被写体を映した場合や、飽和照度近くになる
と無視できない程のフリッカを発生し、大きな利得を必
要とするカラー撮像のような場合、このフリッカが強調
され、この方法はとれないことが分ってきた。この原因
を調べたところ、ダイオードから垂直電荷転送レジスタ
への転送に問題があることが分った。
However, despite the field storage driving method that is feasible from the element configuration, it can be seen that when the elements are actually driven, a large signal level difference occurs in each field, causing flicker on the screen and failing to capture a satisfactory image. ing. There are the following driving methods for suppressing this flicker. That is, in the first field, after the accumulated charge of the diode corresponding to the first or second vertical transfer electrode is read out to the vertical charge transfer register, this charge is vertically transferred one by one. The accumulated charges of different diodes are read to the vertical charge transfer register, mixed with the charges read first, and then sequentially read and output. In the second field, the accumulated charges of the diode different from the first field are vertically transferred. This is a method of reading out to a register, carrying out 1 vertical transfer, reading out accumulated charges from the other diode, mixing, and sequentially outputting. However, it has been found that this method is not perfect in reducing flicker. Although a reduction effect is recognized, this method is emphasized when a bright subject is projected or when flicker that is not negligible occurs near saturated illuminance and color imaging requires a large gain. I've found that it can't be removed. When investigating the cause, it was found that there was a problem in the transfer from the diode to the vertical charge transfer register.

すなわち、ダイオードから垂直電荷転送レジスタへの転
送は、最初、ダイオードの蓄積電荷は、電荷の存在しな
い垂直電荷転送レジスタへ転送されるが、次にこの電荷
は垂直転送され、次に読み出されるダイオードの位置ま
で移されている。こうした状態でダイオードの蓄積電荷
が垂直電荷転送レジスタへ移され、混合される。すなわ
ち最初のダイオードから垂直電荷転送レジスタへの転送
と、次のダイオードから垂直電荷転送レジスタへの転送
とでは、前者は垂直電荷転送レジスタに電荷が存在しな
いところへの転送であるのに対し、後者は電荷が存在し
ているところへの転送となり転送効率が異なるというこ
とに起因していることが分った。特にダイオードから垂
直電荷転送レジスタへの転送はBBD転送タイプの不完全
転送となりこの影響を受け易く、垂直電荷転送レジスタ
に多くの電荷が存在している時に影響が大きいことが分
った。これが被写体照度があがるとフリッカとなる原因
となっている。
That is, in the transfer from the diode to the vertical charge transfer register, first, the accumulated charge of the diode is transferred to the vertical charge transfer register in which there is no charge, but then this charge is transferred vertically and then the read charge of the diode is read. It has been moved to the position. In this state, the charges accumulated in the diode are transferred to the vertical charge transfer register and mixed. That is, in the transfer from the first diode to the vertical charge transfer register and the transfer from the next diode to the vertical charge transfer register, the former is transfer to a place where no charge exists in the vertical charge transfer register, whereas the latter transfer is It was found that is due to the fact that the transfer is to the place where the electric charge exists and the transfer efficiency is different. In particular, the transfer from the diode to the vertical charge transfer register is an incomplete transfer of the BBD transfer type and is easily affected by this, and it has been found that the effect is large when a large amount of charges are present in the vertical charge transfer register. This causes flicker when the subject illuminance increases.

このようにフィールド蓄積動作でフリッカを抑えるのは
困難な状況にある。
As described above, it is difficult to suppress flicker in the field accumulation operation.

こうしたことから改めてダイオードから垂直レジスタへ
の読み出しに伴うフリッカについて詳細な検討実験を繰
り返したところ次のようなことが分った。
From these things, we repeated the detailed examination experiment on the flicker associated with the reading from the diode to the vertical register and found the following.

2相構造をもつ垂直転送レジスタはフリッカを起し
易い。
A vertical transfer register having a two-phase structure easily causes flicker.

ダイオードから垂直電荷転送レジスタへの転送を転
送ゲート電極を設けて行なうものの方が、垂直電荷転送
レジスタの転送電極と共用し、バリア構造を設けるもの
(第2図)よりフリッカは発生し易い。
The transfer from the diode to the vertical charge transfer register by providing the transfer gate electrode is more likely to cause flicker than the transfer electrode of the vertical charge transfer register and the barrier structure (FIG. 2).

2相構造をもつ垂直電荷転送レジスタはクロックパ
ルスの相補性によりフリッカが変わる。
In the vertical charge transfer register having a two-phase structure, flicker changes due to complementarity of clock pulses.

4相構造のものはフリッカに強く、ダイオードから
垂直電荷転送レジスタへ同時に蓄積電荷を移してもフリ
ッカは起こさない。
The four-phase structure is highly resistant to flicker, and flicker does not occur even if the accumulated charges are simultaneously transferred from the diode to the vertical charge transfer register.

4相構造のものでも一方のダイオードから蓄積電荷
を垂直電荷転送レジスタに移し、1垂直転送して、他方
のダイオードの蓄積電荷の垂直電荷転送レジスタに移し
て混合する方法はフリッカとなる。
Even in the four-phase structure, the method of transferring the accumulated charge from one diode to the vertical charge transfer register, vertically transferring the same one charge, and transferring the accumulated charge of the other diode to the vertical charge transfer register and mixing them is flicker.

以上の実験結果から、垂直電荷転送レジスタは4相構造
とし、ダイオードから垂直電荷転送レジスタへの電荷の
転送は、垂直電荷転送レジスタと共通の転送電極とし、
ポテンシャルバリアを設ける構造をとり、ダイオードの
蓄積電荷を垂直電荷転送レジスタへ同時に移し、それか
ら垂直転送して2つの電荷を混合する駆動方法でフリッ
カは発生しないことをつきとめた。このような方法によ
ってフリッカのないフィールド蓄積動作が可能となっ
た。しかしここで1つの問題が発生した。それはフリッ
カとは関係のないpウエル構造に伴うものである。
From the above experimental results, the vertical charge transfer register has a four-phase structure, and the charge transfer from the diode to the vertical charge transfer register uses the transfer electrode common to the vertical charge transfer register.
It was found that flicker does not occur in a driving method in which a potential barrier is provided and the accumulated charges of the diode are simultaneously transferred to the vertical charge transfer register, and then vertically transferred to mix the two charges. By such a method, field accumulation operation without flicker becomes possible. However, one problem arose here. It is associated with a p-well structure that has nothing to do with flicker.

前述したようにブルーミングによる過剰電荷は基板深部
に吸い取るため、pウエル層とn基板間にはバイアス電
圧VSUBが印加されているが、この電圧の安定範囲が極め
て狭くしか設定できないことが分った。すなわち、VSUB
が大きい方VSUBMXは過剰電荷を吸い取り、信号電荷は吸
い出さない電圧で決まり、小さい方VSUBMNはn基板から
pウエルへ偽電荷が注入されない電圧である。このV
SUBMXとVSUBMNの電圧範囲が0.5V程度しかとれないこと
が分った。これでは温度や供給電源の安定性を考えると
実用上問題となる。素子設計では5V程度を見込んで設計
してあるにもかかわらず、0.5V程度しかとれない原因を
究明したところ、pウエル層は転送電極に印加するクロ
ックパルスに対して、印加時大きく変動していることが
分った。pウエル層はできるだけ電位を安定させるコン
タクトを設ける構造により多少の改善が認められる程度
で、依然実用上は問題となる。
As described above, since the excess charge due to blooming is absorbed in the deep portion of the substrate, the bias voltage V SUB is applied between the p well layer and the n substrate, but it has been found that the stable range of this voltage can be set only to an extremely narrow range. It was That is, V SUB
The larger V SUBMX is determined by the voltage that absorbs the excess charge and the signal charge is not extracted , and the smaller V SUBMN is the voltage at which the pseudo charge is not injected from the n substrate to the p well. This V
It turns out that the voltage range of SUBMX and V SUBMN can be only about 0.5V. This poses a practical problem when considering the temperature and the stability of the power supply. Despite the fact that the device design is designed to allow for about 5V, we investigated the reason why it could only take about 0.5V and found that the p-well layer fluctuated significantly when applied to the clock pulse applied to the transfer electrode. I found out that The p-well layer has a structure in which a contact is provided to stabilize the potential as much as possible, and thus some improvement is recognized, which is still a problem in practical use.

(発明の目的) 本発明は、前述のような問題点を解消するためのもの
で、フリッカの無い安定した電荷転送撮像装置の駆動方
法を提供しようとするものである。
(Object of the Invention) The present invention is intended to solve the above-described problems, and an object of the present invention is to provide a stable method of driving a charge transfer imaging device without flicker.

(発明の構成) 本発明は、2次元的に複数分離配列された光電変換領域
と、この光電変換領域に対応させて一つおきに第1,第2
垂直転送電極群を配置し、この第1,第2垂直転送電極群
に4相駆動パルスを印加して前記光電変換領域の蓄積電
荷を前記第1,第2垂直転送電極群に転送させ、かつ前記
光電変換領域の蓄積電荷を所定の方向に転送させる垂直
電荷転送レジスタと、前記垂直電荷転送レジスタの並列
転送電荷を順次読み出す水平転送電荷読出しレジスタと
を有する電荷転送撮像装置の駆動方法において、前記光
電変換領域の隣接する2画素の蓄積電荷のうち一方の画
素における蓄積電荷の前記第1垂直転送電極群への転送
を開始し、ついで前記一方の画素とは異なるタイミング
で他方の画素における蓄積電荷の前記第2垂直転送電極
群への転送を開始し、前記第1,第2垂直転送電極群への
電荷転送が完了したのち、垂直電荷転送レジスタ内で前
記第1,第2垂直転送電極群の電荷を混合し、この混合し
た電荷を前記水平転送電荷読出しレジスタに転送するこ
とにより、フリッカが無く、バイアス電圧VSUBに広い安
定性を持たせる構成としたものである。
(Structure of the Invention) In the present invention, photoelectric conversion regions that are two-dimensionally separated and arranged, and every other one of the photoelectric conversion regions corresponding to the photoelectric conversion regions, the first and second photoelectric conversion regions.
A vertical transfer electrode group is arranged, and a four-phase drive pulse is applied to the first and second vertical transfer electrode groups to transfer the charge accumulated in the photoelectric conversion region to the first and second vertical transfer electrode groups, and A method of driving a charge transfer imaging device, comprising: a vertical charge transfer register that transfers the accumulated charge in the photoelectric conversion region in a predetermined direction; and a horizontal transfer charge read register that sequentially reads parallel transfer charges of the vertical charge transfer register. Transfer of the accumulated charge in one pixel of the accumulated charges of two adjacent pixels in the photoelectric conversion region to the first vertical transfer electrode group is started, and then the accumulated charge in the other pixel at a timing different from that of the one pixel. Transfer to the second vertical transfer electrode group, and after the charge transfer to the first and second vertical transfer electrode groups is completed, the first and second vertical transfer in the vertical charge transfer register. Mixing of a charge of pole group, by transferring the mixed charges to the horizontal transfer charge read register, flicker without, in which a structure to have a broad stability on the bias voltage V SUB.

(実施例の説明) 第6図は、本発明の一実施例によるクロックパルスの波
形の一例を示す図であり、4相駆動パルスと垂直ブラン
キング時間t1でのAフィールド拡大図が示してある。
(Explanation of Embodiment) FIG. 6 is a diagram showing an example of a waveform of a clock pulse according to an embodiment of the present invention, which is an enlarged view of an A field at a four-phase drive pulse and a vertical blanking time t 1 . is there.

ダイオードの蓄積電荷は垂直電荷転送レジスタの転送電
極φV2V4に転送されるため、この転送電極に最も高
い電圧が印加される。この最も高い電圧はφV2に印加さ
れて0.5μsec後にφV4に印加される実施例となってい
る。すなわち、φV2対応のフォトダイオードの蓄積電荷
をφV2に転送開始してから、0.5μsec後に、φV4対応の
フォトダイオードの蓄積電荷をφV4に転送開始し、φV2
への蓄積電荷の移動が完了した後にφV4への蓄積電荷の
移動が完了する。そして蓄積電荷の移動が完了した後、
φV2の電荷とφV4の電荷とを混合して、順次出力してい
く。φV1V3は、フォトダイオードの蓄積電荷がφV2,
φV4へ転送されるときは閉じており、従来問題であった
容量結合による電荷の漏洩によるフリッカを防止する役
目を果している。このため相補性のないクロックパルス
であるがフリッカは発生することはない。
Since the accumulated charge of the diode is transferred to the transfer electrodes φ V2 and φ V4 of the vertical charge transfer register, the highest voltage is applied to this transfer electrode. In this embodiment, this highest voltage is applied to φ V2 and then applied to φ V4 after 0.5 μsec. That is, from the start transferring charges accumulated in the phi V2 corresponding photodiodes phi V2, after 0.5 .mu.sec, phi V4 accumulated charge begins transfer phi V4 of the corresponding photodiode, phi V2
After the transfer of the accumulated charge to Φ V4 is completed, the transfer of the accumulated charge to φ V4 is completed. And after the transfer of accumulated charge is completed,
The charge of φ V2 and the charge of φ V4 are mixed and sequentially output. For φ V1 and φ V3 , the accumulated charge of the photodiode is φ V2 ,
It is closed when it is transferred to φ V4 , and serves to prevent flicker due to leakage of charges due to capacitive coupling, which has been a problem in the past. Therefore, flicker does not occur although the clock pulses are not complementary.

本実施例においてはVSUBMXとVSUBMN間の電圧範囲ΔVSUB
は約5Vで安定した動作を示した。φV2とφV4のパルス印
加時間の時間差t3とΔVSUBを調べたところ、同時に印加
したとき0.5V程度のものが、0.2μsec程度でほぼ一定し
たΔVSUBが得られ、5V程度が確保できることが明らかと
なった。
In the present embodiment, the voltage range between V SUBMX and V SUBMN ΔV SUB
Showed stable operation at about 5V. When the time difference t 3 between the pulse application times of φ V2 and φ V4 and ΔV SUB were examined, it was found that when they were applied at the same time, a value of about 0.5 V yielded a substantially constant ΔV SUB in about 0.2 μsec, and about 5 V could be secured. Became clear.

上記の例は、φV2V4の高い電圧を加えるパルス間に
重なりがある場合を述べたが、重なりの無い状態の時間
差になっても、その効果は同じく得られる。高いパルス
VHを加えた時、この印加時に最も大きく影響を受けるこ
とが予想され、これを時間をおくことにより軽減された
と考えられる。
In the above example, the case where there is an overlap between the pulses to which a high voltage of φ V2 and φ V4 is applied has been described, but even if there is a time difference in the state where there is no overlap, the same effect can be obtained. High pulse
When V H is added, it is expected that it will be most affected by this application, and it is considered that this is alleviated by increasing the time.

(発明の効果) 以上説明したような、本発明の駆動方法により撮像素子
の撮像を行ったところ、フリッカは全然認められず、ア
ンプの利得を上げて使うカラー撮像でも、全照度にわた
ってフリッカは無くなり、このような状態でブルーミン
グ抑制のためのpウエル層とn基板に加える安定範囲も
5Vで実用上の問題は無くなるという効果が得られた。
(Effects of the Invention) When the image pickup device picks up an image by the driving method of the present invention as described above, no flicker is observed, and even in color image pickup in which the gain of the amplifier is increased, the flicker disappears over the entire illuminance. In such a state, the stable range added to the p well layer and the n substrate for suppressing blooming is also
The effect of eliminating practical problems at 5V was obtained.

【図面の簡単な説明】[Brief description of drawings]

第1図は従来の電荷転送撮像装置の構成を示す図、第2
図は画素近傍の構造を示す断面図、第3図(a)はブル
ーミングの抑圧機能を示すための説明図、第3図(b)
は垂直電荷転送レジスタへ印加されるクロックパルスの
一例を示す図、第4図はフィールド蓄積動作の印加クロ
ックパルスを示す図、第5図は従来例における駆動パル
スを示す図、第6図は本発明の一実施例によるクロック
パルスの波形の一例を示す図である。 1……光電変換蓄積ダイオード、2……垂直電荷転送レ
ジスタ、3……水平転送電荷読出しレジスタ、9……垂
直電荷転送レジスタのチャンネル(埋め込み層)、10…
…垂直転送電極、11……チャンネルストッパー、12……
光遮蔽膜、13……絶縁膜。
FIG. 1 is a diagram showing a configuration of a conventional charge transfer imaging device, and FIG.
FIG. 3 is a cross-sectional view showing a structure in the vicinity of a pixel, FIG. 3 (a) is an explanatory view showing a blooming suppressing function, and FIG. 3 (b).
Is a diagram showing an example of a clock pulse applied to the vertical charge transfer register, FIG. 4 is a diagram showing an applied clock pulse of the field accumulation operation, FIG. 5 is a diagram showing a drive pulse in a conventional example, and FIG. 6 is a book. It is a figure which shows an example of the waveform of the clock pulse by one Example of invention. 1 ... Photoelectric conversion storage diode, 2 ... Vertical charge transfer register, 3 ... Horizontal transfer charge read register, 9 ... Channel (buried layer) of vertical charge transfer register, 10 ...
… Vertical transfer electrode, 11 …… Channel stopper, 12 ……
Light shielding film, 13 ... Insulating film.

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】2次元的に複数分離配列された光電変換領
域と、この光電変換領域に対応させて一つおきに第1,第
2垂直転送電極群を配置し、この第1,第2垂直転送電極
群に4相駆動パルスを印加して前記光電変換領域の蓄積
電荷を前記第1,第2垂直転送電極群に転送させ、かつ前
記光電変換領域の蓄積電荷を所定の方向に転送させる垂
直電荷転送レジスタと、前記垂直電荷転送レジスタの並
列転送電荷を順次読み出す水平転送電荷読出しレジスタ
とを有する電荷転送撮像装置の駆動方法において、 前記光電変換領域の隣接する2画素の蓄積電荷のうち一
方の画素における蓄積電荷の前記第1垂直転送電極群へ
の転送を開始し、ついで前記一方の画素とは異なるタイ
ミングで他方の画素における蓄積電荷の前記第2垂直転
送電極群への転送を開始し、前記第1,第2垂直転送電極
群への電荷転送が完了したのち、垂直電荷転送レジスタ
内で前記第1,第2垂直転送電極群の電荷を混合し、この
混合した電荷を前記水平転送電荷読出しレジスタに転送
することを特徴とする電荷転送撮像装置の駆動方法。
1. A photoelectric conversion region in which a plurality of two-dimensionally separated arrays are arranged, and first and second vertical transfer electrode groups are arranged corresponding to the photoelectric conversion regions, and the first and second vertical transfer electrode groups are arranged. A four-phase drive pulse is applied to the vertical transfer electrode group to transfer the accumulated charge in the photoelectric conversion region to the first and second vertical transfer electrode groups and to transfer the accumulated charge in the photoelectric conversion region in a predetermined direction. In a driving method of a charge transfer imaging device having a vertical charge transfer register and a horizontal transfer charge read register for sequentially reading parallel transfer charges of the vertical charge transfer register, one of accumulated charges of two adjacent pixels in the photoelectric conversion region. Transfer of the accumulated charge in the first vertical transfer electrode group to the second vertical transfer electrode group is started at a timing different from that of the one pixel. Then, after the charge transfer to the first and second vertical transfer electrode groups is completed, the charges of the first and second vertical transfer electrode groups are mixed in a vertical charge transfer register, and the mixed charges are transferred to the horizontal direction. A method for driving a charge transfer image pickup device, comprising: transferring to a transfer charge read register.
【請求項2】一方の画素の蓄積電荷が前記垂直転送電極
群に対して転送完了した時点と、他方の画素の蓄積電荷
が前記垂直転送電極群に対して転送完了した時点とが異
なることを特徴とする特許請求範囲(1)項記載の電荷
転送撮像装置の駆動方法。
2. A point of time when the accumulated charge of one pixel is completely transferred to the vertical transfer electrode group and a point of time when the accumulated charge of the other pixel is completely transferred to the vertical transfer electrode group is different. A method of driving a charge transfer imaging device according to claim 1, which is characterized in that:
JP59054391A 1984-03-23 1984-03-23 Driving method for charge transfer imaging device Expired - Lifetime JPH0714199B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59054391A JPH0714199B2 (en) 1984-03-23 1984-03-23 Driving method for charge transfer imaging device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59054391A JPH0714199B2 (en) 1984-03-23 1984-03-23 Driving method for charge transfer imaging device

Publications (2)

Publication Number Publication Date
JPS60198978A JPS60198978A (en) 1985-10-08
JPH0714199B2 true JPH0714199B2 (en) 1995-02-15

Family

ID=12969382

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59054391A Expired - Lifetime JPH0714199B2 (en) 1984-03-23 1984-03-23 Driving method for charge transfer imaging device

Country Status (1)

Country Link
JP (1) JPH0714199B2 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55163960A (en) * 1979-06-08 1980-12-20 Nec Corp Electric charge transfer pickup unit
JPS5754476A (en) * 1980-09-19 1982-03-31 Nec Corp Driving method for charge transfer image sensor element
JPS58178674A (en) * 1982-04-12 1983-10-19 Matsushita Electric Ind Co Ltd Solid-state image pickup device
JPS604379A (en) * 1983-06-22 1985-01-10 Matsushita Electric Ind Co Ltd Solid-state camera

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55163960A (en) * 1979-06-08 1980-12-20 Nec Corp Electric charge transfer pickup unit
JPS5754476A (en) * 1980-09-19 1982-03-31 Nec Corp Driving method for charge transfer image sensor element
JPS58178674A (en) * 1982-04-12 1983-10-19 Matsushita Electric Ind Co Ltd Solid-state image pickup device
JPS604379A (en) * 1983-06-22 1985-01-10 Matsushita Electric Ind Co Ltd Solid-state camera

Also Published As

Publication number Publication date
JPS60198978A (en) 1985-10-08

Similar Documents

Publication Publication Date Title
JPH04262679A (en) Driving method for solid-state image pickup device
US6778215B1 (en) Driving method of solid-state image pickup device and image pickup system
JPH05344425A (en) Ccd video element
JPS61117978A (en) Drive method of solid-state image pickup element
JPH0714199B2 (en) Driving method for charge transfer imaging device
JPS6362480A (en) Solid-state image pickup device
JPS59122085A (en) Solid-state image pickup element
JP2594923B2 (en) Solid-state imaging device
JPH07322143A (en) Method for driving solid-state image pickup device
Yamada et al. A 1/2-in 1.3 M-pixel progressive-scan IT-CCD for digital still camera applications
JPS6046594B2 (en) How to drive a charge transfer image sensor
JP2778673B2 (en) Driving method of solid-state imaging device
JPS604379A (en) Solid-state camera
JPS60208178A (en) Method for driving charge transfer image pickup device
JP2703944B2 (en) Driving method of solid-state imaging device
JP3148459B2 (en) Driving method of solid-state imaging device
JPS58106966A (en) Solid-state image pickup device
JPH0117315B2 (en)
JPS60219876A (en) Solid-state image pickup device
JPH0828846B2 (en) Solid-state imaging device
JPH0654245A (en) Driving system for solid state image pickup element
JPH04162672A (en) Solid-state image sensing element
JPS604380A (en) Solid-state image pickup device
JPH04186980A (en) Charge transfer type solid-state image pickup element
JP2004328680A (en) Solid-state imaging device and method of driving the same

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term