JPH0714067B2 - 電界効果型トランジスタ - Google Patents
電界効果型トランジスタInfo
- Publication number
- JPH0714067B2 JPH0714067B2 JP13728385A JP13728385A JPH0714067B2 JP H0714067 B2 JPH0714067 B2 JP H0714067B2 JP 13728385 A JP13728385 A JP 13728385A JP 13728385 A JP13728385 A JP 13728385A JP H0714067 B2 JPH0714067 B2 JP H0714067B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- semiconductor layer
- effect transistor
- electrode
- laminated body
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、電界効果型トランジスタに関する。
［従来の技術］ 従来、第３図を伴なって次に述べる構成を有する電界効
果型トランジスタが提案されている。
果型トランジスタが提案されている。
すなわち、例えばGaAsでなる半絶縁性半導体基板10上
に、例えばInsGa1-sAs（０≦ｓ≦１）のような第１の半
導体でなり且つ1015atom/cm3以下というような十分低い
不純物濃度を有する第１の半導体層21と、その第１の半
導体層21上に形成され且つ第１の半導体層21の第１の半
導体に比し小さな電子親和力を有する例えばAltGa1-tAs
のような第２の半導体でなるとともに1015atom/cm3以下
というような十分低い不純物濃度を有する第２の半導体
層22とを有する半導体積層体20が、例えば分子線エピタ
キシャル法によって形成されている。
に、例えばInsGa1-sAs（０≦ｓ≦１）のような第１の半
導体でなり且つ1015atom/cm3以下というような十分低い
不純物濃度を有する第１の半導体層21と、その第１の半
導体層21上に形成され且つ第１の半導体層21の第１の半
導体に比し小さな電子親和力を有する例えばAltGa1-tAs
のような第２の半導体でなるとともに1015atom/cm3以下
というような十分低い不純物濃度を有する第２の半導体
層22とを有する半導体積層体20が、例えば分子線エピタ
キシャル法によって形成されている。
そして、その半導体積層体20上に、例えばInxGa1-xAsの
ような第１の半導体層21の第１の半導体と同じ電子親和
力を有する、または例えばGeのような第１の半導体層21
の第１の半導体に比し大なる電子親和力を有する第３の
半導体でなり、且つ第１及び第２の半導体層21及び22に
比し高いｎ型不純物濃度を有する第３の半導体層24と、
その第３の半導体層24上にそれに付されて形成された金
属でなる電極25とを有する第１のストライプ状体31が、
局部的に、形成されている。
ような第１の半導体層21の第１の半導体と同じ電子親和
力を有する、または例えばGeのような第１の半導体層21
の第１の半導体に比し大なる電子親和力を有する第３の
半導体でなり、且つ第１及び第２の半導体層21及び22に
比し高いｎ型不純物濃度を有する第３の半導体層24と、
その第３の半導体層24上にそれに付されて形成された金
属でなる電極25とを有する第１のストライプ状体31が、
局部的に、形成されている。
また、半導体積層体内20に、第１のストライプ状体31を
幅方向に挟んだ両位置において、第１及び第２の半導体
層21及び22に比し高いｎ型不純物濃度を有する第１及び
第２の半導体領域41及び42が、第２の半導体層22の表面
側から少なくとも第１の半導体層21内に達する深さに、
局部的に、例えばBeイオンの打込みによって形成されて
いる。この場合、第１及び第２の半導体領域41及び42
は、その内側端が、第１のストライプ状体31の第３の半
導体層24の外側端に対応する位置またはその近傍まで延
長している。
幅方向に挟んだ両位置において、第１及び第２の半導体
層21及び22に比し高いｎ型不純物濃度を有する第１及び
第２の半導体領域41及び42が、第２の半導体層22の表面
側から少なくとも第１の半導体層21内に達する深さに、
局部的に、例えばBeイオンの打込みによって形成されて
いる。この場合、第１及び第２の半導体領域41及び42
は、その内側端が、第１のストライプ状体31の第３の半
導体層24の外側端に対応する位置またはその近傍まで延
長している。
さらに、第１及び第２の半導体領域41及び42に、第１及
び第２の電極51及び52がそれぞれオーミックに連結され
ている。
び第２の電極51及び52がそれぞれオーミックに連結され
ている。
よって、第１及び第２の半導体領域41及び42をそれぞれ
ソース領域及びドレイン領域とし、半導体積層体20の第
１の半導体層21の、第１及び第２の半導体領域41及び42
間の領域をｎチャンネル形成用層とし、第１及び第２の
電極51及び52をそれぞれソース電極及びドレイン電極と
し、第１のストライプ状体31をゲート部とし、その電極
25をゲート電極としているｎチャンネル電界効果型トラ
ンジスタが構成されている。
ソース領域及びドレイン領域とし、半導体積層体20の第
１の半導体層21の、第１及び第２の半導体領域41及び42
間の領域をｎチャンネル形成用層とし、第１及び第２の
電極51及び52をそれぞれソース電極及びドレイン電極と
し、第１のストライプ状体31をゲート部とし、その電極
25をゲート電極としているｎチャンネル電界効果型トラ
ンジスタが構成されている。
以上が、従来提案されている電界効果型トランジスタの
構成である。
構成である。
このような構成を有する従来の電界効果型トランジスタ
によれば、ゲート部のゲート電極としての第１のストラ
イプ状体31の電極25に、ソース領域としての第１の半導
体領域41、従って、ソース電極としての第１の電極51を
基準とした制御電圧が印加されていない状態で、また
は、制御電圧が、所定の値（閾値電圧）よりも低い値で
印加されている状態では、半導体積層体20を構成してい
る第１の半導体層21の、ｎチャンネル形成用層としての
第１及び第２の半導体領域41及び42間の領域の第２の半
導体層22側に、２次元電子ガス形成層としてのｎチャン
ネル61は形成されていず、よって、ソース領域としての
第１の半導体領域41と、ドレイン領域としての第２の半
導体領域42との間、従って、ソース電極としての第１の
電極51と、ドレイン電極としての第２の電極52との間が
オフ状態である。
によれば、ゲート部のゲート電極としての第１のストラ
イプ状体31の電極25に、ソース領域としての第１の半導
体領域41、従って、ソース電極としての第１の電極51を
基準とした制御電圧が印加されていない状態で、また
は、制御電圧が、所定の値（閾値電圧）よりも低い値で
印加されている状態では、半導体積層体20を構成してい
る第１の半導体層21の、ｎチャンネル形成用層としての
第１及び第２の半導体領域41及び42間の領域の第２の半
導体層22側に、２次元電子ガス形成層としてのｎチャン
ネル61は形成されていず、よって、ソース領域としての
第１の半導体領域41と、ドレイン領域としての第２の半
導体領域42との間、従って、ソース電極としての第１の
電極51と、ドレイン電極としての第２の電極52との間が
オフ状態である。
しかしながら、このような状態から、ゲート電極として
のストライプ状体31の電極25に、制御電圧が、上述した
閾値電圧以上の高い値で印加されれば、第１及び第２の
半導体領域41及び42のいずれか一方または双方から、電
子が、ｎチャンネル形成用層としての、第１の半導体層
21の第１及び第２の半導体領域41及び42間の領域の第２
の半導体層22側に蓄積し、よって、第１の半導体層21
の、ｎチャンネル形成用層としての第１及び第２の半導
体領域41及び42間の領域の第２の半導体層22側に、２次
元電子ガス形成層としてのｎチャンネル層61が形成さ
れ、よって、ソース電極としての第１の電極51と、ドレ
イン電極としての第２の電極52との間が、オン状態にな
る。
のストライプ状体31の電極25に、制御電圧が、上述した
閾値電圧以上の高い値で印加されれば、第１及び第２の
半導体領域41及び42のいずれか一方または双方から、電
子が、ｎチャンネル形成用層としての、第１の半導体層
21の第１及び第２の半導体領域41及び42間の領域の第２
の半導体層22側に蓄積し、よって、第１の半導体層21
の、ｎチャンネル形成用層としての第１及び第２の半導
体領域41及び42間の領域の第２の半導体層22側に、２次
元電子ガス形成層としてのｎチャンネル層61が形成さ
れ、よって、ソース電極としての第１の電極51と、ドレ
イン電極としての第２の電極52との間が、オン状態にな
る。
また、そのオン状態において、上述した制御電圧の値を
大にまたは小に変更すれば、これに応じて、ｎチャンネ
ル層61に蓄積される電子の量が大にまたは小に変更す
る。
大にまたは小に変更すれば、これに応じて、ｎチャンネ
ル層61に蓄積される電子の量が大にまたは小に変更す
る。
このため、ソース電極としての第１の電極51と、ドレイ
ン電極としての第２の電極52との間に、負荷を通じて、
所要の電源を接続した状態で、ソース電極としての第１
の電極51と、ゲート電極としての電極25との間に制御電
圧を印加させることによって、その制御電圧の値に応じ
て制御された電流を、負荷に供給することができる、と
いうｎチャンネル型の電界効果型トランジスタとしての
機能が得られる。
ン電極としての第２の電極52との間に、負荷を通じて、
所要の電源を接続した状態で、ソース電極としての第１
の電極51と、ゲート電極としての電極25との間に制御電
圧を印加させることによって、その制御電圧の値に応じ
て制御された電流を、負荷に供給することができる、と
いうｎチャンネル型の電界効果型トランジスタとしての
機能が得られる。
［発明が解決しようとする問題点］ 第３図で上述した従来の電界効果型トランジスタの場
合、ゲート部を構成している第３の半導体層24が、その
上に形成されているゲート電極としての電極25ととも
に、ストライプ状体31を構成し、このため、第３の半導
体層24をエッチング処理によって形成する必要があり、
そして、そのエッチング処理による第３の半導体層24の
形成に、高い精度を必要とするため、電界効果型トラン
ジスタを容易に製造することができない、という欠点を
有していた。
合、ゲート部を構成している第３の半導体層24が、その
上に形成されているゲート電極としての電極25ととも
に、ストライプ状体31を構成し、このため、第３の半導
体層24をエッチング処理によって形成する必要があり、
そして、そのエッチング処理による第３の半導体層24の
形成に、高い精度を必要とするため、電界効果型トラン
ジスタを容易に製造することができない、という欠点を
有していた。
また、第３図に示す従来の電界効果型トランジスタの場
合、ソース領域及びドレイン領域としての第１及び第２
の半導体領域41及び42が、ソース電極としての第１の電
極51とドレイン電極としての第２の電極52とのそれぞれ
と、ゲート部としてのストライプ状体31との間におい
て、外部に露呈しているため、半導体領域41及び42、従
って、第２の半導体層22の第２の半導体を、空気中で安
定な半導体にしなければならないという制限を有し、従
って、第２の半導体層22の第２の半導体が、AltGa1-tAs
でなる場合、そのｔを１に近いものとすることができな
いという制限を有し、よって、電界効果型トランジスタ
を所望の特性を有するものとして製造するのに制限を有
していた、という欠点を有していた。
合、ソース領域及びドレイン領域としての第１及び第２
の半導体領域41及び42が、ソース電極としての第１の電
極51とドレイン電極としての第２の電極52とのそれぞれ
と、ゲート部としてのストライプ状体31との間におい
て、外部に露呈しているため、半導体領域41及び42、従
って、第２の半導体層22の第２の半導体を、空気中で安
定な半導体にしなければならないという制限を有し、従
って、第２の半導体層22の第２の半導体が、AltGa1-tAs
でなる場合、そのｔを１に近いものとすることができな
いという制限を有し、よって、電界効果型トランジスタ
を所望の特性を有するものとして製造するのに制限を有
していた、という欠点を有していた。
よって、本発明は、上述した欠点のない、新規な電界効
果型トランジスタを提案するものである。
果型トランジスタを提案するものである。
［問題を解決するための手段］ 本発明による電界効果型トランジスタは、（ｉ）半絶縁
性半導体基板上に、第１の半導体でなり且つ十分低い不
純物濃度を有する第１の半導体層と、その第１の半導体
層上に形成され且つ上記第１の半導体に比し小さな電子
親和力を有するまたは上記第１の半導体に比し大なる電
子親和力とバンドギャップとの和を有する第２の半導体
でなるとともに十分低い不純物濃度を有する第２の半導
体層とを有する第１の半導体積層体が形成され、（ii）
上記第１の半導体積層体上に、上記第１の半導体層の第
１の半導体と同じまたは上記第１の半導体に比し大なる
電子親和力を有する第３の半導体でなるとともに上記第
１及び第２の半導体層に比し高い不純物濃度を有する第
３の半導体層が、上記第１の半導体積層体上にそれを覆
って上記第１の半導体積層体とで第２の半導体積層体を
形成するように、積層して形成され、（iii）上記第２
の半導体積層体上に、上記第３の半導体層に付されたス
トライプ状の電極が形成され、（iv）上記第２の半導体
積層体内に、（ａ）上記電極を幅方向に挟んだ両位置に
おいて、上記第１及び第２の半導体層に比し高い上記第
３の半導体層と同じ導電型の不純物濃度を有する第１及
び第２の半導体領域が、上記第２の半導体積層体の表面
側から、少なくとも上記第１の半導体積層体内に達する
深さに、局部的に、形成されているとともに、（ｂ）上
記電極を幅方向に挟んだ両位置の上記第１及び第２の半
導体領域からそれぞれみた上記電極側において、第１及
び第２の絶縁化領域が、少なくとも上記第１の半導体積
層体内に達する深さに、局部的にそれぞれ形成され、
（ｖ）よって、上記第１及び第２の半導体領域をそれぞ
れソース領域及びドレイン領域とし、上記第１の半導体
層の上記第１及び第２の半導体領域間の領域をチャンネ
ル形成用層とし、上記電極をゲート電極としている。
性半導体基板上に、第１の半導体でなり且つ十分低い不
純物濃度を有する第１の半導体層と、その第１の半導体
層上に形成され且つ上記第１の半導体に比し小さな電子
親和力を有するまたは上記第１の半導体に比し大なる電
子親和力とバンドギャップとの和を有する第２の半導体
でなるとともに十分低い不純物濃度を有する第２の半導
体層とを有する第１の半導体積層体が形成され、（ii）
上記第１の半導体積層体上に、上記第１の半導体層の第
１の半導体と同じまたは上記第１の半導体に比し大なる
電子親和力を有する第３の半導体でなるとともに上記第
１及び第２の半導体層に比し高い不純物濃度を有する第
３の半導体層が、上記第１の半導体積層体上にそれを覆
って上記第１の半導体積層体とで第２の半導体積層体を
形成するように、積層して形成され、（iii）上記第２
の半導体積層体上に、上記第３の半導体層に付されたス
トライプ状の電極が形成され、（iv）上記第２の半導体
積層体内に、（ａ）上記電極を幅方向に挟んだ両位置に
おいて、上記第１及び第２の半導体層に比し高い上記第
３の半導体層と同じ導電型の不純物濃度を有する第１及
び第２の半導体領域が、上記第２の半導体積層体の表面
側から、少なくとも上記第１の半導体積層体内に達する
深さに、局部的に、形成されているとともに、（ｂ）上
記電極を幅方向に挟んだ両位置の上記第１及び第２の半
導体領域からそれぞれみた上記電極側において、第１及
び第２の絶縁化領域が、少なくとも上記第１の半導体積
層体内に達する深さに、局部的にそれぞれ形成され、
（ｖ）よって、上記第１及び第２の半導体領域をそれぞ
れソース領域及びドレイン領域とし、上記第１の半導体
層の上記第１及び第２の半導体領域間の領域をチャンネ
ル形成用層とし、上記電極をゲート電極としている。
［作用・効果］ 上述した本発明による電界効果型トランジスタの場合、
第３図で上述した従来の電界効果型トランジスタに準じ
て、判絶縁性半導体基板上に、第１及び第２の半導体層
を有する第１の半導体積層体が形成され、その第１の半
導体積層体上に第３の半導体層が第１の半導体積層体と
で第２の半導体積層体を形成するように形成され、その
第２の半導体積層体上に、電界効果型トランジスタのゲ
ート電極としてのストライプ状の電極が形成され、ま
た、第２の半導体積層体内に、ゲート電極としての電極
を挟んだ両位置において、電界効果型トランジスタのソ
ース領域及びドレイン領域としての第１及び第２の半導
体領域が少なくとも、第１の半導体層内に達する深さに
形成されている構成を有するので、詳細説明は省略する
が、第３図で上述した従来の電界効果型トランジスタの
場合と同様の機能が得られる。
第３図で上述した従来の電界効果型トランジスタに準じ
て、判絶縁性半導体基板上に、第１及び第２の半導体層
を有する第１の半導体積層体が形成され、その第１の半
導体積層体上に第３の半導体層が第１の半導体積層体と
で第２の半導体積層体を形成するように形成され、その
第２の半導体積層体上に、電界効果型トランジスタのゲ
ート電極としてのストライプ状の電極が形成され、ま
た、第２の半導体積層体内に、ゲート電極としての電極
を挟んだ両位置において、電界効果型トランジスタのソ
ース領域及びドレイン領域としての第１及び第２の半導
体領域が少なくとも、第１の半導体層内に達する深さに
形成されている構成を有するので、詳細説明は省略する
が、第３図で上述した従来の電界効果型トランジスタの
場合と同様の機能が得られる。
しかしながら、本発明による電界効果型トランジスタに
よれば、第３の半導体層が、第１の半導体積層体上にそ
れを覆って第１の半導体積層体とで第２の半導体積層体
を形成するように、積層して形成され、そして、第２の
半導体積層体内に、ゲート電極としての電極を挟んだ両
位置の第１及び第２の半導体領域からみてゲート電極と
しての電極側において、第１及び第２の絶縁化領域が少
なくとも第１の半導体積層体内に達する深さに形成され
ていることから、第３図で上述した従来の電界効果型ト
ランジスタの欠点を有しない。
よれば、第３の半導体層が、第１の半導体積層体上にそ
れを覆って第１の半導体積層体とで第２の半導体積層体
を形成するように、積層して形成され、そして、第２の
半導体積層体内に、ゲート電極としての電極を挟んだ両
位置の第１及び第２の半導体領域からみてゲート電極と
しての電極側において、第１及び第２の絶縁化領域が少
なくとも第１の半導体積層体内に達する深さに形成され
ていることから、第３図で上述した従来の電界効果型ト
ランジスタの欠点を有しない。
［実施例１］ 次に、第１図を伴って本発明による電界効果型トランジ
スタの第１の実施例を述べよう。
スタの第１の実施例を述べよう。
第１図において、第３図との対応部分には同一符号を付
し、詳細説明を省略する。
し、詳細説明を省略する。
第１図に示す本発明による電界効果型トランジスタは、
第３図で上述した従来の電界効果型トランジスタにおい
て、第３の半導体層24が第１の半導体積層体20上にそれ
をその全域に亘って覆って第１の半導体積層体20とで第
２の半導体積層体26を形成するように、積層して形成さ
れ、また、第１及び第２の半導体領域41及び42が、第２
の半導体積層体26内に、その表面側から、少なくとも第
１の半導体積層体20の第１の半導体層21内に達する深さ
に形成され、さらに、第２の半導体積層体26内に、ゲー
ト電極としての電極25を挟んだ両位置の第１及び第２の
半導体領域41及び42からそれぞれみたゲート電極として
の電極25側において、第１及び第２の絶縁化領域71及び
72が、ゲート電極としての電極25及び他のマスク層を用
いた例えばＢのイオン注入によって、局部的にそれぞれ
形成されていることを除いて、第３図で上述した従来の
電界効果型トランジスタと同様の構成を有する。
第３図で上述した従来の電界効果型トランジスタにおい
て、第３の半導体層24が第１の半導体積層体20上にそれ
をその全域に亘って覆って第１の半導体積層体20とで第
２の半導体積層体26を形成するように、積層して形成さ
れ、また、第１及び第２の半導体領域41及び42が、第２
の半導体積層体26内に、その表面側から、少なくとも第
１の半導体積層体20の第１の半導体層21内に達する深さ
に形成され、さらに、第２の半導体積層体26内に、ゲー
ト電極としての電極25を挟んだ両位置の第１及び第２の
半導体領域41及び42からそれぞれみたゲート電極として
の電極25側において、第１及び第２の絶縁化領域71及び
72が、ゲート電極としての電極25及び他のマスク層を用
いた例えばＢのイオン注入によって、局部的にそれぞれ
形成されていることを除いて、第３図で上述した従来の
電界効果型トランジスタと同様の構成を有する。
以上が、本発明による電界効果型トランジスタの第１の
実施例の構成である。
実施例の構成である。
このような構成を有する本発明による電界効果型トラン
ジスタによれば、それが、上述した事項を除いて、第３
図で上述した従来の電界効果型トランジスタの場合と同
様に構成を有するので、詳細説明は省略するが、第３図
に示す従来の電界効果型トランジスタについて前述した
欠点を有することなしに、第３図に上述した従来の電界
効果型トランジスタの場合と同様の機能が得られる。
ジスタによれば、それが、上述した事項を除いて、第３
図で上述した従来の電界効果型トランジスタの場合と同
様に構成を有するので、詳細説明は省略するが、第３図
に示す従来の電界効果型トランジスタについて前述した
欠点を有することなしに、第３図に上述した従来の電界
効果型トランジスタの場合と同様の機能が得られる。
［実施例２］ 次に、第２図を伴って本発明による電界効果型トランジ
スタの第２の実施例を述べよう。
スタの第２の実施例を述べよう。
第２図において、第１図との対応部分には同一符号を付
し、詳細説明を省略する。
し、詳細説明を省略する。
第２図に示す本発明による電界効果型トランジスタは、
第１図に示す本発明による電界効果型トランジスタにお
いて、第２の半導体層22の第２の半導体が第１の半導体
層21の第１の半導体に比し大なる電子親和力とバンドギ
ャップとの和を有し、また、第３の半導体層24がｐ型で
なり、さらに、これに応じて、第１及び第２の半導体領
域41及び42がｐ型であることを除いて、第１に示す本発
明による電界効果型トランジスタの場合と同様の構成を
有する。
第１図に示す本発明による電界効果型トランジスタにお
いて、第２の半導体層22の第２の半導体が第１の半導体
層21の第１の半導体に比し大なる電子親和力とバンドギ
ャップとの和を有し、また、第３の半導体層24がｐ型で
なり、さらに、これに応じて、第１及び第２の半導体領
域41及び42がｐ型であることを除いて、第１に示す本発
明による電界効果型トランジスタの場合と同様の構成を
有する。
なお、第２図に示す本発明による電界効果型トランジス
タの場合も、第１及び第２の絶縁化領域71及び72を、第
１図に示す本発明による電界効果型トランジスタについ
て述べたと同様に例えばＢのイオン注入によって形成し
得る。
タの場合も、第１及び第２の絶縁化領域71及び72を、第
１図に示す本発明による電界効果型トランジスタについ
て述べたと同様に例えばＢのイオン注入によって形成し
得る。
以上が、本発明による電界効果型トランジスタの第２の
実施例の構成である。
実施例の構成である。
このような構成を有する本発明による電界効果型トラン
ジスタによれば、それが上述した事項を除いて、第１図
に示す本発明による電界効果型トランジスタと同様の構
成を有するので、詳細説明は省略するが、ｐチャンネル
型の電界効果型トランジスタとしての機能が、第１図に
示す本発明による電界効果型トランジスタの第１の実施
例の場合と同様に第３図に示す従来の電界効果型トラン
ジスタについて前述した欠点に準じた欠点を有すること
なしに得られる。
ジスタによれば、それが上述した事項を除いて、第１図
に示す本発明による電界効果型トランジスタと同様の構
成を有するので、詳細説明は省略するが、ｐチャンネル
型の電界効果型トランジスタとしての機能が、第１図に
示す本発明による電界効果型トランジスタの第１の実施
例の場合と同様に第３図に示す従来の電界効果型トラン
ジスタについて前述した欠点に準じた欠点を有すること
なしに得られる。
第１図は、本発明による電界効果型トランジスタの第１
の実施例を示す略線的断面図である。 第２図は、本発明による電界効果型トランジスタの第２
の実施例を示す略線的断面図である。 第３図は、従来の電界効果型トランジスタを示す略線的
断面図である。 10……半絶縁性基板 20……半導体積層体 21……第１の半導体層 22……第２の半導体層 24……第３の半導体層 25……電極 26……半導体積層体 41……第１の半導体領域 42……第２の半導体領域 51……第１の電極 52……第２の電極 71……第１の絶縁化領域 72……第２の絶縁化領域
の実施例を示す略線的断面図である。 第２図は、本発明による電界効果型トランジスタの第２
の実施例を示す略線的断面図である。 第３図は、従来の電界効果型トランジスタを示す略線的
断面図である。 10……半絶縁性基板 20……半導体積層体 21……第１の半導体層 22……第２の半導体層 24……第３の半導体層 25……電極 26……半導体積層体 41……第１の半導体領域 42……第２の半導体領域 51……第１の電極 52……第２の電極 71……第１の絶縁化領域 72……第２の絶縁化領域
Claims (3)
- 【請求項１】半絶縁性半導体基板上に、第１の半導体で
なり且つ十分低い不純物濃度を有する第１の半導体層
と、その第１の半導体層上に形成され且つ上記第１の半
導体に比し小さな電子親和力を有するまたは上記第１の
半導体に比し大なる電子親和力とバンドギャップとの和
を有する第２の半導体でなるとともに十分低い不純物濃
度を有する第２の半導体層とを有する第１の半導体積層
体が形成され、 上記第１の半導体積層体上に、上記第１の半導体層の第
１の半導体と同じまたは上記第１の半導体に比し大なる
電子親和力を有する第３の半導体でなるとともに上記第
１及び第２の半導体層に比し高い不純物濃度を有する第
３の半導体層が、上記第１の半導体積層体上にそれを覆
って上記第１の半導体積層体とで第２の半導体積層体を
形成するように、積層して形成され、 上記第２の半導体積層体上に、上記第３の半導体層に付
されたストライプ状の電極が形成され、 上記第２の半導体積層体内に、（ａ）上記電極を幅方向
に挟んだ両位置において、上記第１及び第２の半導体層
に比し高い上記第３の半導体層と同じ導電型の不純物濃
度を有する第１及び第２の半導体領域が、上記第２の半
導体積層体の表面側から、少なくとも上記第１の半導体
積層体の上記第１の半導体層内に達する深さに、局部的
に、形成されているとともに、（ｂ）上記電極を幅方向
に挟んだ両位置の上記第１及び第２の半導体領域からそ
れぞれみた上記電極側において、第１及び第２の絶縁化
領域が、少なくとも上記第１の半導体積層体内に達する
深さに、局部的にそれぞれ形成され、 よって、上記第１及び第２の半導体領域をそれぞれソー
ス領域及びドレイン領域とし、上記第１の半導体層の上
記第１及び第２の半導体領域間の領域をチャンネル形成
用層とし、上記電極をゲート電極としていることを特徴
とする電界効果型トランジスタ。 - 【請求項２】特許請求の範囲第１項記載の電界効果型ト
ランジスタにおいて、 上記第２の半導体層の第２の半導体が、上記第１の半導
体層の第１の半導体に比し小さな電子親和力を有し、 上記第３の半導体層がｎ型でなり、 よって、上記電界効果型トランジスタが、ｎチャンネル
型に構成されていることを特徴とする電界効果型トラン
ジスタ。 - 【請求項３】特許請求の範囲第１項記載の電界効果型ト
ランジスタにおいて、 上記第２の半導体層の第２の半導体が、上記第１の半導
体層の第１の半導体に比し大なる親和力とバンドギャッ
プとの和を有し、 上記第３の半導体層がｐ型でなり、 よって、上記電界効果型トランジスタが、ｐチャンネル
型に構成されていることを特徴とする電界効果型トラン
ジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13728385A JPH0714067B2 (ja) | 1985-06-24 | 1985-06-24 | 電界効果型トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13728385A JPH0714067B2 (ja) | 1985-06-24 | 1985-06-24 | 電界効果型トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61294873A JPS61294873A (ja) | 1986-12-25 |
| JPH0714067B2 true JPH0714067B2 (ja) | 1995-02-15 |
Family
ID=15195059
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13728385A Expired - Lifetime JPH0714067B2 (ja) | 1985-06-24 | 1985-06-24 | 電界効果型トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0714067B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH088353B2 (ja) * | 1988-01-21 | 1996-01-29 | 三菱電機株式会社 | 二次元ヘテロ接合素子 |
| JPH0815214B2 (ja) * | 1993-03-12 | 1996-02-14 | 日本電気株式会社 | 量子細線構造 |
-
1985
- 1985-06-24 JP JP13728385A patent/JPH0714067B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61294873A (ja) | 1986-12-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5973341A (en) | Lateral thin-film silicon-on-insulator (SOI) JFET device | |
| US20050161705A1 (en) | Semiconductor device and method of fabricating semiconductor device | |
| KR20010032538A (ko) | 전계효과 트랜지스터 | |
| JP2661555B2 (ja) | ヘテロ接合電界効果トランジスタ | |
| JPH0714067B2 (ja) | 電界効果型トランジスタ | |
| JPH10173137A (ja) | 半導体装置およびその製造方法 | |
| JP3373386B2 (ja) | 半導体装置及びその製造方法 | |
| JP3097637B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0654784B2 (ja) | 半導体装置 | |
| JPS6199379A (ja) | 電界効果型半導体装置 | |
| JPH1050727A (ja) | 半導体装置 | |
| EP0539949B1 (en) | High electron mobility transistor having improved electron controllability | |
| JPH0714035B2 (ja) | 電界効果型半導体装置 | |
| JPH0666338B2 (ja) | ヘテロ接合型電界効果トランジスタ | |
| JPS6355873B2 (ja) | ||
| JPS6313354B2 (ja) | ||
| JPH01286367A (ja) | 縦型電界効果トランジスタ | |
| JP3407264B2 (ja) | 単電子トランジスタ | |
| JPS61289671A (ja) | ｎチヤンネル電界効果型トランジスタ | |
| JPS62283672A (ja) | 電界効果トランジスタ及びその製造方法 | |
| JPH03155169A (ja) | 半導体装置 | |
| JP2003289083A (ja) | 電界効果型半導体装置 | |
| JPS6286767A (ja) | ノ−マリ−オフ型電界効果トランジスタ及びその製造方法 | |
| JPH06275821A (ja) | Ｍｏｓトランジスタとその製造方法 | |
| JPS60263477A (ja) | 半導体装置の製法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |