JPH07135622A - Ａｆｃ調整装置 - Google Patents
Ａｆｃ調整装置Info
- Publication number
- JPH07135622A JPH07135622A JP5283428A JP28342893A JPH07135622A JP H07135622 A JPH07135622 A JP H07135622A JP 5283428 A JP5283428 A JP 5283428A JP 28342893 A JP28342893 A JP 28342893A JP H07135622 A JPH07135622 A JP H07135622A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- signal
- circuit
- system clock
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Television Receiver Circuits (AREA)
- Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【目的】 衛星放送受信機において、調整が容易なＡＦ
Ｃ装置を実現する。 【構成】 第一中間周波数信号を入力して周波数変換す
ることにより第２中間周波数信号を得る周波数シンセサ
イザ方式の選局回路１２に、ＰＣＭ音声信号処理回路に
おいて得られるシステムクロックである２．０４８ＭＨ
ｚの信号を取り出し、レベルを減衰し、減衰したシステ
ムクロックに周波数基準信号を重畳して入力する基準信
号回路２９とを備え、選局回路１２の周波数基準信号と
して前記基準信号回路２９の出力信号を入力し、通常の
放送受信時にはシステムクロックを入力して選局回路１
２を動作させ、ＡＦＣ調整時には周波数精度の良好な周
波数基準信号を印加し、かつ選局回路１２の入力端子１
０に第一中間周波帯の正弦波信号を入力して周波数誤差
検出器の周波数ずれ検出の調整をするようにしたことを
特徴とする。
Ｃ装置を実現する。 【構成】 第一中間周波数信号を入力して周波数変換す
ることにより第２中間周波数信号を得る周波数シンセサ
イザ方式の選局回路１２に、ＰＣＭ音声信号処理回路に
おいて得られるシステムクロックである２．０４８ＭＨ
ｚの信号を取り出し、レベルを減衰し、減衰したシステ
ムクロックに周波数基準信号を重畳して入力する基準信
号回路２９とを備え、選局回路１２の周波数基準信号と
して前記基準信号回路２９の出力信号を入力し、通常の
放送受信時にはシステムクロックを入力して選局回路１
２を動作させ、ＡＦＣ調整時には周波数精度の良好な周
波数基準信号を印加し、かつ選局回路１２の入力端子１
０に第一中間周波帯の正弦波信号を入力して周波数誤差
検出器の周波数ずれ検出の調整をするようにしたことを
特徴とする。
Description
【０００１】
【産業上の利用分野】本発明は、衛星放送受信機の自動
周波数調整装置（以下、ＡＦＣ調整装置と記す）に関す
るものである。
周波数調整装置（以下、ＡＦＣ調整装置と記す）に関す
るものである。
【０００２】
【従来の技術】衛星放送を受信するために使用される衛
星放送受信機は図３に示すような構成を有している。図
３は衛星放送受信機の選局回路のブロック図で、１０は
第一中間周波信号の入力端子である。この入力端子１０
には、アンテナで受信された衛星からの１２ＧＨｚ帯の
電波をダウンコンバータにより１ＧＨｚ帯に周波数変換
し、同軸ケーブルで屋内に導かれた第一中間周波信号が
印加される。１１は周波数変換器、１２は第２中間周波
信号のモニタ端子、１３は局部発振器、１４はＰＬＬ周
波数制御回路、１５は固定分周器（以下では、プリスケ
ーラと記す）、３０は基準信号発振器、１６はＦＭ復調
器、２０はＦＭ復調出力端子、１７は電圧比較器、１８
は基準電圧、１９はＡＦＣ誤差検出端子である。
星放送受信機は図３に示すような構成を有している。図
３は衛星放送受信機の選局回路のブロック図で、１０は
第一中間周波信号の入力端子である。この入力端子１０
には、アンテナで受信された衛星からの１２ＧＨｚ帯の
電波をダウンコンバータにより１ＧＨｚ帯に周波数変換
し、同軸ケーブルで屋内に導かれた第一中間周波信号が
印加される。１１は周波数変換器、１２は第２中間周波
信号のモニタ端子、１３は局部発振器、１４はＰＬＬ周
波数制御回路、１５は固定分周器（以下では、プリスケ
ーラと記す）、３０は基準信号発振器、１６はＦＭ復調
器、２０はＦＭ復調出力端子、１７は電圧比較器、１８
は基準電圧、１９はＡＦＣ誤差検出端子である。
【０００３】以下、図面を用いて従来例についてその動
作を説明する。周波数変換器１１、局部発振器１３、プ
リスケーラ１５、ＰＬＬ周波数制御回路１４、基準信号
発振器３０によって周波数シンセサイザ方式の選局回路
３１が構成される。選局回路３１によって、入力端子１
０に入力された１ＧＨｚ帯のテレビ信号は、第二中間周
波数に変換される。選局して得られる第二中間周波数
は、近年ＩＣ技術の進展やイメージ処理の容易さから、
４００ＭＨｚ帯が採用されるようになってきた。
作を説明する。周波数変換器１１、局部発振器１３、プ
リスケーラ１５、ＰＬＬ周波数制御回路１４、基準信号
発振器３０によって周波数シンセサイザ方式の選局回路
３１が構成される。選局回路３１によって、入力端子１
０に入力された１ＧＨｚ帯のテレビ信号は、第二中間周
波数に変換される。選局して得られる第二中間周波数
は、近年ＩＣ技術の進展やイメージ処理の容易さから、
４００ＭＨｚ帯が採用されるようになってきた。
【０００４】ＦＭ復調器１６は、選局されたＦＭ信号を
復調し、検波出力信号をＦＭ復調出力端子２０に出力す
る。検波出力信号は、入力された第二中間周波数に対応
する直流電位を有している。このため電圧比較器１７に
より検波出力信号と基準電圧１８とを電圧比較すること
により、第二中間周波数の中心周波数に対するずれを検
出できる。
復調し、検波出力信号をＦＭ復調出力端子２０に出力す
る。検波出力信号は、入力された第二中間周波数に対応
する直流電位を有している。このため電圧比較器１７に
より検波出力信号と基準電圧１８とを電圧比較すること
により、第二中間周波数の中心周波数に対するずれを検
出できる。
【０００５】さて、基準電圧１８は通常、電源電圧を半
固定の可変抵抗などを用いて分圧して得る。そのため、
この可変抵抗を調整して基準電圧１８が、第二中間周波
数の中心周波数をＦＭ復調器１６が復調したときに出力
する直流電位に相当するようにする必要がある。この調
整のためには、第二中間周波数を第２中間周波信号のモ
ニタ端子１２に入力し、ＡＦＣ誤差検出端子の出力電位
がその中心周波数の近辺において変化するようにすれば
良い。
固定の可変抵抗などを用いて分圧して得る。そのため、
この可変抵抗を調整して基準電圧１８が、第二中間周波
数の中心周波数をＦＭ復調器１６が復調したときに出力
する直流電位に相当するようにする必要がある。この調
整のためには、第二中間周波数を第２中間周波信号のモ
ニタ端子１２に入力し、ＡＦＣ誤差検出端子の出力電位
がその中心周波数の近辺において変化するようにすれば
良い。
【０００６】第二中間周波数の中心周波数に対するずれ
を検出して、ＡＦＣシステムを構成するためには、電圧
比較器と基準電圧との組を二組それぞれ準備して、各々
がその中心周波数の近傍の周波数を検出するようにすれ
ば良い。そうすれば第二中間周波数をその狭い周波数幅
をデッドゾーンとして、中心周波数が引き込まれるよう
にＡＦＣを制御できる。
を検出して、ＡＦＣシステムを構成するためには、電圧
比較器と基準電圧との組を二組それぞれ準備して、各々
がその中心周波数の近傍の周波数を検出するようにすれ
ば良い。そうすれば第二中間周波数をその狭い周波数幅
をデッドゾーンとして、中心周波数が引き込まれるよう
にＡＦＣを制御できる。
【０００７】
【発明が解決しようとする課題】しかしながら、上記の
ように端子１２より４００ＭＨｚもの高周波信号を入力
するとすれば、インピーダンス整合の良いモニタ端子が
必要になり、かつ特別な端子を使用せずに低周波数帯で
一般に用いられているようなプリント基板のテストパタ
ーンを代用すると接触不良を生じやすいといった課題が
あった。
ように端子１２より４００ＭＨｚもの高周波信号を入力
するとすれば、インピーダンス整合の良いモニタ端子が
必要になり、かつ特別な端子を使用せずに低周波数帯で
一般に用いられているようなプリント基板のテストパタ
ーンを代用すると接触不良を生じやすいといった課題が
あった。
【０００８】本発明は上記課題に鑑み、衛星放送受信機
のＡＦＣ調整が簡易で、かつ精度良くできるようにする
ことを目的としている。
のＡＦＣ調整が簡易で、かつ精度良くできるようにする
ことを目的としている。
【０００９】
【課題を解決するための手段】上記課題を解決するため
に本発明の衛星放送受信機ＡＦＣ調整装置は、第一中間
周波数信号を入力して周波数変換することにより第２中
間周波数信号を得る周波数シンセサイザ方式の選局回路
と、前記第二中間周波数信号を復調するＦＭ復調器と、
ＦＭ復調器の復調出力を入力して第二中間周波数の中心
周波数よりの周波数ずれを検出する周波数誤差検出器
と、ＦＭ復調器の復調出力を入力してＱＰＳＫ音声サブ
キャリア信号の復調を行うＱＰＳＫ信号処理回路と、前
記ＱＰＳＫ信号処理回路の出力信号を入力してＰＣＭ復
号するＰＣＭ音声信号処理回路と、前記ＰＣＭ音声信号
処理回路において得られるシステムクロックを入力して
そのレベルを減衰するとともに、減衰したシステムクロ
ックに周波数精度の良好な周波数基準信号を重畳して入
力する基準信号回路とを備え、周波数シンセサイザ方式
の選局回路の周波数基準信号として前記基準信号回路の
出力信号を入力し、通常の放送受信時にはシステムクロ
ックを入力して選局回路を動作させるとともに、ＡＦＣ
調整時には周波数精度の良好な周波数基準信号を印加
し、かつ選局回路の入力端子に第一中間周波帯の正弦波
信号を入力して周波数誤差検出器の周波数ずれ検出の調
整をするようにしたことを特徴とする。
に本発明の衛星放送受信機ＡＦＣ調整装置は、第一中間
周波数信号を入力して周波数変換することにより第２中
間周波数信号を得る周波数シンセサイザ方式の選局回路
と、前記第二中間周波数信号を復調するＦＭ復調器と、
ＦＭ復調器の復調出力を入力して第二中間周波数の中心
周波数よりの周波数ずれを検出する周波数誤差検出器
と、ＦＭ復調器の復調出力を入力してＱＰＳＫ音声サブ
キャリア信号の復調を行うＱＰＳＫ信号処理回路と、前
記ＱＰＳＫ信号処理回路の出力信号を入力してＰＣＭ復
号するＰＣＭ音声信号処理回路と、前記ＰＣＭ音声信号
処理回路において得られるシステムクロックを入力して
そのレベルを減衰するとともに、減衰したシステムクロ
ックに周波数精度の良好な周波数基準信号を重畳して入
力する基準信号回路とを備え、周波数シンセサイザ方式
の選局回路の周波数基準信号として前記基準信号回路の
出力信号を入力し、通常の放送受信時にはシステムクロ
ックを入力して選局回路を動作させるとともに、ＡＦＣ
調整時には周波数精度の良好な周波数基準信号を印加
し、かつ選局回路の入力端子に第一中間周波帯の正弦波
信号を入力して周波数誤差検出器の周波数ずれ検出の調
整をするようにしたことを特徴とする。
【００１０】
【作用】本発明は上記した構成によって、通常の放送受
信時にはシステムクロックを入力して選局回路を動作さ
せる。その際に正常に放送を受信していれば、選局回
路、ＦＭ復調器、ＱＰＳＫ信号処理回路、ＰＣＭ音声信
号処理回路が動作して音声信号が受信される。そしてシ
ステムクロックは放送信号のクロックに同期しているの
で、その周波数精度は高い。そのため選局回路の周波数
変換精度は高く保つことができるので受信システムとし
て十分である。
信時にはシステムクロックを入力して選局回路を動作さ
せる。その際に正常に放送を受信していれば、選局回
路、ＦＭ復調器、ＱＰＳＫ信号処理回路、ＰＣＭ音声信
号処理回路が動作して音声信号が受信される。そしてシ
ステムクロックは放送信号のクロックに同期しているの
で、その周波数精度は高い。そのため選局回路の周波数
変換精度は高く保つことができるので受信システムとし
て十分である。
【００１１】しかし、ＡＦＣ調整をするために選局回路
の入力端子に第一中間周波帯の正弦波信号を入力した場
合には、ＱＰＳＫ信号処理回路及びＰＣＭ音声信号処理
回路は正常に動作できない。このためシステムクロック
はフリーラン状態であり、精度が悪い。そこでこのＡＦ
Ｃ調整時には周波数精度の良好な周波数基準信号を選局
回路に印加して、周波数変換を行う選局回路の周波数精
度が悪くならないようにする。こうしてＦＭ復調器には
精度の良い第二中間周波数が入力されるので、ＡＦＣ調
整を実施できる。
の入力端子に第一中間周波帯の正弦波信号を入力した場
合には、ＱＰＳＫ信号処理回路及びＰＣＭ音声信号処理
回路は正常に動作できない。このためシステムクロック
はフリーラン状態であり、精度が悪い。そこでこのＡＦ
Ｃ調整時には周波数精度の良好な周波数基準信号を選局
回路に印加して、周波数変換を行う選局回路の周波数精
度が悪くならないようにする。こうしてＦＭ復調器には
精度の良い第二中間周波数が入力されるので、ＡＦＣ調
整を実施できる。
【００１２】
【実施例】以下本発明の一実施例について図面を参照し
ながら説明する。
ながら説明する。
【００１３】図１は、本発明の一実施例における衛星放
送受信機ＡＦＣ調整装置を示すものである。図１におい
て、１０は第一中間周波信号の入力端子である。この端
子１０には、アンテナで受信された衛星からの１２ＧＨ
ｚ帯の電波をダウンコンバータにより１ＧＨｚ帯に周波
数変換し、同軸ケーブルで屋内に導かれた第一中間周波
信号が印加される。１１は周波数変換器、１３は局部発
振器、１５は固定分周器（プリスケーラ）、１４はＰＬ
Ｌ周波数制御回路、１６はＦＭ復調器、２０はＦＭ復調
出力端子、１７は電圧比較器、１８は基準電圧、１９は
ＡＦＣ誤差検出端子、２１はＱＰＳＫ信号処理回路、２
２はＰＣＭ音声信号処理回路、２３は音声信号出力端
子、２４はシステムクロックの出力端子、２５は抵抗、
２６、２７はコンデンサー、２８は周波数基準信号の入
力端子である。
送受信機ＡＦＣ調整装置を示すものである。図１におい
て、１０は第一中間周波信号の入力端子である。この端
子１０には、アンテナで受信された衛星からの１２ＧＨ
ｚ帯の電波をダウンコンバータにより１ＧＨｚ帯に周波
数変換し、同軸ケーブルで屋内に導かれた第一中間周波
信号が印加される。１１は周波数変換器、１３は局部発
振器、１５は固定分周器（プリスケーラ）、１４はＰＬ
Ｌ周波数制御回路、１６はＦＭ復調器、２０はＦＭ復調
出力端子、１７は電圧比較器、１８は基準電圧、１９は
ＡＦＣ誤差検出端子、２１はＱＰＳＫ信号処理回路、２
２はＰＣＭ音声信号処理回路、２３は音声信号出力端
子、２４はシステムクロックの出力端子、２５は抵抗、
２６、２７はコンデンサー、２８は周波数基準信号の入
力端子である。
【００１４】図２は、図１において選局回路１２を構成
するＰＬＬ周波数シンセサイザ回路の詳細なブロック図
である。図２において、５０はプログラマブルカウン
タ、５１は基準周波数カウンタ、５２は位相周波数検波
器である。
するＰＬＬ周波数シンセサイザ回路の詳細なブロック図
である。図２において、５０はプログラマブルカウン
タ、５１は基準周波数カウンタ、５２は位相周波数検波
器である。
【００１５】以上のように構成された衛星放送受信機Ａ
ＦＣ調整装置ついて、以下その動作について説明する。
入力端子１０に印加された第一中間周波信号は周波数変
換器１１、局部発振器１３、プリスケーラ１５、ＰＬＬ
周波数制御回路１４よりなる選局回路１２により、第２
中間周波信号に変換される。ＦＭ復調器１６、ＱＰＳＫ
信号処理回路２１、ＰＣＭ音声信号処理回路２２は通常
の衛星放送受信機に含まれるものであり、衛星放送信号
を受信して、音声信号を復調する。その際にはＰＣＭ音
声信号処理回路２２のシステムクロックは、受信信号に
同期しているので放送波の規定により２ＭＨｚ帯で換算
すれば、２．０４８ＭＨｚ±１０Ｈｚ以内になってい
る。そのシステムクロックは抵抗２５とコンデンサー２
６よりなる低域通過フィルターにより、振幅が５Ｖｐ−
ｐから約１．５Ｖｐ−ｐ程度まで減衰する。また、この
フィルターは、システムクロックの高調波が中間周波帯
の信号処理回路に妨害を生じないようにする役割を果た
す。
ＦＣ調整装置ついて、以下その動作について説明する。
入力端子１０に印加された第一中間周波信号は周波数変
換器１１、局部発振器１３、プリスケーラ１５、ＰＬＬ
周波数制御回路１４よりなる選局回路１２により、第２
中間周波信号に変換される。ＦＭ復調器１６、ＱＰＳＫ
信号処理回路２１、ＰＣＭ音声信号処理回路２２は通常
の衛星放送受信機に含まれるものであり、衛星放送信号
を受信して、音声信号を復調する。その際にはＰＣＭ音
声信号処理回路２２のシステムクロックは、受信信号に
同期しているので放送波の規定により２ＭＨｚ帯で換算
すれば、２．０４８ＭＨｚ±１０Ｈｚ以内になってい
る。そのシステムクロックは抵抗２５とコンデンサー２
６よりなる低域通過フィルターにより、振幅が５Ｖｐ−
ｐから約１．５Ｖｐ−ｐ程度まで減衰する。また、この
フィルターは、システムクロックの高調波が中間周波帯
の信号処理回路に妨害を生じないようにする役割を果た
す。
【００１６】減衰したシステムクロックはＰＬＬ周波数
制御回路１４の基準周波数入力端子に入力される。ＰＬ
Ｌ周波数制御回路１４は図２に示すように構成されてお
り、システムクロックは基準周波数カウンタ５１によっ
て分周される。基準周波数カウンタ５１には、入力段に
水晶発振回路に利用するための増幅器が一般的に内蔵さ
れているので、これによりＣＭＯＳレベルまで増幅され
るのでシステムクロックが減衰していても動作に支障は
ない。
制御回路１４の基準周波数入力端子に入力される。ＰＬ
Ｌ周波数制御回路１４は図２に示すように構成されてお
り、システムクロックは基準周波数カウンタ５１によっ
て分周される。基準周波数カウンタ５１には、入力段に
水晶発振回路に利用するための増幅器が一般的に内蔵さ
れているので、これによりＣＭＯＳレベルまで増幅され
るのでシステムクロックが減衰していても動作に支障は
ない。
【００１７】一方、局部発振器１３の出力はプリスケー
ラ１５により分周されて、プログラマブルカウンタ５０
に入力される。プログラマブルカウンタ５０は入力され
た信号を分周する。分周された各々の信号は位相周波数
検波器５２に入力され、その周波数ならびに位相が一致
するように周波数シンセサイザーシステムは制御され
る。その際プログラマブルカウンタ５０の分周比は外部
より変更できる。この分周比を変えることにより、局部
発振周波数を設定できるので、周波数精度のよい選局回
路１２を得ることができる。
ラ１５により分周されて、プログラマブルカウンタ５０
に入力される。プログラマブルカウンタ５０は入力され
た信号を分周する。分周された各々の信号は位相周波数
検波器５２に入力され、その周波数ならびに位相が一致
するように周波数シンセサイザーシステムは制御され
る。その際プログラマブルカウンタ５０の分周比は外部
より変更できる。この分周比を変えることにより、局部
発振周波数を設定できるので、周波数精度のよい選局回
路１２を得ることができる。
【００１８】さて、ＡＦＣの調整をするときには、第一
中間周波信号の入力端子１０にＡＦＣを調整するための
１ＧＨｚ帯の正弦波信号と２．０４８ＭＨｚの周波数基
準信号とを入力する。プリスケーラ１５、プログラマブ
ルカウンタ５０及び基準周波数カウンタ５１の分周数を
それぞれＮｐｓｃ、Ｎｐ、Ｎｒとし、標準信号と周波数
基準信号の周波数とをそれぞれＦｓ、Ｆｒとすれば、局
部発振周波数Ｆｖｃｏと基準信号周波数Ｆｓは次式のよ
うに表される。
中間周波信号の入力端子１０にＡＦＣを調整するための
１ＧＨｚ帯の正弦波信号と２．０４８ＭＨｚの周波数基
準信号とを入力する。プリスケーラ１５、プログラマブ
ルカウンタ５０及び基準周波数カウンタ５１の分周数を
それぞれＮｐｓｃ、Ｎｐ、Ｎｒとし、標準信号と周波数
基準信号の周波数とをそれぞれＦｓ、Ｆｒとすれば、局
部発振周波数Ｆｖｃｏと基準信号周波数Ｆｓは次式のよ
うに表される。
【００１９】
【数１】
【００２０】
【数２】
【００２１】ここで、例えばＮｐｓｃ＝６４、Ｎｐ＝８
８２０、Ｎｒ＝７２０とすれば，Ｆｒ＝２．０４８ＭＨ
ｚであるから、Ｆｖｃｏ＝１６０５．６３ＭＨｚ、Ｆｓ
＝１２０２．８５ＭＨｚとなる。そこでＦｓとして１２
０２．８５ＭＨｚを入力すれば、第２中間周波数は、そ
の中心周波数（４０２．７８ＭＨｚ）になるので、ＡＦ
Ｃの調整を精度良くできる。
８２０、Ｎｒ＝７２０とすれば，Ｆｒ＝２．０４８ＭＨ
ｚであるから、Ｆｖｃｏ＝１６０５．６３ＭＨｚ、Ｆｓ
＝１２０２．８５ＭＨｚとなる。そこでＦｓとして１２
０２．８５ＭＨｚを入力すれば、第２中間周波数は、そ
の中心周波数（４０２．７８ＭＨｚ）になるので、ＡＦ
Ｃの調整を精度良くできる。
【００２２】しかしながら、仮に基準信号周波数Ｆｓと
して、ＰＣＭ音声信号処理回路のシステムクロックを用
いると、このときはシステムは同期しておらず、精度の
良い２．０４８ＭＨｚになっていない。このために周波
数精度が保てなくなることを防ぐために、周波数基準信
号の入力端子２８に５Ｖｐ−ｐのＣＭＯＳレベルで２．
０４８ＭＨｚの周波数基準信号を入力している。この端
子には２．０４８ＭＨｚのシステムクロックがＰＣＭ音
声信号処理回路２２より出力されているが、レベルが充
分小さくなっているので、むしろ外部から入力された周
波数基準信号に同期して周波数シンセサイザーシステム
は動作する。このようにして周波数精度の高い周波数変
換ができるので、第２中間周波信号の中心周波数の信号
がＦＭ復調器１６に入力されて、精度良いＡＦＣ調整が
可能になる。
して、ＰＣＭ音声信号処理回路のシステムクロックを用
いると、このときはシステムは同期しておらず、精度の
良い２．０４８ＭＨｚになっていない。このために周波
数精度が保てなくなることを防ぐために、周波数基準信
号の入力端子２８に５Ｖｐ−ｐのＣＭＯＳレベルで２．
０４８ＭＨｚの周波数基準信号を入力している。この端
子には２．０４８ＭＨｚのシステムクロックがＰＣＭ音
声信号処理回路２２より出力されているが、レベルが充
分小さくなっているので、むしろ外部から入力された周
波数基準信号に同期して周波数シンセサイザーシステム
は動作する。このようにして周波数精度の高い周波数変
換ができるので、第２中間周波信号の中心周波数の信号
がＦＭ復調器１６に入力されて、精度良いＡＦＣ調整が
可能になる。
【００２３】なお、周波数基準信号は２．０４８ＭＨｚ
であるから、４００ＭＨｚ帯の第２中間周波数に比べ、
充分低い周波数である。このため、その入力端子にはプ
リント基板のテストパターン（テストランド）を代用し
ても調整には支障なく、量産性に優れている。
であるから、４００ＭＨｚ帯の第２中間周波数に比べ、
充分低い周波数である。このため、その入力端子にはプ
リント基板のテストパターン（テストランド）を代用し
ても調整には支障なく、量産性に優れている。
【００２４】
【発明の効果】以上のように本発明によれば、衛星放送
受信機のＡＦＣ調整が簡易で、かつ精度良くできる。
受信機のＡＦＣ調整が簡易で、かつ精度良くできる。
【図１】本発明の一実施例におけるＡＦＣ調整装置の構
成を示すブロック図
成を示すブロック図
【図２】同ＡＦＣ調整装置の周波数シンセサイザの構成
を示すブロック図
を示すブロック図
【図３】従来のＡＦＣ調整装置の構成を示すブロック図
１０ 第一中間周波信号の入力端子 １１ 周波数変換器 １２ 選局回路 １３ 局部発振器 １４ ＰＬＬ周波数制御回路 １５ 固定分周器（プリスケーラ） １６ ＦＭ復調器 １７ 電圧比較器 ２１ ＱＰＳＫ信号処理回路 ２２ ＰＣＭ音声信号処理回路 ２３ 音声信号出力端子 ２４ システムクロック出力端子 ２８ 周波数基準信号入力端子 ２９ 基準信号回路 ５０ プログラマブルカウンタ ５１ 基準周波数カウンタ ５２ 位相周波数カウンタ ５３ 基準周波数入力端子
Claims (1)
- 【請求項１】 第一中間周波数信号を入力して周波数変
換することにより第二中間周波数信号を得る周波数シン
セサイザ方式の選局回路と、前記第二中間周波数信号を
復調するＦＭ復調器と、前記ＦＭ復調器の復調出力を入
力して前記第二中間周波数の中心周波数からの周波数ず
れを検出する周波数誤差検出器と、前記ＦＭ復調器の復
調出力を入力してＱＰＳＫ音声サブキャリア信号の復調
を行うＱＰＳＫ信号処理回路と、前記ＱＰＳＫ信号処理
回路の出力信号を入力してＰＣＭ復号するＰＣＭ音声信
号処理回路と、前記ＰＣＭ音声信号処理回路において得
られるシステムクロックを入力してそのレベルを減衰す
るとともに、減衰したシステムクロックに周波数基準信
号を重畳して入力する基準信号回路とを備え、前記選局
回路の周波数基準信号として前記基準信号回路の出力信
号を入力し、通常の放送受信時にはシステムクロックを
入力して選局回路を動作させるとともに、ＡＦＣ調整時
には周波数基準信号を印加し、かつ前記選局回路の入力
端子に第一中間周波帯の正弦波信号を入力して前記周波
数誤差検出器の周波数ずれ検出の調整をするようにした
ことを特徴とするＡＦＣ調整装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28342893A JP3334292B2 (ja) | 1993-11-12 | 1993-11-12 | Ａｆｃ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28342893A JP3334292B2 (ja) | 1993-11-12 | 1993-11-12 | Ａｆｃ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07135622A true JPH07135622A (ja) | 1995-05-23 |
| JP3334292B2 JP3334292B2 (ja) | 2002-10-15 |
Family
ID=17665410
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28342893A Expired - Fee Related JP3334292B2 (ja) | 1993-11-12 | 1993-11-12 | Ａｆｃ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3334292B2 (ja) |
-
1993
- 1993-11-12 JP JP28342893A patent/JP3334292B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP3334292B2 (ja) | 2002-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5321852A (en) | Circuit and method for converting a radio frequency signal into a baseband signal | |
| US4837853A (en) | Dual port FM demodulation in phase locked receivers | |
| JPH06343166A (ja) | 高周波受信装置 | |
| JPH09121315A (ja) | テレビジョン信号受信機におけるディジタル搬送波復旧装置及び方法 | |
| EP0810750B1 (en) | Digital broadcast receiver | |
| JP2005079677A (ja) | チューナ用信号処理回路 | |
| US6211925B1 (en) | Video intermediate-frequency signal processing device capable of receiving FM broadcasts | |
| US6895063B1 (en) | Frequency changer and digital tuner | |
| JP2001177779A (ja) | 映像中間周波処理装置 | |
| EP1178604A1 (en) | Frequency converting system for FM signals | |
| JPH09172584A (ja) | Ｓｉｆ信号処理回路 | |
| JP3334292B2 (ja) | Ａｆｃ装置 | |
| JP2000174652A (ja) | Ｆｍ受信機 | |
| JPS5883446A (ja) | 受信機 | |
| KR100423407B1 (ko) | 튜너 아이씨와 복조 아이씨의 원칩화한 튜너복조블럭 | |
| JPS5881341A (ja) | 受信機 | |
| JPH08274590A (ja) | デジタル・アナログ共用受信装置 | |
| AU603216B2 (en) | Tweet elimination, or reduction, in superheterodyne receivers | |
| JPH07177051A (ja) | Ｆｍ無線電話装置 | |
| JPH10335987A (ja) | 搬送信号選択受信装置 | |
| JPH10178599A (ja) | ディジタル衛星放送受信機 | |
| JP3827381B2 (ja) | Ｐｌｌ周波数シンセサイザ | |
| JPS61189733A (ja) | 受信装置 | |
| KR0141122B1 (ko) | 영상과 음성신호의 분리복조용 장치 | |
| JPS5883447A (ja) | 受信機 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070802 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080802 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080802 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090802 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090802 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100802 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |