JPH07135281A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH07135281A JPH07135281A JP5305959A JP30595993A JPH07135281A JP H07135281 A JPH07135281 A JP H07135281A JP 5305959 A JP5305959 A JP 5305959A JP 30595993 A JP30595993 A JP 30595993A JP H07135281 A JPH07135281 A JP H07135281A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- leads
- package body
- tab
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 所望のリードを簡単かつ短時間に、しかも低
コストで形成する。 【構成】 金属の薄板１５をワイヤカット放電加工によ
り加工してタブ３およびリード５のインナ部８を形成す
る。次に、ペレットおよびワイヤ・ボンディング工程、
さらに樹脂封止パッケージ本体成形工程を実施する。次
に、ワイヤカット放電加工によりパッケージ本体の外側
にリードのアウタ部を形成する。 【効果】 タブおよびリードをワイヤカット放電加工に
よって形成することにより、製作コストが高い金型を必
要としないため、半導体装置の製造コストを低減でき、
仕様の異なる半導体装置の製造も製作期間の長い金型や
マスクを使用しないため、短期間で製造できる。
コストで形成する。 【構成】 金属の薄板１５をワイヤカット放電加工によ
り加工してタブ３およびリード５のインナ部８を形成す
る。次に、ペレットおよびワイヤ・ボンディング工程、
さらに樹脂封止パッケージ本体成形工程を実施する。次
に、ワイヤカット放電加工によりパッケージ本体の外側
にリードのアウタ部を形成する。 【効果】 タブおよびリードをワイヤカット放電加工に
よって形成することにより、製作コストが高い金型を必
要としないため、半導体装置の製造コストを低減でき、
仕様の異なる半導体装置の製造も製作期間の長い金型や
マスクを使用しないため、短期間で製造できる。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造技
術、特に、リードの形成技術に関し、例えば、開発段階
の半導体集積回路装置（以下、ＩＣという。）や、小量
生産のＩＣの製造に利用して有効な技術に関する。
術、特に、リードの形成技術に関し、例えば、開発段階
の半導体集積回路装置（以下、ＩＣという。）や、小量
生産のＩＣの製造に利用して有効な技術に関する。
【０００２】
【従来の技術】ＩＣが量産される場合には、リードフレ
ームと呼称される、金属板をパターニングした基板が使
用されている。このリードフレームは導電製材料として
の銅系（銅またはその合金）材料等からなる薄い金属板
が用いられて、打ち抜きプレス加工やエッチング加工等
のような手段により一体形成されている。
ームと呼称される、金属板をパターニングした基板が使
用されている。このリードフレームは導電製材料として
の銅系（銅またはその合金）材料等からなる薄い金属板
が用いられて、打ち抜きプレス加工やエッチング加工等
のような手段により一体形成されている。
【０００３】例えば、樹脂封止形ＩＣの製造にあって
は、最初に、上記したように打ち抜きプレス加工等によ
って形成されたリードフレームに、ペレット・ボンディ
ング作業が実施されてリードフレームのタブ上に半導体
ペレットが搭載固定される。次に、ワイヤ・ボンディン
グ作業が実施されて、ペレットの各電極パッドとリード
フレームの各リードのインナ部がワイヤで電気的に接続
される。その後、タブ、ペレットおよびリードのインナ
部の被モールド領域がレジンで樹脂封止され、ペレット
等はレジンからなる樹脂封止パッケージ本体によって被
われる。そして、パッケージ本体の外側の不要なリード
フレーム部分が切断除去され、パッケージ本体から突出
するリードのアウタ部がさらに適当な形状に成形される
ことによって、樹脂封止形ＩＣが製造される。
は、最初に、上記したように打ち抜きプレス加工等によ
って形成されたリードフレームに、ペレット・ボンディ
ング作業が実施されてリードフレームのタブ上に半導体
ペレットが搭載固定される。次に、ワイヤ・ボンディン
グ作業が実施されて、ペレットの各電極パッドとリード
フレームの各リードのインナ部がワイヤで電気的に接続
される。その後、タブ、ペレットおよびリードのインナ
部の被モールド領域がレジンで樹脂封止され、ペレット
等はレジンからなる樹脂封止パッケージ本体によって被
われる。そして、パッケージ本体の外側の不要なリード
フレーム部分が切断除去され、パッケージ本体から突出
するリードのアウタ部がさらに適当な形状に成形される
ことによって、樹脂封止形ＩＣが製造される。
【０００４】なお、このような樹脂封止形パッケージを
備えているＩＣの製造方法を述べてある例としては、特
開昭６０−２４１２４１号公報がある。
備えているＩＣの製造方法を述べてある例としては、特
開昭６０−２４１２４１号公報がある。
【０００５】
【発明が解決しようとする課題】前述したように、リー
ドフレームはエッチング加工や打ち抜きプレス加工によ
って形成されている。このうち、エッチング加工はプレ
ス加工に比べれば汎用性があるため、開発段階や小量生
産時に使用されることが多い。しかしながら、このエッ
チング加工は、マスクの製作に手間がかかるとともに、
エッチング処理に時間がかかるため、リードフレームの
製作コストが割高になるという問題点がある。
ドフレームはエッチング加工や打ち抜きプレス加工によ
って形成されている。このうち、エッチング加工はプレ
ス加工に比べれば汎用性があるため、開発段階や小量生
産時に使用されることが多い。しかしながら、このエッ
チング加工は、マスクの製作に手間がかかるとともに、
エッチング処理に時間がかかるため、リードフレームの
製作コストが割高になるという問題点がある。
【０００６】一方、プレス金型を利用した打ち抜きプレ
ス加工は、一度金型を製作すれば、精度および生産性が
良好であるため、量産用として広く使用されている。し
かしながら、プレス金型は高価で、その製作期間も長く
かかり、汎用性にも欠けるという問題点を有している。
ス加工は、一度金型を製作すれば、精度および生産性が
良好であるため、量産用として広く使用されている。し
かしながら、プレス金型は高価で、その製作期間も長く
かかり、汎用性にも欠けるという問題点を有している。
【０００７】また、エッチング加工およびプレス加工に
よりリードフレームが成形されるいずれの場合であって
も、樹脂封止パッケージ本体成形後、パッケージ本体か
ら突出しているリードフレームの不要部分を切断除去す
る加工には、従来から切断用のプレス金型が使用されて
いる。この切断用プレス金型についても上記リードフレ
ーム打ち抜き用の金型と同様の問題点がある。
よりリードフレームが成形されるいずれの場合であって
も、樹脂封止パッケージ本体成形後、パッケージ本体か
ら突出しているリードフレームの不要部分を切断除去す
る加工には、従来から切断用のプレス金型が使用されて
いる。この切断用プレス金型についても上記リードフレ
ーム打ち抜き用の金型と同様の問題点がある。
【０００８】本発明の目的は、所望のリードを簡単かつ
迅速に、しかも、低コストで形成することができる半導
体装置の製造技術を提供することにある。
迅速に、しかも、低コストで形成することができる半導
体装置の製造技術を提供することにある。
【０００９】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【００１０】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を説明すれば、次の通り
である。
発明のうち代表的なものの概要を説明すれば、次の通り
である。
【００１１】すなわち、半導体ペレットと、半導体ペレ
ットの各電極に電気的に接続されている複数本のリード
と、半導体ペレットおよび各リードの一部を封止するパ
ッケージ本体とを備えている半導体装置の製造方法にお
いて、前記リードは、高エネルギーを被加工物に付勢し
て被加工物を欠除加工する加工手段の高エネルギー付勢
点が、リードの材料になる金属板に対して指定された軌
跡に相対移動されることにより、形成されることを特徴
とする。
ットの各電極に電気的に接続されている複数本のリード
と、半導体ペレットおよび各リードの一部を封止するパ
ッケージ本体とを備えている半導体装置の製造方法にお
いて、前記リードは、高エネルギーを被加工物に付勢し
て被加工物を欠除加工する加工手段の高エネルギー付勢
点が、リードの材料になる金属板に対して指定された軌
跡に相対移動されることにより、形成されることを特徴
とする。
【００１２】
【作用】前記した手段によれば、タブおよびリードの形
成に、製作コストが高いプレス金型を必要としない。こ
のため、半導体装置の製造コストを低減することができ
る。また、仕様の異なる半導体装置の製造も製作期間の
長いプレス金型を使用しないため、短期間で製造できる
ようになる。さらに、エッチング加工法に比べても、マ
スクの製作が不要であるため、コストをきわめて小さく
抑制することができるとともに、汎用性もより一層向上
することができる。
成に、製作コストが高いプレス金型を必要としない。こ
のため、半導体装置の製造コストを低減することができ
る。また、仕様の異なる半導体装置の製造も製作期間の
長いプレス金型を使用しないため、短期間で製造できる
ようになる。さらに、エッチング加工法に比べても、マ
スクの製作が不要であるため、コストをきわめて小さく
抑制することができるとともに、汎用性もより一層向上
することができる。
【００１３】
【実施例】図１は本発明の一実施例である樹脂封止形Ｄ
ＩＰ・ＩＣの製造工程におけるタブおよびリードの形成
工程（ワイヤカット放電加工）を示す斜視図、図２以降
は樹脂封止形ＤＩＰ・ＩＣの製造方法における各工程を
示す説明図である。
ＩＰ・ＩＣの製造工程におけるタブおよびリードの形成
工程（ワイヤカット放電加工）を示す斜視図、図２以降
は樹脂封止形ＤＩＰ・ＩＣの製造方法における各工程を
示す説明図である。
【００１４】本実施例において、本発明に係る半導体装
置は、ＤＩＰ・ＩＣとして構成されている。このＤＩＰ
・ＩＣ１は、ペレット２と、ペレット２がボンディング
されているタブ３と、ペレット２の各電極パッド２ａに
ボンディングワイヤ４を介して電気的に接続されている
複数本のリード５と、ペレット２、タブ３および各リー
ド５の一部を樹脂封止する樹脂封止パッケージ本体６と
を備えている。
置は、ＤＩＰ・ＩＣとして構成されている。このＤＩＰ
・ＩＣ１は、ペレット２と、ペレット２がボンディング
されているタブ３と、ペレット２の各電極パッド２ａに
ボンディングワイヤ４を介して電気的に接続されている
複数本のリード５と、ペレット２、タブ３および各リー
ド５の一部を樹脂封止する樹脂封止パッケージ本体６と
を備えている。
【００１５】以下、本発明の一実施例であるこのＤＩＰ
・ＩＣ１の製造方法を説明する。この説明により、ＤＩ
Ｐ・ＩＣについての前記した構成の詳細が共に明らかに
される。
・ＩＣ１の製造方法を説明する。この説明により、ＤＩ
Ｐ・ＩＣについての前記した構成の詳細が共に明らかに
される。
【００１６】本実施例におけるＤＩＰ・ＩＣの製造方法
において、タブおよびリードはワイヤカット放電加工に
よって金属板から製作される。
において、タブおよびリードはワイヤカット放電加工に
よって金属板から製作される。
【００１７】まず、一枚の略長方形形状の薄い金属板、
例えば鉄−ニッケル合金や燐青銅等のような比較的大き
い機械的強度を有するばね材料からなる薄板が用いら
れ、ワイヤカット放電加工により、不要な部分が切断除
去されて、図２に示すように、薄板１５の略中央部に配
置されたタブ３と、そのタブ３を支持する２本のタブ吊
りリード７と、タブ３の周囲に配置されている複数本の
リードのインナ部８とが一体形成される。１６は予め形
成されている位置決め孔である。
例えば鉄−ニッケル合金や燐青銅等のような比較的大き
い機械的強度を有するばね材料からなる薄板が用いら
れ、ワイヤカット放電加工により、不要な部分が切断除
去されて、図２に示すように、薄板１５の略中央部に配
置されたタブ３と、そのタブ３を支持する２本のタブ吊
りリード７と、タブ３の周囲に配置されている複数本の
リードのインナ部８とが一体形成される。１６は予め形
成されている位置決め孔である。
【００１８】薄板１５の略中央部に配置されているタブ
３は略正方形形状に形成されて、その対向する両端の略
中央部が２本のタブ吊りリード７で支持されており、タ
ブ吊りリード７は一端がタブ３に連結されてタブ３に垂
直に延び、他端が薄板１５の枠状部１５ａに連結されて
いる。タブ３の外周囲には、先端がタブ３に近接してタ
ブ３を取り囲むようにして複数本のリードのインナ部８
が形成されている。各リードのインナ部８は、途中まで
の部分が、タブ３におけるタブ吊りリード７が連結され
ていない側の辺に対して垂直に配されて薄板１５の枠状
部１５ａからそれぞれ突設されており、それから延びて
いる先端部分がタブ３に向かって屈曲してタブ３の近傍
まで延在されている。
３は略正方形形状に形成されて、その対向する両端の略
中央部が２本のタブ吊りリード７で支持されており、タ
ブ吊りリード７は一端がタブ３に連結されてタブ３に垂
直に延び、他端が薄板１５の枠状部１５ａに連結されて
いる。タブ３の外周囲には、先端がタブ３に近接してタ
ブ３を取り囲むようにして複数本のリードのインナ部８
が形成されている。各リードのインナ部８は、途中まで
の部分が、タブ３におけるタブ吊りリード７が連結され
ていない側の辺に対して垂直に配されて薄板１５の枠状
部１５ａからそれぞれ突設されており、それから延びて
いる先端部分がタブ３に向かって屈曲してタブ３の近傍
まで延在されている。
【００１９】ワイヤカット放電加工の概要を図１に基づ
いて以下説明する。ワイヤカット放電加工は、銅、黄銅
あるいはタングステンなどの細いワイヤ電極５０と、被
加工物である薄板１５との間に所定のインパルス電圧を
印加しながら、間欠的火花放電を行わせ、その際に発生
する異常消耗現象を利用した加工法であり、ワイヤ電極
５０により被加工物である薄板１５を糸鋸式に加工す
る。５１は薄板１５とワイヤ電極５０との間に接続され
た加工電源である。ワイヤ電極５０は供給リール５２か
ら一定速度で送り出され、巻き取りリール５３に巻き取
られる。被加工物である薄板１５を固定しているクロス
テーブル５４はＮＣ装置５５によりＸ、Ｙ軸方向に送り
が与えられ、所望の２次元形状の加工が行われる。５６
はタンク５７に収容されている加工液で、ポンプ５８に
より加工部分に送られる。
いて以下説明する。ワイヤカット放電加工は、銅、黄銅
あるいはタングステンなどの細いワイヤ電極５０と、被
加工物である薄板１５との間に所定のインパルス電圧を
印加しながら、間欠的火花放電を行わせ、その際に発生
する異常消耗現象を利用した加工法であり、ワイヤ電極
５０により被加工物である薄板１５を糸鋸式に加工す
る。５１は薄板１５とワイヤ電極５０との間に接続され
た加工電源である。ワイヤ電極５０は供給リール５２か
ら一定速度で送り出され、巻き取りリール５３に巻き取
られる。被加工物である薄板１５を固定しているクロス
テーブル５４はＮＣ装置５５によりＸ、Ｙ軸方向に送り
が与えられ、所望の２次元形状の加工が行われる。５６
はタンク５７に収容されている加工液で、ポンプ５８に
より加工部分に送られる。
【００２０】上記ワイヤカット放電加工の後、後述する
ワイヤボンディング作業におけるボンダビィリティーを
高めるために、リードのインナ部８の先端部表面には銀
等を用いためっき処理が施される。
ワイヤボンディング作業におけるボンダビィリティーを
高めるために、リードのインナ部８の先端部表面には銀
等を用いためっき処理が施される。
【００２１】上記のように、タブ３およびリードのイン
ナ部８をワイヤカット放電加工によって形成した薄板１
５には、ペレット・ボンディング作業、続いて、ワイヤ
・ボンディング作業が実施される。
ナ部８をワイヤカット放電加工によって形成した薄板１
５には、ペレット・ボンディング作業、続いて、ワイヤ
・ボンディング作業が実施される。
【００２２】ペレット・ボンディング作業により、図３
に示されているように、ペレット２がタブ３上の略中央
部に配されて、銀ペースト等の接着材層により形成され
るボンディング層９を介して固着される。
に示されているように、ペレット２がタブ３上の略中央
部に配されて、銀ペースト等の接着材層により形成され
るボンディング層９を介して固着される。
【００２３】そして、タブ３に固定的に搭載されたペレ
ット２の各電極パッド２ａと、これらの電極パッド２ａ
に対応するリードのインナ部８の先端部との間にはワイ
ヤ４が、その両端部をそれぞれボンディングされて橋絡
される。これにより、ペレット２に作り込まれている集
積回路は、電極パッド２ａからワイヤ４を介してリード
のインナ部８へ引き出されることになる。
ット２の各電極パッド２ａと、これらの電極パッド２ａ
に対応するリードのインナ部８の先端部との間にはワイ
ヤ４が、その両端部をそれぞれボンディングされて橋絡
される。これにより、ペレット２に作り込まれている集
積回路は、電極パッド２ａからワイヤ４を介してリード
のインナ部８へ引き出されることになる。
【００２４】つぎに、トランスファ成形装置が使用され
て、図５に示されているように、ペレット２、ワイヤ４
およびリードのインナ部８が樹脂封止パッケージ本体６
で樹脂封止される。
て、図５に示されているように、ペレット２、ワイヤ４
およびリードのインナ部８が樹脂封止パッケージ本体６
で樹脂封止される。
【００２５】図４に示されているトランスファ成形装置
２０はシリンダ装置等（図示せず）によって互いに型締
めされる一対の上型２１と下型２２とを備えており、上
型２１と下型２２との合わせ面には上型キャビティー凹
部２３ａと下型キャビティー凹部２３ｂとが互いに協働
してキャビティー２３を形成するように複数組没設され
ている。
２０はシリンダ装置等（図示せず）によって互いに型締
めされる一対の上型２１と下型２２とを備えており、上
型２１と下型２２との合わせ面には上型キャビティー凹
部２３ａと下型キャビティー凹部２３ｂとが互いに協働
してキャビティー２３を形成するように複数組没設され
ている。
【００２６】上型２１の合わせ面にはポット２４が開設
されており、ポット２４にはシリンダ装置（図示せず）
により進退されるプランジャ２５が成形材料としての樹
脂（以下、レジンという。）を送給し得るように挿入さ
れている。
されており、ポット２４にはシリンダ装置（図示せず）
により進退されるプランジャ２５が成形材料としての樹
脂（以下、レジンという。）を送給し得るように挿入さ
れている。
【００２７】下型２２の合わせ面にはカル２６がポット
２４との対向位置に配されて没設されているとともに、
複数条のランナ２７がカル２６にそれぞれ接続するよう
に放射状に配されて没設されている。各ランナ２７の他
端部は下側キャビティー凹部２３ｂにそれぞれ接続され
ており、その接続部にはゲート２８がレジンをキャビテ
ィー２３内に注入し得るように形成されている。また、
下型２２の合わせ面には逃げ凹所２９がリードフレーム
の厚みを逃げ得るように、薄板１５の外形よりも若干大
きめの長方形で、その厚さと略等しい寸法の一定深さに
没設されている。
２４との対向位置に配されて没設されているとともに、
複数条のランナ２７がカル２６にそれぞれ接続するよう
に放射状に配されて没設されている。各ランナ２７の他
端部は下側キャビティー凹部２３ｂにそれぞれ接続され
ており、その接続部にはゲート２８がレジンをキャビテ
ィー２３内に注入し得るように形成されている。また、
下型２２の合わせ面には逃げ凹所２９がリードフレーム
の厚みを逃げ得るように、薄板１５の外形よりも若干大
きめの長方形で、その厚さと略等しい寸法の一定深さに
没設されている。
【００２８】トランスファ成形時において、前記構成に
かかる薄板１５は下型２２に没設されている逃げ凹所２
９内に、ペレット２がキャビティー２３内に収容される
ように配されてセットされる。続いて、上型２１と下型
２２とが型締めされ、ポット２４からプランジャ２５に
よりレジン３１がランナ２７およびゲート２８を通じて
キャビティー２３に送給されて圧入される。
かかる薄板１５は下型２２に没設されている逃げ凹所２
９内に、ペレット２がキャビティー２３内に収容される
ように配されてセットされる。続いて、上型２１と下型
２２とが型締めされ、ポット２４からプランジャ２５に
よりレジン３１がランナ２７およびゲート２８を通じて
キャビティー２３に送給されて圧入される。
【００２９】注入後、レジンが熱硬化されて樹脂封止形
パッケージ本体６が成形されると、上型２１および下型
２２は型開きされるとともに、エジェクタ・ピン（図示
せず）によりパッケージ本体６が離型される。このよう
にして、図５に示されているように、パッケージ本体６
を成形された薄板１５はトランスファ成形装置２０から
脱装されて次工程へ送られる。図５中、３０は樹脂ばり
である。
パッケージ本体６が成形されると、上型２１および下型
２２は型開きされるとともに、エジェクタ・ピン（図示
せず）によりパッケージ本体６が離型される。このよう
にして、図５に示されているように、パッケージ本体６
を成形された薄板１５はトランスファ成形装置２０から
脱装されて次工程へ送られる。図５中、３０は樹脂ばり
である。
【００３０】次に、ワイヤカット放電加工によって、ペ
レット２等が樹脂封止されている薄板１５を、図６に示
す点線に沿って、すなわち樹脂封止パッケージ本体６の
外側面の一部およびリードのアウタ部形状に沿って、切
断することにより、図７に示されているように、複数本
のリードのアウタ部１０が樹脂封止パッケージ本体６の
長辺側の側面から垂直に突出形成される。複数本のリー
ドのアウタ部１０は等間隔に、かつ、平行に配されてお
り、各リードのアウタ部１０は樹脂封止パッケージ本体
６の付近において幅広に、それから先は幅狭に形成され
ており、幅広部と幅狭部との境界部にはテーパ部が形成
されている。また、アウタ部１０の先端部も先細のテー
パ形状に形成されている。
レット２等が樹脂封止されている薄板１５を、図６に示
す点線に沿って、すなわち樹脂封止パッケージ本体６の
外側面の一部およびリードのアウタ部形状に沿って、切
断することにより、図７に示されているように、複数本
のリードのアウタ部１０が樹脂封止パッケージ本体６の
長辺側の側面から垂直に突出形成される。複数本のリー
ドのアウタ部１０は等間隔に、かつ、平行に配されてお
り、各リードのアウタ部１０は樹脂封止パッケージ本体
６の付近において幅広に、それから先は幅狭に形成され
ており、幅広部と幅狭部との境界部にはテーパ部が形成
されている。また、アウタ部１０の先端部も先細のテー
パ形状に形成されている。
【００３１】以上のように、タブ３およびリード５（イ
ンナ部８とアウタ部１０）を、ワイヤカット放電加工に
より形成することにより、製作コストが高く、設計・製
作期間が長い金型を使用せずに済み、開発期間の短縮、
生産コストの低減等を図ることができる。
ンナ部８とアウタ部１０）を、ワイヤカット放電加工に
より形成することにより、製作コストが高く、設計・製
作期間が長い金型を使用せずに済み、開発期間の短縮、
生産コストの低減等を図ることができる。
【００３２】また、従来は、樹脂封止パッケージ本体成
形後、パッケージ本体から突出しているリードフレーム
の不要な部分をプレス金型によって切断していた。その
ため、リードとパッケージ本体との間に大きなストレス
が加わり、リードとパッケージ本体を構成する樹脂との
間にクラック等が発生することがあった。しかし、本実
施例にあっては、プレス金型は使用せず、ワイヤカット
放電加工によって加工されるため、リードとパッケージ
本体を構成する樹脂との間にクラック等が発生しない。
形後、パッケージ本体から突出しているリードフレーム
の不要な部分をプレス金型によって切断していた。その
ため、リードとパッケージ本体との間に大きなストレス
が加わり、リードとパッケージ本体を構成する樹脂との
間にクラック等が発生することがあった。しかし、本実
施例にあっては、プレス金型は使用せず、ワイヤカット
放電加工によって加工されるため、リードとパッケージ
本体を構成する樹脂との間にクラック等が発生しない。
【００３３】また、アウタ部１０の形成時に、樹脂封止
パッケージ本体６の側面に発生されている樹脂ばり３０
を同時に除去できる。従来は、この樹脂ばり３０を除去
するために、プレス金型を使用した打ち抜き処理が実施
されていたので、この金型を使用した打ち抜き処理を省
略できることになる。
パッケージ本体６の側面に発生されている樹脂ばり３０
を同時に除去できる。従来は、この樹脂ばり３０を除去
するために、プレス金型を使用した打ち抜き処理が実施
されていたので、この金型を使用した打ち抜き処理を省
略できることになる。
【００３４】次に、はんだめっき処理工程において、リ
ードのアウタ部１０にはんだ皮膜が被着される。はんだ
皮膜はリードの酸化を防止するとともに、樹脂封止形Ｄ
ＩＰ・ＩＣが使用者等においてプリント配線基板に実装
される際におけるソルダビリティーを高めるために被着
される。
ードのアウタ部１０にはんだ皮膜が被着される。はんだ
皮膜はリードの酸化を防止するとともに、樹脂封止形Ｄ
ＩＰ・ＩＣが使用者等においてプリント配線基板に実装
される際におけるソルダビリティーを高めるために被着
される。
【００３５】次に、図８に示されているリード成形装置
により、リードのアウタ部１０が図９に示されているよ
うに下向きに屈曲成形される。
により、リードのアウタ部１０が図９に示されているよ
うに下向きに屈曲成形される。
【００３６】図８に示されているリード成形装置３７は
上側取付板６０および下側取付板７０を備えており、上
側取付板６０はシリンダ装置（図示せず）によって上下
動されることにより、機台上に固設されている下側取付
板７０に対して接近、離反するように構成されている。
両取付板６０および７０にはホルダ６１および７１がそ
れぞれ固定的に取り付けられており、両ホルダ６１およ
び７１には上側押さえ型６２および下側押さえ型７２
（以下、上型６２および下型７２ということがある。）
が互いに心合わせされてそれぞれ保持されている。上型
６２および下型７２は互いにもなか合わせになる略チャ
ンネル型鋼形状にそれぞれ形成されており、上型６２と
下型７２とは左右の押さえ部６３と７３とによってリー
ドのアウタ部１０の基端部を上下から押さえるように構
成されている。また、上型６２はガイド６８およびスプ
リング６９により独立懸架されるように構成されてい
る。
上側取付板６０および下側取付板７０を備えており、上
側取付板６０はシリンダ装置（図示せず）によって上下
動されることにより、機台上に固設されている下側取付
板７０に対して接近、離反するように構成されている。
両取付板６０および７０にはホルダ６１および７１がそ
れぞれ固定的に取り付けられており、両ホルダ６１およ
び７１には上側押さえ型６２および下側押さえ型７２
（以下、上型６２および下型７２ということがある。）
が互いに心合わせされてそれぞれ保持されている。上型
６２および下型７２は互いにもなか合わせになる略チャ
ンネル型鋼形状にそれぞれ形成されており、上型６２と
下型７２とは左右の押さえ部６３と７３とによってリー
ドのアウタ部１０の基端部を上下から押さえるように構
成されている。また、上型６２はガイド６８およびスプ
リング６９により独立懸架されるように構成されてい
る。
【００３７】上側ホルダ６１には成形ロール６４が一
対、上型６２の左右両脇においてリード群のピッチに対
応するように垂直下向きに配されて、回転自在に支持さ
れており、このロール６４は後記する成形ダイと協働し
てリードのアウタ部１０を略垂直下向きに屈曲成形し得
るように構成されている。
対、上型６２の左右両脇においてリード群のピッチに対
応するように垂直下向きに配されて、回転自在に支持さ
れており、このロール６４は後記する成形ダイと協働し
てリードのアウタ部１０を略垂直下向きに屈曲成形し得
るように構成されている。
【００３８】他方、下型７２には一対の成形ダイ７４が
押さえ部７３の左右両脇に配されて、成形後におけるリ
ードのアウタ部１０の下面に沿う形状に形成されてい
る。
押さえ部７３の左右両脇に配されて、成形後におけるリ
ードのアウタ部１０の下面に沿う形状に形成されてい
る。
【００３９】次に作用を説明する。図８に示されている
ように、下型７２にＤＩＰ・ＩＣ中間品４０が凹部にパ
ッケージ本体６を落とし込むようにしてセットされる。
これにより、リードのアウタ部１０の基端部が下型７２
の押さえ部７３に当接する。
ように、下型７２にＤＩＰ・ＩＣ中間品４０が凹部にパ
ッケージ本体６を落とし込むようにしてセットされる。
これにより、リードのアウタ部１０の基端部が下型７２
の押さえ部７３に当接する。
【００４０】次ぎに、シリンダ装置により上側取付板６
０が下降され、上型６２が下型７２にスプリング６９の
付勢力により合わせられる。これにより、上型６２の押
さえ部６３と下型７２の押さえ部７３との間で被屈曲部
としてのリードのアウタ部１０の基端部が挟圧されて固
定される。
０が下降され、上型６２が下型７２にスプリング６９の
付勢力により合わせられる。これにより、上型６２の押
さえ部６３と下型７２の押さえ部７３との間で被屈曲部
としてのリードのアウタ部１０の基端部が挟圧されて固
定される。
【００４１】その後、上側取付板６０がさらに下降され
て行くと、成形ロール６４が下降されて行く。このと
き、上型６２はスプリング６９が圧縮変形されるため、
下型７２に押圧される。
て行くと、成形ロール６４が下降されて行く。このと
き、上型６２はスプリング６９が圧縮変形されるため、
下型７２に押圧される。
【００４２】さらに、成形ロール６４が成形ダイ７４に
対して下降されると、リードのアウタ部１０は成形ロー
ル６４の下降に伴って成形ダイ７４に押しつけられるこ
とにより、この成形ダイ７４に倣うように屈曲されて所
望の形状に成形される。
対して下降されると、リードのアウタ部１０は成形ロー
ル６４の下降に伴って成形ダイ７４に押しつけられるこ
とにより、この成形ダイ７４に倣うように屈曲されて所
望の形状に成形される。
【００４３】成形ロール６４が所定のストロークを終了
すると、成形ロール６４は上昇され、元の待機状態まで
戻される。その後、成形済のＩＣは下型７２から取り外
され、次工程に送給されて行く。
すると、成形ロール６４は上昇され、元の待機状態まで
戻される。その後、成形済のＩＣは下型７２から取り外
され、次工程に送給されて行く。
【００４４】前記実施例によれば次の効果が得られる。 タブおよびリードを形成するのに、ワイヤカット放
電加工により形成するため、打ち抜き加工のための金型
や、エッチング処理のためのマスクが不要になる。
電加工により形成するため、打ち抜き加工のための金型
や、エッチング処理のためのマスクが不要になる。
【００４５】 樹脂封止パッケージ本体成形後にワイ
ヤカット放電加工によって不要部分を除去し、リードの
アウタ部を形成することにより、リードとパッケージ本
体との間に大きなストレスが加わらないため、リードと
パッケージ本体を構成する樹脂との間にクラック等が発
生せず、クラック等による耐湿性の低下を防止すること
ができる。
ヤカット放電加工によって不要部分を除去し、リードの
アウタ部を形成することにより、リードとパッケージ本
体との間に大きなストレスが加わらないため、リードと
パッケージ本体を構成する樹脂との間にクラック等が発
生せず、クラック等による耐湿性の低下を防止すること
ができる。
【００４６】 上記により、製作コストの高い金型
やマスクを使用しないため、半導体装置の製作コストの
低減を図ることができる。
やマスクを使用しないため、半導体装置の製作コストの
低減を図ることができる。
【００４７】 上記により、設計・製作期間の長い
金型を使用しないため、半導体装置をより短期間で製造
することができる。
金型を使用しないため、半導体装置をより短期間で製造
することができる。
【００４８】 ワイヤカット放電加工により、樹脂封
止パッケージ本体成形後におけるリードのアウタ部の形
成時に、樹脂封止パッケージ本体の側面に発生されてい
る樹脂ばりを同時に除去できるため、樹脂ばりを除去す
るプレス金型が不要になり、上記と同じ効果、および
コストの低減等を図ることができる。
止パッケージ本体成形後におけるリードのアウタ部の形
成時に、樹脂封止パッケージ本体の側面に発生されてい
る樹脂ばりを同時に除去できるため、樹脂ばりを除去す
るプレス金型が不要になり、上記と同じ効果、および
コストの低減等を図ることができる。
【００４９】以上本発明者によってなされた発明を実施
例に基づき具体的に説明したが、本発明は前記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。
例に基づき具体的に説明したが、本発明は前記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。
【００５０】例えば、ワイヤカット放電加工法の代わり
に、レーザ加工法あるいはウォータジェット加工法等の
高エネルギー付勢を利用した加工法を使用することもで
きる。
に、レーザ加工法あるいはウォータジェット加工法等の
高エネルギー付勢を利用した加工法を使用することもで
きる。
【００５１】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野である樹脂封
止形ＤＩＰ・ＩＣに適用した場合について説明したが、
それに限定されるものではなく、その他の樹脂封止パッ
ケージを備えているＩＣや、気密封止パッケージを備え
ているＩＣ等の半導体装置全般に適用することができ
る。
なされた発明をその背景となった利用分野である樹脂封
止形ＤＩＰ・ＩＣに適用した場合について説明したが、
それに限定されるものではなく、その他の樹脂封止パッ
ケージを備えているＩＣや、気密封止パッケージを備え
ているＩＣ等の半導体装置全般に適用することができ
る。
【００５２】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、次
の通りである。
的なものによって得られる効果を簡単に説明すれば、次
の通りである。
【００５３】リードを金属板からワイヤカット放電加
工、レーザ加工、あるいはウォータジェット加工により
形成することにより、製作コストが高い切断用金型を必
要としないため、半導体装置の製造コストを低減するこ
とができ、さらに仕様の異なる半導体装置の製造も製作
期間の長い金型やマスクを使用しないため、短期間で製
造することが可能になる。
工、レーザ加工、あるいはウォータジェット加工により
形成することにより、製作コストが高い切断用金型を必
要としないため、半導体装置の製造コストを低減するこ
とができ、さらに仕様の異なる半導体装置の製造も製作
期間の長い金型やマスクを使用しないため、短期間で製
造することが可能になる。
【図１】本発明の一実施例である樹脂封止形ＤＩＰ・Ｉ
Ｃの製造工程におけるタブおよびリードの形成工程（ワ
イヤカット放電加工）を示す斜視図である。
Ｃの製造工程におけるタブおよびリードの形成工程（ワ
イヤカット放電加工）を示す斜視図である。
【図２】ワイヤカット放電加工により、タブ、リードの
インナ部等を形成した薄板を示す平面図である。
インナ部等を形成した薄板を示す平面図である。
【図３】その薄板上に、ペレットおよびワイヤ・ボンデ
ィング作業が実施された後の状態を示す図で、（ａ）は
平面図、（ｂ）は縦断面図である。
ィング作業が実施された後の状態を示す図で、（ａ）は
平面図、（ｂ）は縦断面図である。
【図４】樹脂封止パッケージ本体成形工程を示す縦断面
図である。
図である。
【図５】樹脂封止パッケージ本体成形後を示す平面図で
ある。
ある。
【図６】樹脂封止パッケージ本体成形後のワイヤカット
放電加工による切断線を示す説明図である。
放電加工による切断線を示す説明図である。
【図７】樹脂封止パッケージ本体成形後にワイヤカット
放電加工によりリードのアウタ部が形成された状態を示
す平面図である。
放電加工によりリードのアウタ部が形成された状態を示
す平面図である。
【図８】リード成形装置を示す縦断面図である。
【図９】樹脂封止形ＤＩＰ・ＩＣを示し、（ａ）は斜視
図、（ｂ）は縦断面図である。
図、（ｂ）は縦断面図である。
１…ＤＩＰ・ＩＣ、２…ペレット、２ａ…電極パッド、
３…タブ、４…ワイヤ、５…リード、６…樹脂封止パッ
ケージ本体、７…タブ吊りリード、８…インナ部、９…
ボンディング層、１０…アウタ部、１５…薄板、１５ａ
…枠状部、１６…位置決め孔、２０…トランスファ成形
装置、２１…上型、２２…下型、２３…キャビティー、
２４…ポット、２５…プランジャ、２６…カル、２７…
ランナ、２８…ゲート、２９…リードフレーム逃げ凹
所、３０…樹脂ばり、３１…レジン、３７…リード成形
装置、４０…ＤＩＰ・ＩＣ中間品、５０…ワイヤ電極、
５１…加工電源、５２…供給リール、５３…巻き取りリ
ール、５４…クロステーブル、５５…ＮＣ装置、５６…
加工液、５７…タンク、５８…ポンプ、６０、７０…取
付板、６１、７１…ホルダ、６２、７２…押さえ型、６
３、７３…押さえ部、６４…成形ロール、６８…ガイ
ド、６９…スプリング、７４…成形ダイ。
３…タブ、４…ワイヤ、５…リード、６…樹脂封止パッ
ケージ本体、７…タブ吊りリード、８…インナ部、９…
ボンディング層、１０…アウタ部、１５…薄板、１５ａ
…枠状部、１６…位置決め孔、２０…トランスファ成形
装置、２１…上型、２２…下型、２３…キャビティー、
２４…ポット、２５…プランジャ、２６…カル、２７…
ランナ、２８…ゲート、２９…リードフレーム逃げ凹
所、３０…樹脂ばり、３１…レジン、３７…リード成形
装置、４０…ＤＩＰ・ＩＣ中間品、５０…ワイヤ電極、
５１…加工電源、５２…供給リール、５３…巻き取りリ
ール、５４…クロステーブル、５５…ＮＣ装置、５６…
加工液、５７…タンク、５８…ポンプ、６０、７０…取
付板、６１、７１…ホルダ、６２、７２…押さえ型、６
３、７３…押さえ部、６４…成形ロール、６８…ガイ
ド、６９…スプリング、７４…成形ダイ。
Claims (3)
- 【請求項１】 半導体ペレットと、半導体ペレットの各
電極に電気的に接続されている複数本のリードと、半導
体ペレットおよび各リードの一部を封止するパッケージ
本体とを備えている半導体装置の製造方法において、 前記リードは、高エネルギーを被加工物に付勢して被加
工物を欠除加工する加工手段の高エネルギー付勢点が、
リードの材料になる金属板に対して指定された軌跡に相
対移動されることにより、形成されることを特徴とする
半導体装置の製造方法。 - 【請求項２】 前記加工手段は、ワイヤカット放電加工
装置、レーザー加工装置、ウォータジェット装置のうち
の少なくとも一つであることを特徴とする請求項１に記
載の半導体装置の製造方法。 - 【請求項３】 半導体ペレットと、半導体ペレットの各
電極に電気的に接続されている複数本のリードと、ペレ
ットおよび各リードの一部を封止するパッケージ本体と
を備えている半導体装置の製造方法において、 高エネルギーを被加工物に付勢して被加工物を欠除加工
する加工手段の高エネルギー付勢点がリードの材料にな
る金属板に対して指定された軌跡に相対移動されること
により、付勢点がリードのインナ部が一体形成されるイ
ンナ部形成工程と、 半導体ペレットの各電極と各リードのインナ部とが電気
的に接続される接続工程と、 半導体ペレットおよびリードのインナ部を封止するパッ
ケージ本体を成形するパッケージ本体成形工程と、 前記加工手段の高エネルギー付勢点がパッケージ本体を
成形された前記金属板に対して指定された軌跡に相対移
動されることにより、パッケージ本体の外側にリードの
アウタ部が一体形成されるアウタ部形成工程とを備えて
いることを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5305959A JPH07135281A (ja) | 1993-11-11 | 1993-11-11 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5305959A JPH07135281A (ja) | 1993-11-11 | 1993-11-11 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07135281A true JPH07135281A (ja) | 1995-05-23 |
Family
ID=17951363
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5305959A Pending JPH07135281A (ja) | 1993-11-11 | 1993-11-11 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07135281A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7171744B2 (en) | 2003-09-01 | 2007-02-06 | Oki Electric Industry Co., Ltd. | Substrate frame |
-
1993
- 1993-11-11 JP JP5305959A patent/JPH07135281A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7171744B2 (en) | 2003-09-01 | 2007-02-06 | Oki Electric Industry Co., Ltd. | Substrate frame |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101054602B1 (ko) | 반도체 장치의 제조 방법 | |
| US6897093B2 (en) | Method of manufacturing a resin molded or encapsulation for small outline non-leaded (SON) or quad flat non-leaded (QFN) package | |
| CN100517682C (zh) | 半导体器件及其制造方法 | |
| JP2014007363A (ja) | 半導体装置の製造方法および半導体装置 | |
| JP2001077287A (ja) | 半導体装置用リードフレーム | |
| JP2515415B2 (ja) | 半導体素子の外部リ―ドの成型方法 | |
| JP2011142337A (ja) | 半導体装置の製造方法 | |
| JPH07135281A (ja) | 半導体装置の製造方法 | |
| JP2003197663A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2006156437A (ja) | リードフレーム及び半導体装置 | |
| JP3025093B2 (ja) | 半導体装置およびその実装構造体 | |
| JP2017108191A (ja) | 半導体装置 | |
| JPH05190748A (ja) | 電子部品の実装パッケージ製造方法 | |
| US20240258215A1 (en) | Wire bonded semiconductor device package | |
| JP2005158778A (ja) | リードフレームの製造方法及び半導体装置の製造方法 | |
| JP2005150629A (ja) | リードフレームの製造方法およびそれを用いた半導体装置の製造方法、ならびにリードフレームおよびそれを用いた半導体装置 | |
| JP2002026192A (ja) | リードフレーム | |
| JPH11195743A (ja) | 半導体装置およびその製造方法 | |
| JP2550725Y2 (ja) | 半導体装置の成形加工装置 | |
| KR100726041B1 (ko) | 두께 제어에 의한 리드프레임 제조방법 및 그 장치 | |
| JPH07169895A (ja) | リードフレーム及びその製造方法 | |
| JPH09312368A (ja) | 半導体装置の製造方法およびそれに使用されるリードフレーム | |
| JPH02125631A (ja) | 半導体装置およびその製造方法並びにそれに使用されるワイヤボンディング装置 | |
| JPH088285A (ja) | 半導体装置 | |
| JP2000031369A (ja) | 半導体装置およびその製造方法 |