JPH07135243A - 半導体集積回路装置の製造方法 - Google Patents
半導体集積回路装置の製造方法Info
- Publication number
- JPH07135243A JPH07135243A JP5279294A JP27929493A JPH07135243A JP H07135243 A JPH07135243 A JP H07135243A JP 5279294 A JP5279294 A JP 5279294A JP 27929493 A JP27929493 A JP 27929493A JP H07135243 A JPH07135243 A JP H07135243A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- burn
- circuit
- spare
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
(57)【要約】
【目的】 予備回路部を有する半導体集積回路装置の歩
留まりを向上させることを目的とする。 【構成】 拡散工程１０が完了した集積回路に対して拡
散工程後検査工程１１を行なった後、一の半導体基板上
に多数の集積回路が形成されたままの状態で該集積回路
に対してバーンイン工程１２を行なう。バーンイン工程
１２が完了した集積回路に対してバーンイン後検査工程
１３を行ない、集積回路の良否を１個づつ検査する。バ
ーンイン後検査工程１３において集積回路に不良が発見
され、その不良が該集積回路の通常回路部を予備回路部
と切り替えることにより救済可能であると判断すると、
該当する集積回路に対して通常回路部を予備回路部に切
り替える冗長救済工程１４を行なう。
留まりを向上させることを目的とする。 【構成】 拡散工程１０が完了した集積回路に対して拡
散工程後検査工程１１を行なった後、一の半導体基板上
に多数の集積回路が形成されたままの状態で該集積回路
に対してバーンイン工程１２を行なう。バーンイン工程
１２が完了した集積回路に対してバーンイン後検査工程
１３を行ない、集積回路の良否を１個づつ検査する。バ
ーンイン後検査工程１３において集積回路に不良が発見
され、その不良が該集積回路の通常回路部を予備回路部
と切り替えることにより救済可能であると判断すると、
該当する集積回路に対して通常回路部を予備回路部に切
り替える冗長救済工程１４を行なう。
Description
【０００１】
【産業上の利用分野】本発明は、通常回路部の他に予備
回路部を有する半導体集積回路装置の製造方法に関し、
特に冗長救済率の向上を図る方法に関する。
回路部を有する半導体集積回路装置の製造方法に関し、
特に冗長救済率の向上を図る方法に関する。
【０００２】
【従来の技術】近年、半導体集積回路装置の集積度はま
すます増大する傾向にあり、例えば半導体記憶装置のＤ
ＲＡＭ（ダイナミック・ランダム・アクセス・メモリ）
を例にとると、その集積度は３年で４倍と飛躍的に増大
している。このような状況下においては、半導体集積回
路装置の歩留まりの向上と信頼性の確保は大きな問題と
なっている。
すます増大する傾向にあり、例えば半導体記憶装置のＤ
ＲＡＭ（ダイナミック・ランダム・アクセス・メモリ）
を例にとると、その集積度は３年で４倍と飛躍的に増大
している。このような状況下においては、半導体集積回
路装置の歩留まりの向上と信頼性の確保は大きな問題と
なっている。
【０００３】そこで、上述したＤＲＡＭ等においては、
半導体集積回路装置の面積の半分以上を占める規則正し
く配置された通常のメモリセルアレーの他に予備のメモ
リセルアレーを設けておき、通常のメモリセルアレーの
一部に不良がある場合、この不良部を予備のメモリセル
アレイと切り替えることによって半導体集積回路装置の
歩留まりの向上を図っている。
半導体集積回路装置の面積の半分以上を占める規則正し
く配置された通常のメモリセルアレーの他に予備のメモ
リセルアレーを設けておき、通常のメモリセルアレーの
一部に不良がある場合、この不良部を予備のメモリセル
アレイと切り替えることによって半導体集積回路装置の
歩留まりの向上を図っている。
【０００４】また、半導体集積回路装置の信頼性の確保
のためには、出荷前に、半導体集積回路装置を高温条件
下等において通常の使用電圧よりも高い電圧で動作さ
せ、市場に出てから初期不良となる可能性が高い製品を
取り除くバーンインスクリーニングと呼ばれる工程を行
なっている。
のためには、出荷前に、半導体集積回路装置を高温条件
下等において通常の使用電圧よりも高い電圧で動作さ
せ、市場に出てから初期不良となる可能性が高い製品を
取り除くバーンインスクリーニングと呼ばれる工程を行
なっている。
【０００５】以下、図面を参照しながら、上記した従来
の半導体集積回路装置の製造方法の一例について説明す
る。
の半導体集積回路装置の製造方法の一例について説明す
る。
【０００６】図２は、従来の半導体集積回路装置の製造
方法の拡散工程以降の製造工程のフローを示している。
方法の拡散工程以降の製造工程のフローを示している。
【０００７】まず、拡散工程２０が完了し、通常回路部
及び予備回路部を含む集積回路が形成された半導体基板
に対して拡散工程後検査工程２１を行なう。この拡散工
程後検査工程２１は、一の半導体基板上に多数形成され
た集積回路に対してウエハ状態で集積回路の電極にプロ
ーブ針を立て、集積回路が所定の特性を有しているか否
かを１つづつ検査する工程である。
及び予備回路部を含む集積回路が形成された半導体基板
に対して拡散工程後検査工程２１を行なう。この拡散工
程後検査工程２１は、一の半導体基板上に多数形成され
た集積回路に対してウエハ状態で集積回路の電極にプロ
ーブ針を立て、集積回路が所定の特性を有しているか否
かを１つづつ検査する工程である。
【０００８】次に、拡散工程後検査工程２１において集
積回路に不良が発見され、その不良が該集積回路の通常
回路部を予備回路部と切り替えることにより救済可能で
あると判断すると、該当する集積回路に対して冗長救済
工程２２を行なう。この冗長救済工程２２は、図３に示
すように、切替信号により切替えスイッチを操作し、通
常回路部を予備回路部に切り替えるものであって、通常
はヒューズの切断等により行なわれる。
積回路に不良が発見され、その不良が該集積回路の通常
回路部を予備回路部と切り替えることにより救済可能で
あると判断すると、該当する集積回路に対して冗長救済
工程２２を行なう。この冗長救済工程２２は、図３に示
すように、切替信号により切替えスイッチを操作し、通
常回路部を予備回路部に切り替えるものであって、通常
はヒューズの切断等により行なわれる。
【０００９】次に、一の半導体基板上に形成された多数
の集積回路をチップ単位に切り離すダイシング工程２３
を行なう。
の集積回路をチップ単位に切り離すダイシング工程２３
を行なう。
【００１０】次に、１つ１つに切り離されたチップのう
ち、拡散工程後検査工程２１及び冗長救済工程２２にお
いて所定の特性を有すると判断されたものに対して組立
て工程２４を行なう。この組立て工程２４は、チップの
各電極を金属線によりリードフレームに接続（ワイヤボ
ンド）し、接続が完了したチップ、金属線及びリードフ
レームを樹脂などで封止して半導体集積回路装置を得る
工程である。
ち、拡散工程後検査工程２１及び冗長救済工程２２にお
いて所定の特性を有すると判断されたものに対して組立
て工程２４を行なう。この組立て工程２４は、チップの
各電極を金属線によりリードフレームに接続（ワイヤボ
ンド）し、接続が完了したチップ、金属線及びリードフ
レームを樹脂などで封止して半導体集積回路装置を得る
工程である。
【００１１】次に、組立てが完了した半導体集積回路装
置に対して検査を行ない、所定の特性を有しなくなった
不良品を取り除く組立て後検査工程２５を行なう。
置に対して検査を行ない、所定の特性を有しなくなった
不良品を取り除く組立て後検査工程２５を行なう。
【００１２】次に、組立て後検査工程２５において良品
と判断された半導体集積回路装置に対してバーンイン工
程２６を行なう。このバーンイン工程２６は、出荷前
に、半導体集積回路装置を高温条件下等で通常の使用電
圧よりも高い電圧で動作させ、市場に出てから初期故障
となる可能性が高い製品を予め故障に至らしめ不良品と
して取り除く工程である。
と判断された半導体集積回路装置に対してバーンイン工
程２６を行なう。このバーンイン工程２６は、出荷前
に、半導体集積回路装置を高温条件下等で通常の使用電
圧よりも高い電圧で動作させ、市場に出てから初期故障
となる可能性が高い製品を予め故障に至らしめ不良品と
して取り除く工程である。
【００１３】次に、バーンイン工程２６が完了した半導
体集積回路装置に対して最終的な検査である最終検査工
程２７を行ない、不良の半導体集積回路装置を取り除
く。
体集積回路装置に対して最終的な検査である最終検査工
程２７を行ない、不良の半導体集積回路装置を取り除
く。
【００１４】
【発明が解決しようとする課題】しかしながら、上記の
ような半導体集積回路装置の製造方法によると、バーン
イン工程２６において不良品と認定される半導体集積回
路装置例えばＤＲＡＭにおいては、メモリセル部が高密
度であるが故に該メモリセル部が不良である場合が多
い。ところが、使用されていない予備回路部があって
も、組立て工程２４が完了しているために、通常回路部
を予備回路部に切り替えるための端子を取り出すことが
できず、不良の通常回路部を予備回路部に切り替えるこ
とができない。このため、従来の半導体集積回路装置の
製造方法においては、半導体集積回路装置の歩留まりの
向上に限界があると言う問題があった。
ような半導体集積回路装置の製造方法によると、バーン
イン工程２６において不良品と認定される半導体集積回
路装置例えばＤＲＡＭにおいては、メモリセル部が高密
度であるが故に該メモリセル部が不良である場合が多
い。ところが、使用されていない予備回路部があって
も、組立て工程２４が完了しているために、通常回路部
を予備回路部に切り替えるための端子を取り出すことが
できず、不良の通常回路部を予備回路部に切り替えるこ
とができない。このため、従来の半導体集積回路装置の
製造方法においては、半導体集積回路装置の歩留まりの
向上に限界があると言う問題があった。
【００１５】上記問題点に鑑み、本発明は、予備回路部
を有する半導体集積回路装置の歩留まりを向上させるこ
とを目的とする。
を有する半導体集積回路装置の歩留まりを向上させるこ
とを目的とする。
【００１６】
【課題を解決するための手段】上記の目的を達成するた
め、本発明は、予備回路部を有する半導体集積回路装置
に対して、冗長救済工程よりも前にバーンイン工程を行
なうものであって、具体的には、通常回路部及び予備回
路部を含む集積回路が形成された半導体基板に対してバ
ーンインを行ない上記集積回路の良否を検査するバーン
イン工程と、該バーンイン工程において不良箇所が発見
された集積回路の通常回路部を予備回路部に切り替える
冗長救済工程とを備えている構成とするものである。
め、本発明は、予備回路部を有する半導体集積回路装置
に対して、冗長救済工程よりも前にバーンイン工程を行
なうものであって、具体的には、通常回路部及び予備回
路部を含む集積回路が形成された半導体基板に対してバ
ーンインを行ない上記集積回路の良否を検査するバーン
イン工程と、該バーンイン工程において不良箇所が発見
された集積回路の通常回路部を予備回路部に切り替える
冗長救済工程とを備えている構成とするものである。
【００１７】請求項２の発明は、不良品の発生をより低
減させるため、請求項１の構成に、上記バーンイン工程
は、上記集積回路の予備回路部に対してバーンインを行
ない該予備回路部の良否を検査する工程を備えていると
いう構成を付加するものである。
減させるため、請求項１の構成に、上記バーンイン工程
は、上記集積回路の予備回路部に対してバーンインを行
ない該予備回路部の良否を検査する工程を備えていると
いう構成を付加するものである。
【００１８】
【作用】請求項１の構成により、バーンイン工程におい
て不良品と認定された通常回路部を、バーンイン工程よ
りも後に行なわれる冗長救済工程において予備回路部に
切り替えることができるため、冗長救済工程により救済
される集積回路が増加する。
て不良品と認定された通常回路部を、バーンイン工程よ
りも後に行なわれる冗長救済工程において予備回路部に
切り替えることができるため、冗長救済工程により救済
される集積回路が増加する。
【００１９】請求項２の構成により、冗長救済工程にお
いて不良の通常回路部が予備回路部に切り替えられる場
合、該予備回路部に対しては既にバーンイン工程におい
てバーンインが行なわれており良品であることが確認さ
れている。
いて不良の通常回路部が予備回路部に切り替えられる場
合、該予備回路部に対しては既にバーンイン工程におい
てバーンインが行なわれており良品であることが確認さ
れている。
【００２０】
【実施例】以下、本発明の一実施例に係る半導体集積回
路装置の製造方法について、図面を参照しながら説明す
る。
路装置の製造方法について、図面を参照しながら説明す
る。
【００２１】図１は、本発明の一実施例に係る半導体集
積回路の製造方法の拡散工程以降の製造工程のフローを
示している。
積回路の製造方法の拡散工程以降の製造工程のフローを
示している。
【００２２】まず、拡散工程１０が完了し、通常回路部
及び予備回路部を含む集積回路が形成された半導体基板
に対して拡散工程後検査工程１１を行なう。この拡散工
程後検査工程１１は、一の半導体基板上に多数形成され
た集積回路に対してウエハ状態で集積回路の電極にプロ
ーブ針を立て、集積回路が所定の特性を有しているか否
かを１つづつ検査する工程である。この拡散工程後検査
工程１１においては、通常オートプローバーと呼ばれる
装置を用い、半導体基板上に多数個形成された集積回路
を１個づつ又は複数個同時にその電極に対して金属製の
針により接続を行ない、ＬＳＩテスターと呼ばれる検査
装置により１個づつその良否を判別する。本実施例にお
いては、後述するように、拡散工程後検査工程１１の後
にバーンイン工程１２が行なわれるため、拡散工程後検
査工程１１においては、バーンインを行なう上で支障と
なる電源洩れ電流等の簡単な検査を実施すればよい。ま
た、場合によっては、電源洩れ電流が大きくバーンイン
に支障が生じるような集積回路に対しては、ヒューズ切
断等により電源切り離し等を行なうこともある。
及び予備回路部を含む集積回路が形成された半導体基板
に対して拡散工程後検査工程１１を行なう。この拡散工
程後検査工程１１は、一の半導体基板上に多数形成され
た集積回路に対してウエハ状態で集積回路の電極にプロ
ーブ針を立て、集積回路が所定の特性を有しているか否
かを１つづつ検査する工程である。この拡散工程後検査
工程１１においては、通常オートプローバーと呼ばれる
装置を用い、半導体基板上に多数個形成された集積回路
を１個づつ又は複数個同時にその電極に対して金属製の
針により接続を行ない、ＬＳＩテスターと呼ばれる検査
装置により１個づつその良否を判別する。本実施例にお
いては、後述するように、拡散工程後検査工程１１の後
にバーンイン工程１２が行なわれるため、拡散工程後検
査工程１１においては、バーンインを行なう上で支障と
なる電源洩れ電流等の簡単な検査を実施すればよい。ま
た、場合によっては、電源洩れ電流が大きくバーンイン
に支障が生じるような集積回路に対しては、ヒューズ切
断等により電源切り離し等を行なうこともある。
【００２３】次に、バーンイン工程１２において、一の
半導体基板上に多数の集積回路が形成されたままの状態
で、各集積回路に対してバーンイン、つまり、半導体装
置を出荷前に高温条件下等で通常の使用電圧より高い電
圧で動作させ、市場に出てから初期不良となる可能性が
高い回路を予め不良にしてしまう作業を行なう。バーン
イン工程１２は、通常７０℃〜１５０℃の温度下におい
て半導体基板を数時間から１週間程度保持することによ
り行なわれる。本実施例によると、バーンイン工程１２
はウエハ状態で行われるため半導体基板だけを加熱すれ
ばよいので、従来のように組立て工程後にバーンイン工
程を行なう場合に比べて小さい恒温槽ですむ。
半導体基板上に多数の集積回路が形成されたままの状態
で、各集積回路に対してバーンイン、つまり、半導体装
置を出荷前に高温条件下等で通常の使用電圧より高い電
圧で動作させ、市場に出てから初期不良となる可能性が
高い回路を予め不良にしてしまう作業を行なう。バーン
イン工程１２は、通常７０℃〜１５０℃の温度下におい
て半導体基板を数時間から１週間程度保持することによ
り行なわれる。本実施例によると、バーンイン工程１２
はウエハ状態で行われるため半導体基板だけを加熱すれ
ばよいので、従来のように組立て工程後にバーンイン工
程を行なう場合に比べて小さい恒温槽ですむ。
【００２４】なお、バーンイン工程１２において、予備
回路部に対しても、通常回路部と同時又は回路の切り替
え等により時間差をおいて電気的ストレスを印可するこ
とにより、バーンインスクリーニングを実施することが
好ましい、このようにすると、冗長救済が確実になると
共にスクリーニングもれを防止することができる。
回路部に対しても、通常回路部と同時又は回路の切り替
え等により時間差をおいて電気的ストレスを印可するこ
とにより、バーンインスクリーニングを実施することが
好ましい、このようにすると、冗長救済が確実になると
共にスクリーニングもれを防止することができる。
【００２５】次に、バーンイン工程１２が完了した集積
回路に対してバーンイン後検査工程１３を行なう。この
バーンイン後検査工程１３は、集積回路の良否を１個ず
つ検査する工程であって、次の冗長救済工程１４に備え
て、集積回路のどの通常回路部をどの予備回路部と置き
換えたらよいかを調べるものである。なお、バーンイン
工程１２が長時間に亘る場合には、バーンイン工程１２
を行ないながらバーンイン後検査工程１３を行なうこと
もできる。
回路に対してバーンイン後検査工程１３を行なう。この
バーンイン後検査工程１３は、集積回路の良否を１個ず
つ検査する工程であって、次の冗長救済工程１４に備え
て、集積回路のどの通常回路部をどの予備回路部と置き
換えたらよいかを調べるものである。なお、バーンイン
工程１２が長時間に亘る場合には、バーンイン工程１２
を行ないながらバーンイン後検査工程１３を行なうこと
もできる。
【００２６】次に、バーンイン後検査工程１３において
集積回路に不良が発見され、その不良が該集積回路の通
常回路部を予備回路部と切り替えることにより救済可能
であると判断すると、該当する集積回路に対して冗長救
済工程１４を行なう。この冗長救済工程１４は、図３に
示すように、切替信号により切替えスイッチを操作し、
通常回路部を予備回路部に切り替えるものであって、通
常はヒューズの切断等により行なわれる。本実施例によ
ると、従来の方法によると不可能であったバーンインに
よる不良回路の救済が可能になる。
集積回路に不良が発見され、その不良が該集積回路の通
常回路部を予備回路部と切り替えることにより救済可能
であると判断すると、該当する集積回路に対して冗長救
済工程１４を行なう。この冗長救済工程１４は、図３に
示すように、切替信号により切替えスイッチを操作し、
通常回路部を予備回路部に切り替えるものであって、通
常はヒューズの切断等により行なわれる。本実施例によ
ると、従来の方法によると不可能であったバーンインに
よる不良回路の救済が可能になる。
【００２７】次に、一の半導体基板上に形成された多数
の集積回路をチップ単位に切り離すダイシング工程１５
を行なった後に組立て工程１６を行ない、チップの各電
極を金属線によりリードフレームに接続し、接続が完了
したチップ、金属線及びリードフレームを樹脂などで封
止して半導体集積回路装置を得る。
の集積回路をチップ単位に切り離すダイシング工程１５
を行なった後に組立て工程１６を行ない、チップの各電
極を金属線によりリードフレームに接続し、接続が完了
したチップ、金属線及びリードフレームを樹脂などで封
止して半導体集積回路装置を得る。
【００２８】次に、組立て工程１６が完了した半導体集
積回路装置に対して最終的な検査である最終検査工程２
７を行ない、不良の半導体集積回路装置を取り除く。
積回路装置に対して最終的な検査である最終検査工程２
７を行ない、不良の半導体集積回路装置を取り除く。
【００２９】以上のように本実施例によれば、バーンイ
ン工程を冗長救済工程よりも前に行ない且つ冗長救済工
程をバーンイン工程よりも前に行なうため、バーンイン
により不良と認定された集積回路を冗長救済することが
可能になる。このため、半導体集積回路装置の歩留まり
が向上すると共に、バーンインにより不良と認定され且
つ冗長救済が不可能な致命的不良の集積回路については
組み立てる必要が無いので組立ロスを最小限に抑えるこ
とができる。
ン工程を冗長救済工程よりも前に行ない且つ冗長救済工
程をバーンイン工程よりも前に行なうため、バーンイン
により不良と認定された集積回路を冗長救済することが
可能になる。このため、半導体集積回路装置の歩留まり
が向上すると共に、バーンインにより不良と認定され且
つ冗長救済が不可能な致命的不良の集積回路については
組み立てる必要が無いので組立ロスを最小限に抑えるこ
とができる。
【００３０】
【発明の効果】以上説明したように、請求項１の発明に
係る半導体集積回路装置の製造方法によると、冗長救済
工程がバーンイン工程よりも後に行なわれるため、バー
ンイン工程において不良品と認定された通常回路部を冗
長救済工程において予備回路部に切り替えることができ
るため、冗長救済工程により救済される集積回路が増加
し、これにより、半導体集積回路装置の歩留まりが向上
する。
係る半導体集積回路装置の製造方法によると、冗長救済
工程がバーンイン工程よりも後に行なわれるため、バー
ンイン工程において不良品と認定された通常回路部を冗
長救済工程において予備回路部に切り替えることができ
るため、冗長救済工程により救済される集積回路が増加
し、これにより、半導体集積回路装置の歩留まりが向上
する。
【００３１】請求項２の発明に係る半導体集積回路装置
の製造方法によると、冗長救済工程において通常回路部
が予備回路部に切り替えられる場合、バーンイン工程に
おいて予備回路部に対してもバーンインを行なっている
ため、市場に出荷されてから予備回路部に起因する故障
の発生を確実に防止できる。
の製造方法によると、冗長救済工程において通常回路部
が予備回路部に切り替えられる場合、バーンイン工程に
おいて予備回路部に対してもバーンインを行なっている
ため、市場に出荷されてから予備回路部に起因する故障
の発生を確実に防止できる。
【図１】本発明の一実施例に係る半導体集積回路装置の
製造方法の各工程を示すフロー図である。
製造方法の各工程を示すフロー図である。
【図２】従来の半導体集積回路装置の製造方法の各工程
を示すフロー図である。
を示すフロー図である。
【図３】冗長救済工程において通常回路部を予備回路部
に切り替える動作を説明するブロック図である。
に切り替える動作を説明するブロック図である。
１０ 拡散工程 １１ 拡散工程後検査工程 １２ バーンイン検査工程 １３ バーンイン後検査工程 １４ 冗長救済工程 １５ ダイシング工程 １６ 組立て工程 １７ 最終検査工程
Claims (2)
- 【請求項１】 通常回路部及び予備回路部を含む集積回
路が形成された半導体基板に対してバーンインを行ない
上記集積回路の良否を検査するバーンイン工程と、該バ
ーンイン工程において不良箇所が発見された集積回路の
通常回路部を予備回路部に切り替える冗長救済工程とを
備えていることを特徴とする半導体集積回路装置の製造
方法。 - 【請求項２】 上記バーンイン工程は、上記集積回路の
予備回路部に対してバーンインを行ない該予備回路部の
良否を検査する工程を備えていることを特徴とする半導
体集積回路装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5279294A JPH07135243A (ja) | 1993-11-09 | 1993-11-09 | 半導体集積回路装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5279294A JPH07135243A (ja) | 1993-11-09 | 1993-11-09 | 半導体集積回路装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07135243A true JPH07135243A (ja) | 1995-05-23 |
Family
ID=17609169
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5279294A Pending JPH07135243A (ja) | 1993-11-09 | 1993-11-09 | 半導体集積回路装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07135243A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1176637A1 (en) * | 1999-01-22 | 2002-01-30 | Hitachi, Ltd. | Semiconductor integrated circuit and manufacture thereof |
| US6715114B2 (en) | 1999-06-10 | 2004-03-30 | Fujitsu Limited | Test method and apparatus for semiconductor device |
-
1993
- 1993-11-09 JP JP5279294A patent/JPH07135243A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1176637A1 (en) * | 1999-01-22 | 2002-01-30 | Hitachi, Ltd. | Semiconductor integrated circuit and manufacture thereof |
| EP1176637A4 (en) * | 1999-01-22 | 2006-09-13 | Hitachi Ltd | INTEGRATED SEMICONDUCTOR CIRCUIT AND MANUFACTURE THEREOF |
| US7550763B2 (en) | 1999-01-22 | 2009-06-23 | Renesas Technology Corp. | Semiconductor integrated circuit device and manufacture thereof |
| US7910960B2 (en) | 1999-01-22 | 2011-03-22 | Renesas Electronics Corporation | Semiconductor integrated circuit device with a fuse circuit |
| US7910922B2 (en) | 1999-01-22 | 2011-03-22 | Renesas Electronics Corporation | Semiconductor integrated circuit device and manufacture thereof |
| US8629481B2 (en) | 1999-01-22 | 2014-01-14 | Renesas Electronics Corporation | Semiconductor integrated circuit device |
| US6715114B2 (en) | 1999-06-10 | 2004-03-30 | Fujitsu Limited | Test method and apparatus for semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960007478B1 (ko) | 반도체장치 및 반도체장치의 제조방법 | |
| US5657284A (en) | Apparatus and method for testing for defects between memory cells in packaged semiconductor memory devices | |
| US7519882B2 (en) | Intelligent binning for electrically repairable semiconductor chips | |
| US5965902A (en) | Method and apparatus for testing of dielectric defects in a packaged semiconductor memory device | |
| JP2003059286A (ja) | 半導体装置 | |
| JPH07135243A (ja) | 半導体集積回路装置の製造方法 | |
| US20060168488A1 (en) | Method and system for testing RAM redundant integrated circuits | |
| JPH0555313A (ja) | 半導体ウエハ | |
| JP3198546B2 (ja) | 冗長用メモリセルを有する半導体装置 | |
| JPH0917832A (ja) | 半導体装置 | |
| JPH0730068A (ja) | 半導体記憶装置 | |
| JP2000124280A (ja) | ウエハバーンインに対応する半導体装置 | |
| JPS61268034A (ja) | 半導体装置 | |
| JP2003232833A (ja) | テスト方法 | |
| KR20040066553A (ko) | 멀티칩 패키지의 통합 번인 검사 방법 | |
| JPH08335616A (ja) | 半導体装置及びその検査方法 | |
| KR0151836B1 (ko) | 웨이퍼 레벨 번인 및 테스트 방법 | |
| JP2001357694A (ja) | 半導体装置の冗長置換方法 | |
| JPH11135591A (ja) | 半導体集積回路装置の製造方法およびそれに用いる欠陥検査装置 | |
| KR100525103B1 (ko) | 웨이퍼 비지니스 에스비엘 방법 | |
| JPH06302777A (ja) | 半導体記憶装置の製造方法 | |
| JP2001144152A (ja) | ウエハおよび半導体装置の製造方法 | |
| JP3496970B2 (ja) | 半導体装置 | |
| JPH0547862A (ja) | 半導体装置 | |
| JPH1038965A (ja) | 半導体装置の信頼性評価方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20030304 |