JPH07131095A - パルスレーザ装置 - Google Patents
パルスレーザ装置Info
- Publication number
- JPH07131095A JPH07131095A JP27821193A JP27821193A JPH07131095A JP H07131095 A JPH07131095 A JP H07131095A JP 27821193 A JP27821193 A JP 27821193A JP 27821193 A JP27821193 A JP 27821193A JP H07131095 A JPH07131095 A JP H07131095A
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- circuit
- thyristor
- turned
- pulse laser
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thyristors (AREA)
- Lasers (AREA)
Abstract
(57)【要約】
【目的】 装置全体の小型化を図ると共に、電磁波障害
の防止策を容易に講じることができるようにする。 【構成】 ゲート制御回路１３からのゲート信号が、パ
ルストランスＰＴを介して、スイッチング回路５１内の
最下流のサイリスタＴn のゲートに送られ、Ｔnがター
ンオンする。すると、分圧回路Ｄn のコンデンサ６は、
「抵抗５→Ｔn-1のゲート→Ｔn-1 のカソード→Ｔn の
アノード→Ｔn のカソード→コンデンサ６」の経路を辿
って放電し、Ｔn-1 もターンオンする。同様にして、以
下、順次、Ｔn-2 …Ｔ2 ，Ｔ1 がターンオンし、スイッ
チング回路５１が全体としてオン状態となり、コンデン
サ６に充電されていた電荷が放電される。このとき、可
飽和リアクトル５２は全てのサイリスタがターンオンす
るまで非飽和状態を保っているので、ターンオンが終っ
ていないサイリスタに過電圧が印加されることがない。
の防止策を容易に講じることができるようにする。 【構成】 ゲート制御回路１３からのゲート信号が、パ
ルストランスＰＴを介して、スイッチング回路５１内の
最下流のサイリスタＴn のゲートに送られ、Ｔnがター
ンオンする。すると、分圧回路Ｄn のコンデンサ６は、
「抵抗５→Ｔn-1のゲート→Ｔn-1 のカソード→Ｔn の
アノード→Ｔn のカソード→コンデンサ６」の経路を辿
って放電し、Ｔn-1 もターンオンする。同様にして、以
下、順次、Ｔn-2 …Ｔ2 ，Ｔ1 がターンオンし、スイッ
チング回路５１が全体としてオン状態となり、コンデン
サ６に充電されていた電荷が放電される。このとき、可
飽和リアクトル５２は全てのサイリスタがターンオンす
るまで非飽和状態を保っているので、ターンオンが終っ
ていないサイリスタに過電圧が印加されることがない。
Description
【０００１】
【産業上の利用分野】本発明は、複数のサイリスタ素子
を用いてスイッチング動作を行なっているパルスレーザ
装置に関するものである。
を用いてスイッチング動作を行なっているパルスレーザ
装置に関するものである。
【０００２】
【従来の技術】炭酸ガスやＫｒ−Ｆ等の気体分子を放電
によって励起し間欠状のパルス発振を行わせるパルスレ
ーザは極めて高いピークパワーが得られるため、加工や
レーザ誘電等への応用が期待されている。これらのレー
ザは高速のパルス放電によって励起されるため、その電
源回路にはパルス電流を発生させるためのスイッチング
回路が不可欠である。開発の初期段階ではスイッチング
素子としてサイラトロンなどの放電管が用いられていた
が、現在は長寿命が期待できるサイリスタ等の半導体素
子の開発が精力的に行なわれている。ところが、サイリ
スタは、素子１個当たりの耐電圧が数ｋｖと、レーザ電
源として要求される電圧より低いため、スイッチング素
子として用いる場合には、数個乃至数１０個の素子を直
列に接続せざるを得なくなる。
によって励起し間欠状のパルス発振を行わせるパルスレ
ーザは極めて高いピークパワーが得られるため、加工や
レーザ誘電等への応用が期待されている。これらのレー
ザは高速のパルス放電によって励起されるため、その電
源回路にはパルス電流を発生させるためのスイッチング
回路が不可欠である。開発の初期段階ではスイッチング
素子としてサイラトロンなどの放電管が用いられていた
が、現在は長寿命が期待できるサイリスタ等の半導体素
子の開発が精力的に行なわれている。ところが、サイリ
スタは、素子１個当たりの耐電圧が数ｋｖと、レーザ電
源として要求される電圧より低いため、スイッチング素
子として用いる場合には、数個乃至数１０個の素子を直
列に接続せざるを得なくなる。
【０００３】図６は従来のパルスレーザ装置の構成を示
す回路図である。この図において、高圧直流電源１に、
放電パルス幅を決定するためのリアクトル２、パルス電
流供給用コンデンサ３、及びスイッチング回路４が接続
されている。
す回路図である。この図において、高圧直流電源１に、
放電パルス幅を決定するためのリアクトル２、パルス電
流供給用コンデンサ３、及びスイッチング回路４が接続
されている。
【０００４】スイッチング回路４は、直列接続されたｎ
個のサイリスタＴ1 〜Ｔn 、及びこれらのサイリスタＴ
1 〜Ｔn に並列接続されたｎ個の分圧回路Ｄ1 〜Ｄn に
より形成されている。そして各分圧回路は抵抗５、コン
デンサ６、ダイオード７により形成されている。
個のサイリスタＴ1 〜Ｔn 、及びこれらのサイリスタＴ
1 〜Ｔn に並列接続されたｎ個の分圧回路Ｄ1 〜Ｄn に
より形成されている。そして各分圧回路は抵抗５、コン
デンサ６、ダイオード７により形成されている。
【０００５】コンデンサ３及びスイッチング回路４の各
一端側には、パルス圧縮回路として機能する可飽和リア
クトル８及びコンデンサ９を介して、一対の放電電極１
１ａ，１１ｂが接続されている。この放電電極１１ａ，
１１ｂは放電チャンバ１０内に設けられており、これら
の間にはピーキングコンデンサ１２が接続されている。
一端側には、パルス圧縮回路として機能する可飽和リア
クトル８及びコンデンサ９を介して、一対の放電電極１
１ａ，１１ｂが接続されている。この放電電極１１ａ，
１１ｂは放電チャンバ１０内に設けられており、これら
の間にはピーキングコンデンサ１２が接続されている。
【０００６】スイッチング回路４内のサイリスタＴ1 〜
Ｔn の各ゲート端子には、ｎ個のパルストランスＰＴ1
〜ＰＴn の２次側が接続されている。そして、このパル
ストランスＰＴ1 〜ＰＴn の１次側には、ゲート制御回
路１３からの電圧信号が入力されるようになっている。
Ｔn の各ゲート端子には、ｎ個のパルストランスＰＴ1
〜ＰＴn の２次側が接続されている。そして、このパル
ストランスＰＴ1 〜ＰＴn の１次側には、ゲート制御回
路１３からの電圧信号が入力されるようになっている。
【０００７】次に動作につき説明する。高圧直流電源１
によりコンデンサ３が充電された後、ゲート制御回路１
３からの電圧信号がパルストランスＰＴ1 〜ＰＴn の１
次側に送られる。したがって、パルストランスＰＴ1 〜
ＰＴn の２次側に接続されたサイリスタＴ1 〜Ｔn にゲ
ート電圧が印加され、これらのサイリスタＴ1 〜Ｔnが
同時にターンオンする。これにより、コンデンサ３の電
荷が放電され、数マイクロ秒乃至十数マイクロ秒のパル
ス幅のパルス電流が発生する。
によりコンデンサ３が充電された後、ゲート制御回路１
３からの電圧信号がパルストランスＰＴ1 〜ＰＴn の１
次側に送られる。したがって、パルストランスＰＴ1 〜
ＰＴn の２次側に接続されたサイリスタＴ1 〜Ｔn にゲ
ート電圧が印加され、これらのサイリスタＴ1 〜Ｔnが
同時にターンオンする。これにより、コンデンサ３の電
荷が放電され、数マイクロ秒乃至十数マイクロ秒のパル
ス幅のパルス電流が発生する。
【０００８】このパルスは、可飽和リアクトル８及びコ
ンデンサ９から成るパルス圧縮回路により、パルスをレ
ーザ励起するのに必要なパルス幅まで圧縮されるので、
一対の電圧１１ａ，１１ｂにおいて安定したレーザ励起
用の放電が行なわれる。
ンデンサ９から成るパルス圧縮回路により、パルスをレ
ーザ励起するのに必要なパルス幅まで圧縮されるので、
一対の電圧１１ａ，１１ｂにおいて安定したレーザ励起
用の放電が行なわれる。
【０００９】なお、スイッチング回路４内の分圧回路Ｄ
1 〜Ｄn は、サイリスタＴ1 〜Ｔnのそれぞれの製品と
してのばらつきにかかわらず、それらのアノード・カソ
ード間に互いに等しい電圧が印加されるようにするため
設けられたものである。
1 〜Ｄn は、サイリスタＴ1 〜Ｔnのそれぞれの製品と
してのばらつきにかかわらず、それらのアノード・カソ
ード間に互いに等しい電圧が印加されるようにするため
設けられたものである。
【００１０】
【発明が解決しようとする課題】ところで、上記の従来
装置では、サイリスタＴ1 〜Ｔn を一斉にターンオンさ
せるようにしているため、ゲート制御回路１３のような
単一の信号源を用いているにもかかわらず、サイリスタ
Ｔ1 〜Ｔn に応じたｎ個のパルストランスＰＴ1〜ＰＴ
n を用いなければならない構成となっている。そして、
これらのサイリスタＴ1 〜Ｔn は直列接続されているの
で、それぞれのカソード電位も異なっており、パルスレ
ーザ装置のように高電圧を必要とする機器にあっては、
数１０ｋｖ程度の絶縁をパルストランスにより行う必要
がある。
装置では、サイリスタＴ1 〜Ｔn を一斉にターンオンさ
せるようにしているため、ゲート制御回路１３のような
単一の信号源を用いているにもかかわらず、サイリスタ
Ｔ1 〜Ｔn に応じたｎ個のパルストランスＰＴ1〜ＰＴ
n を用いなければならない構成となっている。そして、
これらのサイリスタＴ1 〜Ｔn は直列接続されているの
で、それぞれのカソード電位も異なっており、パルスレ
ーザ装置のように高電圧を必要とする機器にあっては、
数１０ｋｖ程度の絶縁をパルストランスにより行う必要
がある。
【００１１】そのため、パルストランスを大型化せざる
を得ず、このパルストランスを含んで構成されている電
源装置も必然的に大きなものとなっている。
を得ず、このパルストランスを含んで構成されている電
源装置も必然的に大きなものとなっている。
【００１２】図７は、従来のパルスレーザ装置の外観構
成を示す説明図である。この図に示すように、可飽和リ
アクトル８が取付けられた放電チャンバ１０は専用架台
１４の上に固定されている。そして、高圧直流電源１、
リアクトル２、コンデンサ３，９、スイッチング回路
４、パルストランスＰＴ1 〜ＰＴn 、ゲート制御回路１
３等を収納している電源装置１５は非常に大きなものと
なっているため、放電チャンバ１０から離れた位置に据
え付けられており、これらの間は高圧ケーブル１６によ
り接続されていた。
成を示す説明図である。この図に示すように、可飽和リ
アクトル８が取付けられた放電チャンバ１０は専用架台
１４の上に固定されている。そして、高圧直流電源１、
リアクトル２、コンデンサ３，９、スイッチング回路
４、パルストランスＰＴ1 〜ＰＴn 、ゲート制御回路１
３等を収納している電源装置１５は非常に大きなものと
なっているため、放電チャンバ１０から離れた位置に据
え付けられており、これらの間は高圧ケーブル１６によ
り接続されていた。
【００１３】しかし、図７のように、専用架台１４から
離れた位置に電源装置１５を据え付ける構成では、装置
全体に対して必要な床面積が大きなものとなり、スペー
ス的には非常に不利なものとなっている。また、高圧ケ
ーブル１６には高周波電流が流れるために、周辺機器に
電磁波障害が発生するおそれがあった。
離れた位置に電源装置１５を据え付ける構成では、装置
全体に対して必要な床面積が大きなものとなり、スペー
ス的には非常に不利なものとなっている。また、高圧ケ
ーブル１６には高周波電流が流れるために、周辺機器に
電磁波障害が発生するおそれがあった。
【００１４】本発明は上記事情に鑑みなされたものであ
り、装置全体の小型化を図ると共に、電磁波障害の防止
策を容易に講じることが可能なパルスレーザ装置を提供
することを目的としている。
り、装置全体の小型化を図ると共に、電磁波障害の防止
策を容易に講じることが可能なパルスレーザ装置を提供
することを目的としている。
【００１５】
【課題を解決するための手段】本発明は上記課題を解決
するための手段として、分圧回路Ｄ1 〜Ｄn をそれぞれ
に有するｎ個のサイリスタ素子Ｔ1 〜Ｔn を直列接続し
てスイッチング回路を形成し、高圧直流電源により充電
されたパルス電流供給用コンデンサを、このスイッチン
グ回路を介して放電させることによってパルスレーザ励
起回路に対して励起エネルギーを供給するパルスレーザ
装置において、１次側がゲート制御回路に接続されてい
るパルストランスの２次側を、最下流に位置するサイリ
スタ素子Ｔn のみのゲート端子に接続し、分圧回路Ｄn
〜Ｄ1 の各一方の端子を、それぞれに対応するサイリス
タ素子Ｔn 〜Ｔ1 の各カソード側に接続し、分圧回路Ｄ
n〜Ｄ2 の各他方の端子を、それぞれの上流側に位置す
るサイリスタ素子Ｔn-1 〜Ｔ1 のゲート端子に接続する
と共に、分圧回路Ｄ1 の他方の端子を最上流に位置する
サイリスタ素子Ｔ1 のアノード側に接続し、前記パルス
電流供給用コンデンサと前記スイッチング回路との間
に、前記ｎ個のサイリスタ素子Ｔn 〜Ｔ1 が全てターン
オンした後に飽和する可飽和リアクトルを接続したこと
を特徴とするものである。
するための手段として、分圧回路Ｄ1 〜Ｄn をそれぞれ
に有するｎ個のサイリスタ素子Ｔ1 〜Ｔn を直列接続し
てスイッチング回路を形成し、高圧直流電源により充電
されたパルス電流供給用コンデンサを、このスイッチン
グ回路を介して放電させることによってパルスレーザ励
起回路に対して励起エネルギーを供給するパルスレーザ
装置において、１次側がゲート制御回路に接続されてい
るパルストランスの２次側を、最下流に位置するサイリ
スタ素子Ｔn のみのゲート端子に接続し、分圧回路Ｄn
〜Ｄ1 の各一方の端子を、それぞれに対応するサイリス
タ素子Ｔn 〜Ｔ1 の各カソード側に接続し、分圧回路Ｄ
n〜Ｄ2 の各他方の端子を、それぞれの上流側に位置す
るサイリスタ素子Ｔn-1 〜Ｔ1 のゲート端子に接続する
と共に、分圧回路Ｄ1 の他方の端子を最上流に位置する
サイリスタ素子Ｔ1 のアノード側に接続し、前記パルス
電流供給用コンデンサと前記スイッチング回路との間
に、前記ｎ個のサイリスタ素子Ｔn 〜Ｔ1 が全てターン
オンした後に飽和する可飽和リアクトルを接続したこと
を特徴とするものである。
【００１６】
【作用】上記構成において、ゲート制御回路からの信号
はパルストランスを介して最下流のサイリスタ素子Ｔn
のゲート端子に出力され、これにより、このサイリスタ
素子Ｔn がターンオンする。サイリスタ素子Ｔn がター
ンオンすると、分圧回路Ｄn を通して、１つ上流側のサ
イリスタ素子Ｔn-1 のゲート端子にゲート信号が流れ、
このサイリスタ素子Ｔn-1 もターンオンする。同様に、
サイリスタ素子Ｔn-1 がターンオンすると、分圧回路Ｄ
n-1 を通して、さらに一つ上流側のサイリスタ素子Ｔ
n-2 にゲート信号が流れ、このサイリスタ素子Ｔn-2 も
ターンオンする。このように、最下流のサイリスタ素子
Ｔn から始まって、順次上流側のサイリスタ素子がター
ンオンし、最上流のサイリスタ素子Ｔ1 がターンオンす
ると、全てのサイリスタ素子がターンオンすることにな
る。
はパルストランスを介して最下流のサイリスタ素子Ｔn
のゲート端子に出力され、これにより、このサイリスタ
素子Ｔn がターンオンする。サイリスタ素子Ｔn がター
ンオンすると、分圧回路Ｄn を通して、１つ上流側のサ
イリスタ素子Ｔn-1 のゲート端子にゲート信号が流れ、
このサイリスタ素子Ｔn-1 もターンオンする。同様に、
サイリスタ素子Ｔn-1 がターンオンすると、分圧回路Ｄ
n-1 を通して、さらに一つ上流側のサイリスタ素子Ｔ
n-2 にゲート信号が流れ、このサイリスタ素子Ｔn-2 も
ターンオンする。このように、最下流のサイリスタ素子
Ｔn から始まって、順次上流側のサイリスタ素子がター
ンオンし、最上流のサイリスタ素子Ｔ1 がターンオンす
ると、全てのサイリスタ素子がターンオンすることにな
る。
【００１７】この間、可飽和リアクトルは、ｎ個のサイ
リスタ素子の全てがターンオンするまでは、非飽和の状
態を保っているので、ターンオンの終っていないサイリ
スタ素子に過電圧が印加されることはない。
リスタ素子の全てがターンオンするまでは、非飽和の状
態を保っているので、ターンオンの終っていないサイリ
スタ素子に過電圧が印加されることはない。
【００１８】このような構成では、パルストランスの出
力によりターンオンさせるのは最下流のサイリスタ素子
Ｔn のみであるから、パルストランスも１つのみでよ
く、装置全体をコンパクトにまとめることができる。そ
して、装置をコンパクト化することができるため、電磁
波障害を防止するためのシールドも容易に行うことがで
きる。
力によりターンオンさせるのは最下流のサイリスタ素子
Ｔn のみであるから、パルストランスも１つのみでよ
く、装置全体をコンパクトにまとめることができる。そ
して、装置をコンパクト化することができるため、電磁
波障害を防止するためのシールドも容易に行うことがで
きる。
【００１９】
【実施例】以下、本発明の実施例を図１乃至図５に基き
説明する。但し、図６及び図７と同様の構成要素には同
一符号を付して重複した説明を省略する。
説明する。但し、図６及び図７と同様の構成要素には同
一符号を付して重複した説明を省略する。
【００２０】図１は本発明の第１の実施例の構成を示す
回路図である。この図において、スイッチング回路５１
の最下流のサイリスタＴn のゲート端子のみがパルスト
ランスＰＴの２次側に接続されている。このパルストラ
ンスＰＴの１次側はゲート制御回路１３に接続されてい
る。分圧回路Ｔn の一方の端子は、サイリスタＴn のカ
ソード側に接続され、他方の端子は１つ上流側のサイリ
スタＴn-1 のゲート端子に接続されている。サイリスタ
Ｔn-1 …Ｔ2 及び分圧回路Ｄn-1 …Ｄ2 も同様に接続さ
れている。そして、最上流のサイリスタＴ1 のカソード
側に分割回路Ｄ1 の一方端子が接続され、アノード側に
分圧回路Ｄ1 の他方の端子が接続されている。
回路図である。この図において、スイッチング回路５１
の最下流のサイリスタＴn のゲート端子のみがパルスト
ランスＰＴの２次側に接続されている。このパルストラ
ンスＰＴの１次側はゲート制御回路１３に接続されてい
る。分圧回路Ｔn の一方の端子は、サイリスタＴn のカ
ソード側に接続され、他方の端子は１つ上流側のサイリ
スタＴn-1 のゲート端子に接続されている。サイリスタ
Ｔn-1 …Ｔ2 及び分圧回路Ｄn-1 …Ｄ2 も同様に接続さ
れている。そして、最上流のサイリスタＴ1 のカソード
側に分割回路Ｄ1 の一方端子が接続され、アノード側に
分圧回路Ｄ1 の他方の端子が接続されている。
【００２１】また、リアクトル２とコンデンサ３との間
に可飽和リアクトル５２が設けられている。この可飽和
リアクトル５２のコイル巻回数，鉄心断面積，磁束振幅
をそれぞれＮ，Ｓ，Ｂとし、スイッチング回路全体に印
加される電圧をＶ，サイリスタ１個辺りのターンオン遅
延時間をｔとすると、これらの間には、 （１／２）Ｖｔn ＜ＮＳＢ の関係が成立するようになっている。なお、サイリスタ
の電圧効果は、厳密には、ステップ的に漸減するように
なっているが、その時間積分値は、三角型近似に基く上
記のような値（１／２）Ｖｔn で充分である。
に可飽和リアクトル５２が設けられている。この可飽和
リアクトル５２のコイル巻回数，鉄心断面積，磁束振幅
をそれぞれＮ，Ｓ，Ｂとし、スイッチング回路全体に印
加される電圧をＶ，サイリスタ１個辺りのターンオン遅
延時間をｔとすると、これらの間には、 （１／２）Ｖｔn ＜ＮＳＢ の関係が成立するようになっている。なお、サイリスタ
の電圧効果は、厳密には、ステップ的に漸減するように
なっているが、その時間積分値は、三角型近似に基く上
記のような値（１／２）Ｖｔn で充分である。
【００２２】次に図１の動作につき説明する。パルス電
流供給用コンデンサ３は高圧直流電源１により充電され
るが、スイッチング回路５１内の分圧回路Ｄ1 〜Ｄn の
各コンデンサ６もこのとき充電される。例えば、分割回
路Ｄ1 のコンデンサ６は、「高圧直流電源１→ダイオー
ド７→コンデンサ６」の経路で充電され、分圧回路Ｄ2
のコンデンサ６は、「分圧回路Ｄ1 のコンデンサ６→サ
イリスタＴ1 のカソード→サイリスタＴ1 のゲート→分
圧回路Ｄ2 のダイオード５→分圧回路Ｄ2 のコンデンサ
６」のような経路で充電される。
流供給用コンデンサ３は高圧直流電源１により充電され
るが、スイッチング回路５１内の分圧回路Ｄ1 〜Ｄn の
各コンデンサ６もこのとき充電される。例えば、分割回
路Ｄ1 のコンデンサ６は、「高圧直流電源１→ダイオー
ド７→コンデンサ６」の経路で充電され、分圧回路Ｄ2
のコンデンサ６は、「分圧回路Ｄ1 のコンデンサ６→サ
イリスタＴ1 のカソード→サイリスタＴ1 のゲート→分
圧回路Ｄ2 のダイオード５→分圧回路Ｄ2 のコンデンサ
６」のような経路で充電される。
【００２３】次いで、ゲート制御回路１３から電圧信号
がパルストランスＰＴの１次側に送られると、その２次
側からゲート信号が最下流のサイリスタＴn のゲート端
子に出力される。したがって、サイリスタＴn はターン
オンし、分圧回路Ｄn のコンデンサ６の電荷は、「コン
デンサ６→抵抗５→サイリスタＴn-1 のゲート→サイリ
スタＴn-1 のカソード→サイリスタＴn のアノード→サ
イリスタＴn のカソード→コンデンサ６」の経路を辿っ
て放電される。
がパルストランスＰＴの１次側に送られると、その２次
側からゲート信号が最下流のサイリスタＴn のゲート端
子に出力される。したがって、サイリスタＴn はターン
オンし、分圧回路Ｄn のコンデンサ６の電荷は、「コン
デンサ６→抵抗５→サイリスタＴn-1 のゲート→サイリ
スタＴn-1 のカソード→サイリスタＴn のアノード→サ
イリスタＴn のカソード→コンデンサ６」の経路を辿っ
て放電される。
【００２４】そして、このときサイリスタＴn-1 のゲー
トに電流が流れるため、このサイリスタＴn-1 もターン
オンし、分圧回路Ｄn-1 のコンデンサ６も同様の経路を
辿って、放電される。以下、同様にして、最上流のサイ
リスタＴ1 までの全てのサイリスタがなだれ的にターン
オンし、スイッチング回路５１が全体としてオン状態に
なる。これにより、コンデンサ３の電荷は、可飽和リア
クトル８及びコンデンサ９から成るパルス圧縮回路に送
られ、一対の放電電極１１ａ，１１ｂ間で放電が行なわ
れる。
トに電流が流れるため、このサイリスタＴn-1 もターン
オンし、分圧回路Ｄn-1 のコンデンサ６も同様の経路を
辿って、放電される。以下、同様にして、最上流のサイ
リスタＴ1 までの全てのサイリスタがなだれ的にターン
オンし、スイッチング回路５１が全体としてオン状態に
なる。これにより、コンデンサ３の電荷は、可飽和リア
クトル８及びコンデンサ９から成るパルス圧縮回路に送
られ、一対の放電電極１１ａ，１１ｂ間で放電が行なわ
れる。
【００２５】このとき、ｎ個のサイリスタＴn 〜Ｔ1 が
順次ターンオンしていくときの電圧降下についての時間
積分値（１／２）Ｖｔn はＮＳＢよりも小さくなってい
るので、可飽和リアクトル５２は，最上流のサイリスタ
Ｔ1 がターンオンするまで非飽和状態を保っている。し
たがって、ターンオンの終っていないサイリスタに過電
流が印加されることが防止され、また、各サイリスタの
素子内部におけるターンオン領域が完全に広がってから
電流が流れることになるので、高峻度の電流が流れても
素子破壊が起きにくくなる。
順次ターンオンしていくときの電圧降下についての時間
積分値（１／２）Ｖｔn はＮＳＢよりも小さくなってい
るので、可飽和リアクトル５２は，最上流のサイリスタ
Ｔ1 がターンオンするまで非飽和状態を保っている。し
たがって、ターンオンの終っていないサイリスタに過電
流が印加されることが防止され、また、各サイリスタの
素子内部におけるターンオン領域が完全に広がってから
電流が流れることになるので、高峻度の電流が流れても
素子破壊が起きにくくなる。
【００２６】図２は、図１に係るパルスレーザ装置の外
観構成を示す説明図である。この図において、架台５３
の上に放電チャンバ１０が取付けられ，放電チャンバ１
０内のもの以外の構成部材は、この架台５３の内部に収
納されている。
観構成を示す説明図である。この図において、架台５３
の上に放電チャンバ１０が取付けられ，放電チャンバ１
０内のもの以外の構成部材は、この架台５３の内部に収
納されている。
【００２７】架台５３の内部には油タンク５４が画成さ
れており、その中にリアクトル２、可飽和リアクトル５
２，８、コンデンサ３，９等が配設されている。この油
タンク５４は、熱交換器５５を介してポンプ５６と連通
しており、油タンク５４の内部は、例えばパーフロロカ
ーボンなどの不燃性で且つ絶縁性の良好な絶縁油で満た
されている。
れており、その中にリアクトル２、可飽和リアクトル５
２，８、コンデンサ３，９等が配設されている。この油
タンク５４は、熱交換器５５を介してポンプ５６と連通
しており、油タンク５４の内部は、例えばパーフロロカ
ーボンなどの不燃性で且つ絶縁性の良好な絶縁油で満た
されている。
【００２８】そして、この絶縁油はポンプ５４により循
環され、熱交換器５５において、外部からの市水と熱交
換されることによって、油タンク５４内の機器の冷却を
行う。
環され、熱交換器５５において、外部からの市水と熱交
換されることによって、油タンク５４内の機器の冷却を
行う。
【００２９】図１の構成によれば、パルストランスＰＴ
は１台のみでよいので、図７のように電源装置が大きく
なることはない。したがって、架台５３の内部に殆んど
の機器を収納することができ、装置全体のコンパクト
化、小型化を図ることができる。
は１台のみでよいので、図７のように電源装置が大きく
なることはない。したがって、架台５３の内部に殆んど
の機器を収納することができ、装置全体のコンパクト
化、小型化を図ることができる。
【００３０】また、パルス電流が流れる部分は全て放電
チャンバ１０下部の架台５４内部にあるため、ここで発
生する高周波電流によって誘起される電磁界は架台５４
でシードルされ、外部への漏洩は最小限に抑えられる。
このとき、架台５４全体を導電性の板で覆うこととすれ
ば、シールドはさらに効果的となる。
チャンバ１０下部の架台５４内部にあるため、ここで発
生する高周波電流によって誘起される電磁界は架台５４
でシードルされ、外部への漏洩は最小限に抑えられる。
このとき、架台５４全体を導電性の板で覆うこととすれ
ば、シールドはさらに効果的となる。
【００３１】図３は、本発明の第２実施例の構成を示す
回路図であり、図１におけるスイッチング回路５１と同
様の構成を有する２つのスイッチング回路５１ａ，５１
ｂを直列接続し、それぞれの回路にパルストランスＰＴ
ａ，ＰＴｂを取付けたものである。
回路図であり、図１におけるスイッチング回路５１と同
様の構成を有する２つのスイッチング回路５１ａ，５１
ｂを直列接続し、それぞれの回路にパルストランスＰＴ
ａ，ＰＴｂを取付けたものである。
【００３２】すなわち、図１のスイッチング回路５１に
おいて、直列接続するサイリスタの個数があまりに多く
なる場合は、全てのサイリスタがターンオンするまでの
遅延時間が大きくなりすぎ、また、可飽和リアクトル５
２も大型のものを使用せざるを得なくなる。そこで、ス
イッチング回路５１を２つの回路５１ａ，５１ｂに分割
して、このような不具合を回避しようとしたものであ
る。なお、図３では、スイッチング回路５１を二つに分
割した例を示したが、三つ以上に分割する構成とするこ
とももちろん可能である。
おいて、直列接続するサイリスタの個数があまりに多く
なる場合は、全てのサイリスタがターンオンするまでの
遅延時間が大きくなりすぎ、また、可飽和リアクトル５
２も大型のものを使用せざるを得なくなる。そこで、ス
イッチング回路５１を２つの回路５１ａ，５１ｂに分割
して、このような不具合を回避しようとしたものであ
る。なお、図３では、スイッチング回路５１を二つに分
割した例を示したが、三つ以上に分割する構成とするこ
とももちろん可能である。
【００３３】図４は本発明の第３実施例の外観構成を示
す説明図である。この第３実施例では、スイッチング回
路５１、パルストランスＰＴ、ゲート制御回路１３など
メンテナンス回数が多くなると予想される構成機器を台
車５７に搭載するようにし、この台車５７を架台５４の
内部から引出せるようにしてある。これによれば、スイ
ッチング回路５１におけるサイリスタ素子の交換作業等
を容易に行うことができる。
す説明図である。この第３実施例では、スイッチング回
路５１、パルストランスＰＴ、ゲート制御回路１３など
メンテナンス回数が多くなると予想される構成機器を台
車５７に搭載するようにし、この台車５７を架台５４の
内部から引出せるようにしてある。これによれば、スイ
ッチング回路５１におけるサイリスタ素子の交換作業等
を容易に行うことができる。
【００３４】図５は本発明の第４実施例の構成を示す回
路図である。この第４実施例は、いわゆる倍電圧回路を
有する構成としたものであり、図５が図１と異なる点
は、コンデンサ３Ａ，９Ａの接続位置である。
路図である。この第４実施例は、いわゆる倍電圧回路を
有する構成としたものであり、図５が図１と異なる点
は、コンデンサ３Ａ，９Ａの接続位置である。
【００３５】図５において、スイッチング回路５１のサ
イリスタＴ1 〜Ｔn が全てターンオンし、可飽和リアク
トル５２が飽和すると、コンデンサ３Ａが放電し、その
電圧が反転する。その結果、コンデンサ３Ａとコンデン
サ９Ａとの合成電圧が初期の充電電圧の２倍となる。
イリスタＴ1 〜Ｔn が全てターンオンし、可飽和リアク
トル５２が飽和すると、コンデンサ３Ａが放電し、その
電圧が反転する。その結果、コンデンサ３Ａとコンデン
サ９Ａとの合成電圧が初期の充電電圧の２倍となる。
【００３６】なお、図１、図３、図５に示した構成で
は、リアクトル２と可飽和リアクトル５２とを分け、２
つのリアクトルとしているが、これらをまとめて１個の
リアクトルとすることもできる。
は、リアクトル２と可飽和リアクトル５２とを分け、２
つのリアクトルとしているが、これらをまとめて１個の
リアクトルとすることもできる。
【００３７】
【発明の効果】以上のように、本発明によれば、スイッ
チング回路におけるサイリスタ素子および分圧回路の接
続の仕方を変えると共に、可飽和リアクトルを設け、最
下流のサイリスタ素子のみに対してゲート制御信号を出
力することで全てのサイリスタ素子をターンオンさせる
構成としたので、装置全体の小型化を図ると共に、電磁
波障害の防止策を容易に講じることができる。
チング回路におけるサイリスタ素子および分圧回路の接
続の仕方を変えると共に、可飽和リアクトルを設け、最
下流のサイリスタ素子のみに対してゲート制御信号を出
力することで全てのサイリスタ素子をターンオンさせる
構成としたので、装置全体の小型化を図ると共に、電磁
波障害の防止策を容易に講じることができる。
【図１】本発明の第１実施例の構成を示す回路図。
【図２】図１に係る装置の外観構成を示す説明図。
【図３】本発明の第２実施例の外観構成を示す回路図。
【図４】本発明の第３実施例の外観構成を示す説明図。
【図５】本発明の第４実施例の構成を示す回路図。
【図６】従来装置の構成を示す回路図。
【図７】図６に係る装置の外観構成を示す説明図。
１ 高圧直流電源 ３ パルス電流供給用コンデンサ １３ ゲート制御回路 ５１ スイッチング回路 ５２ 可飽和リアクトル ＰＴ パルストンラス Ｔ1 〜Ｔn サイリスタ素子 Ｄ1 〜Ｄn 分圧回路
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｓ 3/097 Ａ
Claims (4)
- 【請求項１】分圧回路Ｄ1 〜Ｄn をそれぞれに有するｎ
個のサイリスタ素子Ｔ1 〜Ｔn を直列接続してスイッチ
ング回路を形成し、 高圧直流電源により充電されたパルス電流供給用コンデ
ンサを、このスイッチング回路を介して放電させること
によってパルスレーザ励起回路に対して励起エネルギー
を供給するパルスレーザ装置において、 １次側がゲート制御回路に接続されているパルストラン
スの２次側を、最下流に位置するサイリスタ素子Ｔn の
みのゲート端子に接続し、 分圧回路Ｄn 〜Ｄ1 の各一方の端子を、それぞれに対応
するサイリスタ素子Ｔn 〜Ｔ1 の各カソード側に接続
し、分圧回路Ｄn 〜Ｄ2 の各他方の端子を、それぞれの
上流側に位置するサイリスタ素子Ｔn-1 〜Ｔ1 のゲート
端子に接続すると共に、分圧回路Ｄ1 の他方の端子を最
上流に位置するサイリスタ素子Ｔ1 のアノード側に接続
し、 前記パルス電流供給用コンデンサと前記スイッチング回
路との間に、前記ｎ個のサイリスタ素子Ｔn 〜Ｔ1 が全
てターンオンした後に飽和する可飽和リアクトルを接続
したことを特徴とするパルスレーザ装置。 - 【請求項２】請求項１記載のパルスレーザ装置におい
て、前記スイッチング回路の印加電圧をＶ、サイリスタ
素子１個当たりのターンオン遅延時間をｔ、可飽和リア
クトルのコイル巻回数，鉄心断面積，磁束振幅をそれぞ
れＮ，Ｓ，Ｂとした場合に、 （１／２）Ｖｔｎ＜ＮＳＢ の関係を持たせたことを特徴とするパルスレーザ装置。 - 【請求項３】請求項１又は２記載のパルスレーザ装置に
おいて、前記パルストランスの２次側に接続された前記
スイッチング回路を複数段にわたって直列接続したこと
を特徴とするパルスレーザ装置。 - 【請求項４】請求項１乃至３のいずれかに記載のパルス
レーザ装置において、前記スイッチング回路、前記パル
ストランス及び前記ゲート制御回路を台車に搭載し、こ
の台車を引き出すことが可能な構成としたことを特徴と
するパルスレーザ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27821193A JPH07131095A (ja) | 1993-11-08 | 1993-11-08 | パルスレーザ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27821193A JPH07131095A (ja) | 1993-11-08 | 1993-11-08 | パルスレーザ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07131095A true JPH07131095A (ja) | 1995-05-19 |
Family
ID=17594152
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27821193A Pending JPH07131095A (ja) | 1993-11-08 | 1993-11-08 | パルスレーザ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07131095A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000004059A (ja) * | 1998-06-16 | 2000-01-07 | Mitsubishi Electric Corp | レーザ用電源装置 |
-
1993
- 1993-11-08 JP JP27821193A patent/JPH07131095A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000004059A (ja) * | 1998-06-16 | 2000-01-07 | Mitsubishi Electric Corp | レーザ用電源装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3971095B2 (ja) | 早い立ち上がり時間と小さな漏れ電流を備えた高パルス繰返数パルス電源システム | |
| US5142166A (en) | High voltage pulsed power source | |
| JPS6290989A (ja) | パルス・レ−ザ装置用電源装置 | |
| CA2161989C (en) | Discharge excitation type pulse laser apparatus | |
| JPH06120783A (ja) | パルス電源 | |
| US6389049B2 (en) | Discharge circuit for pulsed laser and pulsed power source | |
| US4745613A (en) | Laser flash lamp triggering circuit | |
| JPH07131095A (ja) | パルスレーザ装置 | |
| JPH06310781A (ja) | 固体レーザ装置 | |
| JPH118987A (ja) | パルス電源 | |
| US20150255948A1 (en) | Laser excitation pulsing system | |
| JPS62249493A (ja) | 自動予備電離エキシマレ−ザ装置 | |
| JPH08107245A (ja) | パルス電源 | |
| JPH02275687A (ja) | パルスレーザ用電源回路、及びその装置、並びに給電方法 | |
| JPS61216373A (ja) | パルスレ−ザ装置 | |
| JP3011435B2 (ja) | 磁気パルス圧縮回路および磁気パルス圧縮用可飽和リアクトルの磁気リセット方法 | |
| JP2996706B2 (ja) | パルスレーザ発振装置 | |
| JPH11177395A (ja) | パルス電源 | |
| JP2001268945A (ja) | パルスレーザ電源 | |
| JPH11308882A (ja) | パルス放電回路およびレーザー装置 | |
| JPH06237153A (ja) | パルス電源 | |
| JPH0783150B2 (ja) | パルスレ−ザ用電源装置 | |
| JP2799029B2 (ja) | 倍電圧方式充電回路 | |
| JPH02103977A (ja) | パルスレーザ用電源 | |
| JP2004064935A (ja) | 高電圧パルス発生装置及びそれを用いた放電励起ガスレーザ装置 |