JPH07130592A - 陽極接合法 - Google Patents
陽極接合法Info
- Publication number
- JPH07130592A JPH07130592A JP27920793A JP27920793A JPH07130592A JP H07130592 A JPH07130592 A JP H07130592A JP 27920793 A JP27920793 A JP 27920793A JP 27920793 A JP27920793 A JP 27920793A JP H07130592 A JPH07130592 A JP H07130592A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- anodic bonding
- wafer
- bonding method
- bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Micromachines (AREA)
Abstract
(57)【要約】
【目的】チップに残留する接合応力の影響が少なく、チ
ップ間の特性のバラツキも低減され、素子特性が向上
し、しかも歩留、スループットとも向上した陽極接合法
を提供することにある。 【構成】多数の針状電極301を並列接続した上部電極
を、パイレックスガラスの陽極接合面と反対の側に接触
させて陽極接合を行なう。
ップ間の特性のバラツキも低減され、素子特性が向上
し、しかも歩留、スループットとも向上した陽極接合法
を提供することにある。 【構成】多数の針状電極301を並列接続した上部電極
を、パイレックスガラスの陽極接合面と反対の側に接触
させて陽極接合を行なう。
Description
【0001】
【産業上の利用分野】この発明は、半導体装置を形成さ
せたシリコンウェーハなどの導電材と、ガラスなどの誘
電体ウェーハとを陽極接合させた際に、上記半導体装置
が陽極接合作業に起因する応力の影響を受け難く、しか
も高い歩留で、単位時間あたり多数の半導体装置を製造
できる陽極接合法に関する。
せたシリコンウェーハなどの導電材と、ガラスなどの誘
電体ウェーハとを陽極接合させた際に、上記半導体装置
が陽極接合作業に起因する応力の影響を受け難く、しか
も高い歩留で、単位時間あたり多数の半導体装置を製造
できる陽極接合法に関する。
【0002】
【従来の技術】陽極接合法の詳細については、G.Wallis
and D.I.Pomerantz:J.Appl.Phys.40,1969に記載されて
いる。従来の陽極接合法としては、例えば図19に示す
ようなものがある。構成を説明すると、シリコン基板1
とパイレックスガラス2とを重ねて、台(下部電極)3
に載せ、パイレックスガラス2の中心部に針状電極(上
部電極)4を立て、300〜400℃に加熱しながら、
パイレックスガラス2中のナトリウムイオンが針状電極
4に集まってくる方向に、直流高電圧たとえば1000
V程度の電圧を、高電圧源5によって印加するようにな
っている。接合は、接合面がたとえ鏡面状に研磨してあ
っても極めて微小な凹凸は存在し、ある広さの面が全面
一様に接合されるようなことはなく、局部的な小さい接
合点が分散して形成されながら、針状電極4の直下の、
シリコン基板1とパイレックスガラス2の界面から始ま
って、接合点の分布形成が同心円状に徐々に周辺部へ進
行して接合されて行く。図19に示した手法の、等価回
路の一例を図20に示す。多数のコンデンサ群とそれに
直列接続された抵抗群から構成されていると考えること
ができる。針状電極から離れた位置ほど、コンデンサの
容量が小さく、また直列接続されている抵抗の抵抗値が
大きい。従って、接合面に印加される電界は、ポイント
電極の直下が最も大きく、ウェーハ周辺部へ行くほど小
さくなる。接合は、針状電極の直下から始まり、徐々に
周辺部へと同心円状に広がって行くため、シリコン基板
とパイレックスガラスとの界面に気泡が閉じ込められ、
ボイド(すきま)が発生するようなことは起こり難い。
しかし接合の速度は、ウェーハ周辺部へ行くほど低下す
るために、針状電極だけでウェーハ全面を接合するに
は、長時間を要する。しかし、このような単一の針状電
極を用いる方法では、全面で接合が終了するまでの時間
が長くかかるので、図21に示すように、図19に示し
た針状電極4の替わりに面電極201を用いることも考
えられている。これは米国特許第3397278号の明
細書に記載されている手法と同様なものである。既述の
ように接合面が如何に平坦であっても、全面が同時に密
着するものではなく、幾つかの接触点から接合が開始さ
れ、シリコンウェーハのように大面積の陽極を誘電体に
接合する場合には、複数個所から接合が始まり、順次、
それぞれの周囲に接合部が拡大して行くことになり、針
状電極1本を用いた場合に比較すれば、陽極接合に要す
る時間を遥かに短縮できる。しかし、その反面、複数の
接合部間に最後まで残された接合界面に気泡が閉じ込め
られてボイドが発生する。このようなボイドは、接合の
進行に伴って圧縮され、場合によっては陽極のシリコン
基板や陰極側のパイレックスガラスを破壊するほどの応
力を生じることがある。また、シリコン基板とパイレッ
クスガラスの熱膨張率の差と、接合時の温度と室温との
差によって発生する応力によって、接合した基板が反っ
てしまって、真空チャック困難になったり、チャック時
に基板を破損してしまうこともある。このような事態を
避けるために、特開昭63−229863号公報には、
大型のウェーハを接合する場合に、接合の進行に伴っ
て、順次、大きなリング状電極に電圧を印加して行く手
法が開示されている。図22は此の方法を説明する側断
面図で、図23はこの方法により接合された接合点の分
布状態(接合領域)を示す上面図である。図中、1はシ
リコン基板、2はパイレックスガラス(2a、2b、2
cは接合用電極位置領域)、3は台(下部電極)、4
a、4b、4cは同心円状の上部電極(但し、中央電極
4aだけはリング状ではない)、5は直流高圧電源、6
a、6b、6cは、それぞれ、上記同心円状の上部電極
に直流高電圧を印加するためのスイッチである。シリコ
ン基板1とパイレックスガラス2の相互接合面は何れも
鏡面に研磨されている。また、接合前に既にシリコン基
板に集積回路が形成されており、パイレックスガラスに
もそれに対応するような構造が形成されている場合に
は、それらを接合に際して予め整合させる。台3は一種
のホットプレートで、コイル状電熱線などよりなる熱源
を内蔵しており、陽極接合時にはパイレックスガラスを
300〜400℃に保持する。800〜1kVの高圧電
源5はシリコン基板1がパイレックスガラス2よりも高
い電位になるように電圧を印加する(従ってこの場合は
同心円状電極に負の電圧を印加)。陽極接合は、スイッ
チ6aを閉じ、中央電極4aに先ず接合電圧を印加して
中心部より開始させ、接合領域が同心円状に広がるのに
従って、順次、スイッチ6b、6cを閉じる。接合領域
は中心部より同心円状に2a、2b、2cと広がるた
め、未接合部分が発生し難く、未接合部による残留応力
の発生をほぼ抑えることができる。また同心円状の電極
を複数個、電気的に並列に接続して接合を行うため、接
合時間を短縮することができる。
and D.I.Pomerantz:J.Appl.Phys.40,1969に記載されて
いる。従来の陽極接合法としては、例えば図19に示す
ようなものがある。構成を説明すると、シリコン基板1
とパイレックスガラス2とを重ねて、台(下部電極)3
に載せ、パイレックスガラス2の中心部に針状電極(上
部電極)4を立て、300〜400℃に加熱しながら、
パイレックスガラス2中のナトリウムイオンが針状電極
4に集まってくる方向に、直流高電圧たとえば1000
V程度の電圧を、高電圧源5によって印加するようにな
っている。接合は、接合面がたとえ鏡面状に研磨してあ
っても極めて微小な凹凸は存在し、ある広さの面が全面
一様に接合されるようなことはなく、局部的な小さい接
合点が分散して形成されながら、針状電極4の直下の、
シリコン基板1とパイレックスガラス2の界面から始ま
って、接合点の分布形成が同心円状に徐々に周辺部へ進
行して接合されて行く。図19に示した手法の、等価回
路の一例を図20に示す。多数のコンデンサ群とそれに
直列接続された抵抗群から構成されていると考えること
ができる。針状電極から離れた位置ほど、コンデンサの
容量が小さく、また直列接続されている抵抗の抵抗値が
大きい。従って、接合面に印加される電界は、ポイント
電極の直下が最も大きく、ウェーハ周辺部へ行くほど小
さくなる。接合は、針状電極の直下から始まり、徐々に
周辺部へと同心円状に広がって行くため、シリコン基板
とパイレックスガラスとの界面に気泡が閉じ込められ、
ボイド(すきま)が発生するようなことは起こり難い。
しかし接合の速度は、ウェーハ周辺部へ行くほど低下す
るために、針状電極だけでウェーハ全面を接合するに
は、長時間を要する。しかし、このような単一の針状電
極を用いる方法では、全面で接合が終了するまでの時間
が長くかかるので、図21に示すように、図19に示し
た針状電極4の替わりに面電極201を用いることも考
えられている。これは米国特許第3397278号の明
細書に記載されている手法と同様なものである。既述の
ように接合面が如何に平坦であっても、全面が同時に密
着するものではなく、幾つかの接触点から接合が開始さ
れ、シリコンウェーハのように大面積の陽極を誘電体に
接合する場合には、複数個所から接合が始まり、順次、
それぞれの周囲に接合部が拡大して行くことになり、針
状電極1本を用いた場合に比較すれば、陽極接合に要す
る時間を遥かに短縮できる。しかし、その反面、複数の
接合部間に最後まで残された接合界面に気泡が閉じ込め
られてボイドが発生する。このようなボイドは、接合の
進行に伴って圧縮され、場合によっては陽極のシリコン
基板や陰極側のパイレックスガラスを破壊するほどの応
力を生じることがある。また、シリコン基板とパイレッ
クスガラスの熱膨張率の差と、接合時の温度と室温との
差によって発生する応力によって、接合した基板が反っ
てしまって、真空チャック困難になったり、チャック時
に基板を破損してしまうこともある。このような事態を
避けるために、特開昭63−229863号公報には、
大型のウェーハを接合する場合に、接合の進行に伴っ
て、順次、大きなリング状電極に電圧を印加して行く手
法が開示されている。図22は此の方法を説明する側断
面図で、図23はこの方法により接合された接合点の分
布状態(接合領域)を示す上面図である。図中、1はシ
リコン基板、2はパイレックスガラス(2a、2b、2
cは接合用電極位置領域)、3は台(下部電極)、4
a、4b、4cは同心円状の上部電極(但し、中央電極
4aだけはリング状ではない)、5は直流高圧電源、6
a、6b、6cは、それぞれ、上記同心円状の上部電極
に直流高電圧を印加するためのスイッチである。シリコ
ン基板1とパイレックスガラス2の相互接合面は何れも
鏡面に研磨されている。また、接合前に既にシリコン基
板に集積回路が形成されており、パイレックスガラスに
もそれに対応するような構造が形成されている場合に
は、それらを接合に際して予め整合させる。台3は一種
のホットプレートで、コイル状電熱線などよりなる熱源
を内蔵しており、陽極接合時にはパイレックスガラスを
300〜400℃に保持する。800〜1kVの高圧電
源5はシリコン基板1がパイレックスガラス2よりも高
い電位になるように電圧を印加する(従ってこの場合は
同心円状電極に負の電圧を印加)。陽極接合は、スイッ
チ6aを閉じ、中央電極4aに先ず接合電圧を印加して
中心部より開始させ、接合領域が同心円状に広がるのに
従って、順次、スイッチ6b、6cを閉じる。接合領域
は中心部より同心円状に2a、2b、2cと広がるた
め、未接合部分が発生し難く、未接合部による残留応力
の発生をほぼ抑えることができる。また同心円状の電極
を複数個、電気的に並列に接続して接合を行うため、接
合時間を短縮することができる。
【0003】
【発明が解決しようとする課題】しかし、上記のような
従来の陽極接合法では、ボイドやそれに伴う応力や歪の
発生を避けようとすれば、針状電極を用いて接合作業に
長時間要するのを我慢するか、又は、同心円状電極を用
いなければならず、同心円状電極を用いた場合でも、直
径1mm以上の大きな未接合部の発生は抑えられるが、
それでもやはりシリコン基板(ウェーハ)内に、陽極接
合時の電極形状に対応する同心円状の残留応力が発生
し、それがシリコンウェーハ上の半導体素子たとえば集
積回路チップそれぞれの中での不平衡残留応力の原因と
なり、その特性に悪影響をおよぼすなどの問題点があ
り、しかも接合時間の短縮も十分ではない。
従来の陽極接合法では、ボイドやそれに伴う応力や歪の
発生を避けようとすれば、針状電極を用いて接合作業に
長時間要するのを我慢するか、又は、同心円状電極を用
いなければならず、同心円状電極を用いた場合でも、直
径1mm以上の大きな未接合部の発生は抑えられるが、
それでもやはりシリコン基板(ウェーハ)内に、陽極接
合時の電極形状に対応する同心円状の残留応力が発生
し、それがシリコンウェーハ上の半導体素子たとえば集
積回路チップそれぞれの中での不平衡残留応力の原因と
なり、その特性に悪影響をおよぼすなどの問題点があ
り、しかも接合時間の短縮も十分ではない。
【0004】本発明は、上記従来の陽極接合法の問題点
を解消し、シリコンウェーハ上の各チップに陽極接合作
業による応力が殆ど残留せず、シリコンウェーハ上の素
子の特性に上記応力の悪影響が生ぜず、しかも比較的短
時間で、高い歩留で、陽極接合を完了できるようにした
陽極接合法を提供することを課題とする。
を解消し、シリコンウェーハ上の各チップに陽極接合作
業による応力が殆ど残留せず、シリコンウェーハ上の素
子の特性に上記応力の悪影響が生ぜず、しかも比較的短
時間で、高い歩留で、陽極接合を完了できるようにした
陽極接合法を提供することを課題とする。
【0005】
【課題を解決するための手段】上記課題を解決するため
に本発明においては、誘電体ウェーハ例えばパイレック
スガラスの、シリコンウェーハとの接合面に反対の側の
面の、シリコンウェーハ上の半導体素子チップ夫々の領
域に対応する場所毎に、導体膜による電極を、誘電体ウ
ェーハの全面に形成させ、更にこれらの導体膜電極を互
いに電気的に接続して、これを陽極接合用の共通電極と
して用いることにした。なお、この場合、導体膜電極
は、各チップそれぞれの中でチップ形状に対して対称性
の高い場所に形成させ、また、導体膜電極夫々の面積
は、各チップ夫々の面積に対して、導体膜電極が形成さ
れていない場所の面積により、ダイボンドの強度が充分
に得られる程度に小さくし、更に、導体膜電極は陽極接
合後、化学的あるいは機械的な方法を用いて除去され
る。又は、陽極接合すべき両ウェーハの少なくとも一方
の主面に形成されたパターン配置に合わせて、誘電体ウ
ェーハの陽極接合面とは反対の側に、多数の高電圧印加
用の細い電極を配置することにした。その場合、陽極接
合後のダイシングにより切り離されるチップが、それぞ
れ、内部に1個または僅かな複数ずつ存在する格子状部
ごとに、高電圧印加用の電極を配置することとし、ま
た、上記格子状部を形成するように、溝を、陽極接合さ
せる両面の少なくとも何れか一方の面上に、格子状に形
成させる。また、陽極接合される両面の少なくとも何れ
か一方の面に凹部が在って接合面にキャビティが存在す
る場合には、其処に、高電圧印加用の細い電極を配置す
る。更に、多数の高電圧印加用の電極のうちの1電極、
例えば陽極接合されるウェーハのほぼ中心にある電極
に、まず高電圧を印加して両ウェーハを静電保持させた
後、その他の電極に高電圧を印加すると、実際に接合作
業を行なった際に良い結果が得られる。
に本発明においては、誘電体ウェーハ例えばパイレック
スガラスの、シリコンウェーハとの接合面に反対の側の
面の、シリコンウェーハ上の半導体素子チップ夫々の領
域に対応する場所毎に、導体膜による電極を、誘電体ウ
ェーハの全面に形成させ、更にこれらの導体膜電極を互
いに電気的に接続して、これを陽極接合用の共通電極と
して用いることにした。なお、この場合、導体膜電極
は、各チップそれぞれの中でチップ形状に対して対称性
の高い場所に形成させ、また、導体膜電極夫々の面積
は、各チップ夫々の面積に対して、導体膜電極が形成さ
れていない場所の面積により、ダイボンドの強度が充分
に得られる程度に小さくし、更に、導体膜電極は陽極接
合後、化学的あるいは機械的な方法を用いて除去され
る。又は、陽極接合すべき両ウェーハの少なくとも一方
の主面に形成されたパターン配置に合わせて、誘電体ウ
ェーハの陽極接合面とは反対の側に、多数の高電圧印加
用の細い電極を配置することにした。その場合、陽極接
合後のダイシングにより切り離されるチップが、それぞ
れ、内部に1個または僅かな複数ずつ存在する格子状部
ごとに、高電圧印加用の電極を配置することとし、ま
た、上記格子状部を形成するように、溝を、陽極接合さ
せる両面の少なくとも何れか一方の面上に、格子状に形
成させる。また、陽極接合される両面の少なくとも何れ
か一方の面に凹部が在って接合面にキャビティが存在す
る場合には、其処に、高電圧印加用の細い電極を配置す
る。更に、多数の高電圧印加用の電極のうちの1電極、
例えば陽極接合されるウェーハのほぼ中心にある電極
に、まず高電圧を印加して両ウェーハを静電保持させた
後、その他の電極に高電圧を印加すると、実際に接合作
業を行なった際に良い結果が得られる。
【0006】
【作用】単一針状電極を用いて接合を行なうとボイドの
発生や気泡の閉じ込めなどが生ぜず、ガラスウェーハの
破損や、ウェーハの反りなどは生じない。しかし、接合
所要時間が大きい。これを具体的に示すと、接合所要時
間と接合面積、接合電流の関係は図11(a)、図11
(b)に示すようになる。同心円状電極を用いると所要
時間と接合電流、接合面積の関係は図12、図13に示
すようになって単一針状電極を用いた場合に比べれば、
高スループットになる。さらに、単一針状電極を用いて
接合を行なうと、接合に際して生ずる応力は図14に示
すように電極直下で最も大きく、電極から離れる程小さ
くなって行く。従って、陽極接合後に、半導体ウェーハ
をチップごとに分割すると、各チップで応力が異なって
しまうことになる。応力の素子機能に対する影響が大き
い場合などには、この点からも単一針状電極を用いて接
合を行なうことは好ましくない。
発生や気泡の閉じ込めなどが生ぜず、ガラスウェーハの
破損や、ウェーハの反りなどは生じない。しかし、接合
所要時間が大きい。これを具体的に示すと、接合所要時
間と接合面積、接合電流の関係は図11(a)、図11
(b)に示すようになる。同心円状電極を用いると所要
時間と接合電流、接合面積の関係は図12、図13に示
すようになって単一針状電極を用いた場合に比べれば、
高スループットになる。さらに、単一針状電極を用いて
接合を行なうと、接合に際して生ずる応力は図14に示
すように電極直下で最も大きく、電極から離れる程小さ
くなって行く。従って、陽極接合後に、半導体ウェーハ
をチップごとに分割すると、各チップで応力が異なって
しまうことになる。応力の素子機能に対する影響が大き
い場合などには、この点からも単一針状電極を用いて接
合を行なうことは好ましくない。
【0007】一方、本発明は、基本的には、多数の接合
用電極を、それぞれ、シリコンウェーハ上の各素子また
は少数の素子に対応させて配置し、1電極が分担する接
合作業の面積を、1素子または少数の素子に対応する小
面積としている。本発明の手法の等価回路は図15、図
16に示すようになる。図15に示すように、各接合電
極には、ほぼ等しい容量のコンデンサと、それに直列接
続された殆ど値の等しい抵抗とが割り当てられている。
各電極の担当する接合部位は最近接の針状電極との中点
までである。図16は、最近接する電極間を拡大した等
価回路を示す。図20と同様に多数のコンデンサ群と、
それに直列接続された抵抗群から構成され、電極から離
れた部位程、コンデンサ容量が小さく、それに直列接続
される抵抗の抵抗値は大きい。従って、接合面での電界
は、各電極の直下が最も大きく、各電極の中点で小さく
なる周期関数となる。接合は、各電極の直下から始ま
り、順次、広がって行き、最近接する電極との中点で合
流する。本発明の場合、1電極の受け持ち範囲は極めて
狭いから上記等価回路図中の各素子の値の相違も極めて
小さい(殆ど無視できる)。本発明の場合の経過時間と
接合電流、接合面積との関係を図17(a)、図17
(b)に示す。図11(a)、図11(b)に示した場
合に比べて、極めて高スループット化されているのが判
る。本発明では、ボイドが発生しないのではなく、発生
する位置を電極配置によって制御している。各電極の直
下から開始された接合は、最近接する電極との中点で合
流するため、ボイドの発生位置は、後に説明する図6
(d)中にSと示された位置となる。従ってウェーハの
ダイシング位置とこのボイド発生位置を重ねるように電
極配置をすればよい。電極の数が比較的少ない場合な
ど、場合によっては、形成されるボイドが大きくまた応
力が大きくなる場合もあり得る。その対策が後に説明す
る図8に示されたボイド発生位置に気抜きのための溝7
01を設ける手法である。この溝の形成には特にそのた
めにフォトリソグラフィ、エッチング工程を必要とする
ものではなく、ダイシングラインを利用し、回路形成と
同時に作製してしまえば良いので、工程の増加、コスト
高を引き起こすものではない。
用電極を、それぞれ、シリコンウェーハ上の各素子また
は少数の素子に対応させて配置し、1電極が分担する接
合作業の面積を、1素子または少数の素子に対応する小
面積としている。本発明の手法の等価回路は図15、図
16に示すようになる。図15に示すように、各接合電
極には、ほぼ等しい容量のコンデンサと、それに直列接
続された殆ど値の等しい抵抗とが割り当てられている。
各電極の担当する接合部位は最近接の針状電極との中点
までである。図16は、最近接する電極間を拡大した等
価回路を示す。図20と同様に多数のコンデンサ群と、
それに直列接続された抵抗群から構成され、電極から離
れた部位程、コンデンサ容量が小さく、それに直列接続
される抵抗の抵抗値は大きい。従って、接合面での電界
は、各電極の直下が最も大きく、各電極の中点で小さく
なる周期関数となる。接合は、各電極の直下から始ま
り、順次、広がって行き、最近接する電極との中点で合
流する。本発明の場合、1電極の受け持ち範囲は極めて
狭いから上記等価回路図中の各素子の値の相違も極めて
小さい(殆ど無視できる)。本発明の場合の経過時間と
接合電流、接合面積との関係を図17(a)、図17
(b)に示す。図11(a)、図11(b)に示した場
合に比べて、極めて高スループット化されているのが判
る。本発明では、ボイドが発生しないのではなく、発生
する位置を電極配置によって制御している。各電極の直
下から開始された接合は、最近接する電極との中点で合
流するため、ボイドの発生位置は、後に説明する図6
(d)中にSと示された位置となる。従ってウェーハの
ダイシング位置とこのボイド発生位置を重ねるように電
極配置をすればよい。電極の数が比較的少ない場合な
ど、場合によっては、形成されるボイドが大きくまた応
力が大きくなる場合もあり得る。その対策が後に説明す
る図8に示されたボイド発生位置に気抜きのための溝7
01を設ける手法である。この溝の形成には特にそのた
めにフォトリソグラフィ、エッチング工程を必要とする
ものではなく、ダイシングラインを利用し、回路形成と
同時に作製してしまえば良いので、工程の増加、コスト
高を引き起こすものではない。
【0008】
【実施例】図1は、本発明第1実施例の一部を拡大した
側断面図で、図2は第1実施例のウェーハの上面図であ
る。まず構成を説明する。14はシリコン基板で、その
一部に化学的な選択エッチングにより溝部13とそれを
囲む枠部23を形成させ、感圧ダイアフラム11を構成
している。ダイアフラム11上には歪検出用のピエゾ抵
抗19が形成されており、これを金属配線(図示せず)
で接続し、フルブリッジ回路を構成している。15はパ
イレックスガラスで、ダイアフラム11に対応する部分
に圧力導入孔16が形成されている。18はパイレック
スガラス15の裏面に形成した陽極接合用電極である。
これは金属たとえばアルミニウム等を蒸着し、フォトリ
ソグラフィ技術によりパターニングして形成したもので
ある。また陽極接合用電極18の位置はシリコンウェー
ハ上に形成された各チップの形状に対して最も対称性の
高い位置に配置されており、かつ接合用電極18の面積
は、チップをそれ以外の個所でダイボンドしたとき充分
な強度が得られる程度に小さい。17はガラス上の各接
合用電極を相互に接続し、全電極を共通の等電位にする
ための、接合用電極18に比べて充分に幅の狭い金属配
線である。
側断面図で、図2は第1実施例のウェーハの上面図であ
る。まず構成を説明する。14はシリコン基板で、その
一部に化学的な選択エッチングにより溝部13とそれを
囲む枠部23を形成させ、感圧ダイアフラム11を構成
している。ダイアフラム11上には歪検出用のピエゾ抵
抗19が形成されており、これを金属配線(図示せず)
で接続し、フルブリッジ回路を構成している。15はパ
イレックスガラスで、ダイアフラム11に対応する部分
に圧力導入孔16が形成されている。18はパイレック
スガラス15の裏面に形成した陽極接合用電極である。
これは金属たとえばアルミニウム等を蒸着し、フォトリ
ソグラフィ技術によりパターニングして形成したもので
ある。また陽極接合用電極18の位置はシリコンウェー
ハ上に形成された各チップの形状に対して最も対称性の
高い位置に配置されており、かつ接合用電極18の面積
は、チップをそれ以外の個所でダイボンドしたとき充分
な強度が得られる程度に小さい。17はガラス上の各接
合用電極を相互に接続し、全電極を共通の等電位にする
ための、接合用電極18に比べて充分に幅の狭い金属配
線である。
【0009】次に作用について説明する。シリコンウェ
ーハとパイレックスガラスを陽極接合するにあたって
は、まずパイレックスガラスとシリコンウェーハを、圧
力導入孔16等のガラス側の構造とシリコンウェーハ上
のチップの位置を合わせるように整合を行う。しかる後
にヒータ22を用いてガラスの転移点を超え軟化温度域
の300〜400℃程度にまで加熱する。温度が平衡に
到達した後に接合用電極18に接合電圧(800〜1k
V)を印加する。場合によっては荷重を加える。接合用
電極18は、チップ形状の最も対称性の高い位置に配置
されており、かつガラス上の各電極は相互に等電位とな
るように接続されているために、接合は各々のチップ
で、その中心から同心円状に進行する。従って、陽極接
合による残留応力は、各々のチップ内で同心円状に対称
性良く発生する。よって感圧ダイアフラム11上のピエ
ゾ抵抗19を対称に配置することにより、残留応力の影
響を除去できる。接合用電極18を相互に接続する金属
配線17の接合に対する影響は、その幅を接合用電極1
8に比べて充分小さくすることにより除去できる。また
若し、その影響が無視できない場合でも、図2に示すよ
うに、横方向の共通配線をシリコンウェーハ上のチップ
が分布している領域より充分離れた外周部付近に配置す
ることによって、各チツプ内部の応力分布を各チップで
同様にできる。陽極接合時に析出するナトリウム化合物
によって、蒸着法で形成した接合用電極18とパイレッ
クスガラス15の密着性が悪化することが知られている
が、シリコンチップの素性によってはパイレックスガラ
スとの陽極接合後に其の裏面の接合電極用導体膜を機械
的あるいは化学的に除去することは可能である。またそ
のようなことができない場合でも、チップに占める接合
用電極の面積が充分小さく、それ以外の部分でダイボン
ディング強度が充分得られるようにしてあれば、上記の
問題点は回避することができる。なお、20はウェーハ
の輪郭線である。
ーハとパイレックスガラスを陽極接合するにあたって
は、まずパイレックスガラスとシリコンウェーハを、圧
力導入孔16等のガラス側の構造とシリコンウェーハ上
のチップの位置を合わせるように整合を行う。しかる後
にヒータ22を用いてガラスの転移点を超え軟化温度域
の300〜400℃程度にまで加熱する。温度が平衡に
到達した後に接合用電極18に接合電圧(800〜1k
V)を印加する。場合によっては荷重を加える。接合用
電極18は、チップ形状の最も対称性の高い位置に配置
されており、かつガラス上の各電極は相互に等電位とな
るように接続されているために、接合は各々のチップ
で、その中心から同心円状に進行する。従って、陽極接
合による残留応力は、各々のチップ内で同心円状に対称
性良く発生する。よって感圧ダイアフラム11上のピエ
ゾ抵抗19を対称に配置することにより、残留応力の影
響を除去できる。接合用電極18を相互に接続する金属
配線17の接合に対する影響は、その幅を接合用電極1
8に比べて充分小さくすることにより除去できる。また
若し、その影響が無視できない場合でも、図2に示すよ
うに、横方向の共通配線をシリコンウェーハ上のチップ
が分布している領域より充分離れた外周部付近に配置す
ることによって、各チツプ内部の応力分布を各チップで
同様にできる。陽極接合時に析出するナトリウム化合物
によって、蒸着法で形成した接合用電極18とパイレッ
クスガラス15の密着性が悪化することが知られている
が、シリコンチップの素性によってはパイレックスガラ
スとの陽極接合後に其の裏面の接合電極用導体膜を機械
的あるいは化学的に除去することは可能である。またそ
のようなことができない場合でも、チップに占める接合
用電極の面積が充分小さく、それ以外の部分でダイボン
ディング強度が充分得られるようにしてあれば、上記の
問題点は回避することができる。なお、20はウェーハ
の輪郭線である。
【0010】図3は本発明の第2実施例図である。本実
施例は半導体加速度センサの製造工程で、加速度検出用
の重り部を形成させたシリコンウェーハと、パイレック
スガラスの台座とを接合させるのに陽極接合法を適用し
た場合である。第1実施例と同様に25はパイレックス
ガラスで、シリコン基板の化学的な選択エッチングによ
って形成された溝部27に囲まれた重り部28に対応す
る部分に、重り部28が加速度の印加により変位できる
ように、溝部26が形成されている。重り部28は梁部
31で支持されており、梁部31上に形成させた感歪ピ
エゾ抵抗29によって、重り部28に加わる加速度を梁
部31の歪みとして検出する。30は第1実施例の場合
と同様にホットプレートである。24は、第1実施例の
場合と同様に、接合面とは反対側に形成された陽極接合
用電極で、第1実施例と同様に各チップに対応する電極
が、それぞれ接合面全体で共通な等電位になるようにし
てある。効果は第1実施例の場合と同様である。
施例は半導体加速度センサの製造工程で、加速度検出用
の重り部を形成させたシリコンウェーハと、パイレック
スガラスの台座とを接合させるのに陽極接合法を適用し
た場合である。第1実施例と同様に25はパイレックス
ガラスで、シリコン基板の化学的な選択エッチングによ
って形成された溝部27に囲まれた重り部28に対応す
る部分に、重り部28が加速度の印加により変位できる
ように、溝部26が形成されている。重り部28は梁部
31で支持されており、梁部31上に形成させた感歪ピ
エゾ抵抗29によって、重り部28に加わる加速度を梁
部31の歪みとして検出する。30は第1実施例の場合
と同様にホットプレートである。24は、第1実施例の
場合と同様に、接合面とは反対側に形成された陽極接合
用電極で、第1実施例と同様に各チップに対応する電極
が、それぞれ接合面全体で共通な等電位になるようにし
てある。効果は第1実施例の場合と同様である。
【0011】図4は本発明の第3実施例図である。本実
施例は、少なくとも2本以上の多数の針状電極301
(図4には2本だけ描いてある)を用いるが、個々の針
状電極の作用は図19に示した針状電極の場合と同様で
ある。
施例は、少なくとも2本以上の多数の針状電極301
(図4には2本だけ描いてある)を用いるが、個々の針
状電極の作用は図19に示した針状電極の場合と同様で
ある。
【0012】多数の針状電極を並列接続した上部電極を
用いる場合には、個々の電極が何れも確実にパイレック
スガラス面に接触しなければならない。そのため、第3
実施例では、実際には、図5に示すような針状電極を用
いる。すなわち、上部電極本体401にはシリンダ40
2が形成されており、このシリンダ402内を自由に上
下できる針状電極403がバネ404を介して上部電極
本体401に接続されている。このような構造の上部電
極本体401を、陽極接合される絶縁性材たとえばパイ
レックスガラスに押し付けることによって、各針状電極
がある針圧をもってパイレックスガラス表面とコンタク
トをとる。図5には針状電極を示してあるが、複数の電
極でコンタクトをとっていれば良く、各電極が10φ程
度のディスク電極であっても差支えない。
用いる場合には、個々の電極が何れも確実にパイレック
スガラス面に接触しなければならない。そのため、第3
実施例では、実際には、図5に示すような針状電極を用
いる。すなわち、上部電極本体401にはシリンダ40
2が形成されており、このシリンダ402内を自由に上
下できる針状電極403がバネ404を介して上部電極
本体401に接続されている。このような構造の上部電
極本体401を、陽極接合される絶縁性材たとえばパイ
レックスガラスに押し付けることによって、各針状電極
がある針圧をもってパイレックスガラス表面とコンタク
トをとる。図5には針状電極を示してあるが、複数の電
極でコンタクトをとっていれば良く、各電極が10φ程
度のディスク電極であっても差支えない。
【0013】次に図6(a)、(b)、(c)、(d)
によって第3実施例の作用を説明する。図6には図を簡
単にして見易くするために針状電極を2本だけ描いてあ
る。複数の電極のうち、任意の針状電極をNL、この電
極に最も近い隣接する針状電極をNL+1とし、針状電極
NL、NL+1直下のシリコン基板1とパイレックスガラス
2の界面の点をそれぞれBL、BL+1とする。図(a)に
示すように、上部電極(ここではNL、NL+1)と下部電
極(図示は省略)との間に高電圧を印加(NL、NL+1が
負側)すると、最も高電界となる点BL、BL+1から、図
(b)、図(c)に示すように接合(図中×印)が、順
次、同心円状に進行する。図(d)に示すように、上記
点BL、BL+1の中点Sで、点BLから進行してきた接合
面と、BL+1から進行してきた接合面とが合流して接合
が終了する。従ってボイドの発生領域は、多数の電極の
配置がランダムな場合には3重点、格子配置であれば4
重点となり、電極の配置によってボイドの発生領域が制
御できる。
によって第3実施例の作用を説明する。図6には図を簡
単にして見易くするために針状電極を2本だけ描いてあ
る。複数の電極のうち、任意の針状電極をNL、この電
極に最も近い隣接する針状電極をNL+1とし、針状電極
NL、NL+1直下のシリコン基板1とパイレックスガラス
2の界面の点をそれぞれBL、BL+1とする。図(a)に
示すように、上部電極(ここではNL、NL+1)と下部電
極(図示は省略)との間に高電圧を印加(NL、NL+1が
負側)すると、最も高電界となる点BL、BL+1から、図
(b)、図(c)に示すように接合(図中×印)が、順
次、同心円状に進行する。図(d)に示すように、上記
点BL、BL+1の中点Sで、点BLから進行してきた接合
面と、BL+1から進行してきた接合面とが合流して接合
が終了する。従ってボイドの発生領域は、多数の電極の
配置がランダムな場合には3重点、格子配置であれば4
重点となり、電極の配置によってボイドの発生領域が制
御できる。
【0014】更に図7によって第3実施例を説明する。
本実施例では図7に平面図を示すように、格子状に針状
電極を配置してある。シリコン基板1とパイレックスガ
ラス2との界面のL行m列目の針状電極直下の点をB
L,mとし、BL-1,m-1からBL+1, m+1までを描いてある。
BL-1,m-1〜BL+1,m+1の各点から同心円状に接合が進行
して行くために、ボイドが発生し易い場所は、B
L-1,m-1〜BL+1,m+1の各点を面心とする格子(図中一点
鎖線)上、特に、その格子点にボイドが発生する。従っ
て、半導体基板のチップパターン1個または僅かな複数
個を単位格子として、その面心に針状電極を配置すれ
ば、ボイドの発生位置をスクライブライン上に位置させ
ることができる。また、上記チップパターン1個または
僅かな複数個の単位格子ごとに並列に接合を行なうた
め、1本の針状電極を用いる方法に比べてウェーハ1枚
の接合に要する時間を大幅に短縮することができ、ま
た、接合の進行に伴って徐々に大きなリング電極に交換
する手間も要らないため、高スループットとすることが
できる。
本実施例では図7に平面図を示すように、格子状に針状
電極を配置してある。シリコン基板1とパイレックスガ
ラス2との界面のL行m列目の針状電極直下の点をB
L,mとし、BL-1,m-1からBL+1, m+1までを描いてある。
BL-1,m-1〜BL+1,m+1の各点から同心円状に接合が進行
して行くために、ボイドが発生し易い場所は、B
L-1,m-1〜BL+1,m+1の各点を面心とする格子(図中一点
鎖線)上、特に、その格子点にボイドが発生する。従っ
て、半導体基板のチップパターン1個または僅かな複数
個を単位格子として、その面心に針状電極を配置すれ
ば、ボイドの発生位置をスクライブライン上に位置させ
ることができる。また、上記チップパターン1個または
僅かな複数個の単位格子ごとに並列に接合を行なうた
め、1本の針状電極を用いる方法に比べてウェーハ1枚
の接合に要する時間を大幅に短縮することができ、ま
た、接合の進行に伴って徐々に大きなリング電極に交換
する手間も要らないため、高スループットとすることが
できる。
【0015】図8は本発明の第4実施例図である。本実
施例は、図7中に一点鎖線で示された格子に対応して、
溝701を形成したものである。この図では、針状電極
を2本だけ配置しているために、溝が1本になってお
り、格子に対応しているように感じられないかもしれな
いが、この場合、2本の電極間距離を1辺とし、各電極
の位置を面心とする格子を想定し、その格子に対応する
溝を形成するならば、ウェーハ上に1本ということにな
っているに過ぎない。この図では、溝はシリコン基板1
側(上面)に形成されており、この場合ダイシングライ
ン上に形成される。また溝701はパイレックスガラス
2側(下面)に形成しても良いし、両者に形成しても良
い。溝は応力を緩和する作用があり、従って接合後の基
板の反りを低減する効果がある。多数の針状電極の直下
から同心円状に陽極接合面が広がり、最終的にはボイド
の素となる大気が閉じ込められることなく、上記溝70
1に排気されるため、結果としてボイドの発生がない。
施例は、図7中に一点鎖線で示された格子に対応して、
溝701を形成したものである。この図では、針状電極
を2本だけ配置しているために、溝が1本になってお
り、格子に対応しているように感じられないかもしれな
いが、この場合、2本の電極間距離を1辺とし、各電極
の位置を面心とする格子を想定し、その格子に対応する
溝を形成するならば、ウェーハ上に1本ということにな
っているに過ぎない。この図では、溝はシリコン基板1
側(上面)に形成されており、この場合ダイシングライ
ン上に形成される。また溝701はパイレックスガラス
2側(下面)に形成しても良いし、両者に形成しても良
い。溝は応力を緩和する作用があり、従って接合後の基
板の反りを低減する効果がある。多数の針状電極の直下
から同心円状に陽極接合面が広がり、最終的にはボイド
の素となる大気が閉じ込められることなく、上記溝70
1に排気されるため、結果としてボイドの発生がない。
【0016】上記各実施例では、陽極接合される導電体
としてシリコン、誘電体としてパイレックスガラスの場
合について述べたが、接合される部材はそれらに限定さ
れることなく、導電体として例えばモリブデンなどの金
属でもよく、誘電体としてシリコン基板に低融点ガラス
をスパッタによって成膜したものであっても良い。
としてシリコン、誘電体としてパイレックスガラスの場
合について述べたが、接合される部材はそれらに限定さ
れることなく、導電体として例えばモリブデンなどの金
属でもよく、誘電体としてシリコン基板に低融点ガラス
をスパッタによって成膜したものであっても良い。
【0017】図9は、本発明の第5実施例図である。マ
イクロマシーニングに陽極接合法を利用する場合、陽極
接合される両面の少なくとも何れか一方が凹んでいて、
図9に示すようにキャビティを形成している例が多い。
すなわち、このようなキャビティのパターン配置に対し
てチップ1個または数個ごとに接合用電極を配置した例
を図9に示す。ここで、シリコン基板側のおもりとパイ
レックスガラスとの間には隙間(キャビティ)が形成さ
れている。このようにすると図18に示すように、最も
応力の集中する電極直下での接合を避けることができ、
また、チップごとの応力のバラツキも抑えられる。つま
り、チップ内で応力が極端に集中することがなく、製品
間の均一性も良好になる。
イクロマシーニングに陽極接合法を利用する場合、陽極
接合される両面の少なくとも何れか一方が凹んでいて、
図9に示すようにキャビティを形成している例が多い。
すなわち、このようなキャビティのパターン配置に対し
てチップ1個または数個ごとに接合用電極を配置した例
を図9に示す。ここで、シリコン基板側のおもりとパイ
レックスガラスとの間には隙間(キャビティ)が形成さ
れている。このようにすると図18に示すように、最も
応力の集中する電極直下での接合を避けることができ、
また、チップごとの応力のバラツキも抑えられる。つま
り、チップ内で応力が極端に集中することがなく、製品
間の均一性も良好になる。
【0018】図10(a)、(b)、(c)、(d)は
本発明の第6実施例を説明する図である。まず、図
(a)に示すように、パイレックスガラス2またはシリ
コン基板1の上のパターン配置に合わせて多数の接合用
電極を配置してあるが、ウェーハのほぼ中心に位置する
電極と、それ以外の電極(並列に接続してある)に対す
るスイッチとを、別々に設置してある。図(b)に示す
ように、まず中心に位置する電極に高電圧電源(I)を
用いて高電圧を印加し、パイレックスガラス2とシリコ
ン基板1とを中心で静電保持させながら接合を開始さ
せ、外側へ向かって、界面の空気を掃き出すようにる。
図(c)に示すように、パイレックスガラス2とシリコ
ン基板1とが全面で静電保持される。図(d)に示すよ
うに、高電圧電源(II)を用いて接合面に全面的に高電
圧を印加し、パイレックスガラス2とシリコン基板1と
を確実に陽極接合させる。高電圧電源(I)は、高電圧
電源(II)と共通使用でもよい。このようにすれば、陽
極接合された部材間の界面に取り残される大気を少なく
し、ボイドの総量、サイズを低減することができる。
本発明の第6実施例を説明する図である。まず、図
(a)に示すように、パイレックスガラス2またはシリ
コン基板1の上のパターン配置に合わせて多数の接合用
電極を配置してあるが、ウェーハのほぼ中心に位置する
電極と、それ以外の電極(並列に接続してある)に対す
るスイッチとを、別々に設置してある。図(b)に示す
ように、まず中心に位置する電極に高電圧電源(I)を
用いて高電圧を印加し、パイレックスガラス2とシリコ
ン基板1とを中心で静電保持させながら接合を開始さ
せ、外側へ向かって、界面の空気を掃き出すようにる。
図(c)に示すように、パイレックスガラス2とシリコ
ン基板1とが全面で静電保持される。図(d)に示すよ
うに、高電圧電源(II)を用いて接合面に全面的に高電
圧を印加し、パイレックスガラス2とシリコン基板1と
を確実に陽極接合させる。高電圧電源(I)は、高電圧
電源(II)と共通使用でもよい。このようにすれば、陽
極接合された部材間の界面に取り残される大気を少なく
し、ボイドの総量、サイズを低減することができる。
【0019】
【発明の効果】以上説明してきたように本発明によれ
ば、各チップ毎に残留する接合応力は等方的であり、接
合応力の最高値やチップ内の場所による応力の相違が低
減され、各チップ間の特性のバラツキも低減され、各半
導体素子の特性が向上し、しかも多数の電極により、ボ
イド発生個所をスクライブラインに集中するように制御
しながら、並列的に接合を進行させるので、歩留、スル
ープットとも向上するという効果が得られる。
ば、各チップ毎に残留する接合応力は等方的であり、接
合応力の最高値やチップ内の場所による応力の相違が低
減され、各チップ間の特性のバラツキも低減され、各半
導体素子の特性が向上し、しかも多数の電極により、ボ
イド発生個所をスクライブラインに集中するように制御
しながら、並列的に接合を進行させるので、歩留、スル
ープットとも向上するという効果が得られる。
【図1】本発明第1実施例の一部拡大側断面図である。
【図2】第1実施例におけるウェーハの上面図である。
【図3】本発明の第2実施例の側断面図である。
【図4】本発明の第3実施例の模式的側断面図である。
【図5】第3実施例に用いる多数の針状電極を並列接続
した上部電極の具体的構造図である。
した上部電極の具体的構造図である。
【図6】第3実施例における陽極接合の進行状態を説明
する側断面図である。
する側断面図である。
【図7】第3実施例における接合用電極の格子状配置
と、それに対応してボイドが発生し易い格子(一点鎖
線)位置を示す平面図である。
と、それに対応してボイドが発生し易い格子(一点鎖
線)位置を示す平面図である。
【図8】格子状に配列した多数の針状電極を用いる場合
に、ボイドの素となる大気を逃し、応力を緩和させる溝
を格子状に配列した第4実施例の側断面図である。
に、ボイドの素となる大気を逃し、応力を緩和させる溝
を格子状に配列した第4実施例の側断面図である。
【図9】本発明の第5実施例の側断面図である。
【図10】本発明の第6実施例を説明する図である。
【図11】単一接合電極を用いた従来例における接合所
要時間と接合面積、接合電流の関係を示す図である。
要時間と接合面積、接合電流の関係を示す図である。
【図12】同心円状電極を用いた従来例における接合時
間と接合電流の関係を示す図である。
間と接合電流の関係を示す図である。
【図13】同心円状電極を用いた従来例における接合時
間と接合面積の関係を示す図である。
間と接合面積の関係を示す図である。
【図14】単一針状電極を用いて接合を行なう場合に生
ずる応力と、その発生位置の関係を示す図である。
ずる応力と、その発生位置の関係を示す図である。
【図15】本発明に係る多数の並列接続した針状電極を
格子状に配列した場合の、接合部の等価回路図である。
格子状に配列した場合の、接合部の等価回路図である。
【図16】図15に示した等価回路図の最近接する電極
間を拡大して示す図である。
間を拡大して示す図である。
【図17】本発明により陽極接合を行なう場合の経過時
間と接合電流、接合面積の関係を示す図である。
間と接合電流、接合面積の関係を示す図である。
【図18】本発明第5実施例により、接合電極直下の応
力の集中が避けられ、チップごとの応力のバラツキも抑
えられることを説明する図である。
力の集中が避けられ、チップごとの応力のバラツキも抑
えられることを説明する図である。
【図19】単一針状電極を用いる従来例を示す側断面図
である。
である。
【図20】単一針状電極を用いる従来例に対する等価回
路図である。
路図である。
【図21】面電極を用いる従来例を示す側断面図であ
る。
る。
【図22】陽極接合の進行に伴って、順次、大きなリン
グ状電極に電圧を印加して行くようにした従来例を説明
する側断面図である。
グ状電極に電圧を印加して行くようにした従来例を説明
する側断面図である。
【図23】陽極接合の進行に伴って、順次、大きなリン
グ状電極に電圧を印加して行くようにした従来例の、接
合点の分布状態を示す上面図である。
グ状電極に電圧を印加して行くようにした従来例の、接
合点の分布状態を示す上面図である。
1…シリコン基板 2…パイレックス
ガラス 2a、2b、2c…パイレックスガラス上の接合領域 3…台(下部電極) 4、4a、4b、
4c…上部電極 5…直流高圧電源 6a、6b、6c
…スイッチ 11…感圧ダイアフラム 13…溝部 14…シリコン基板 15…パイレック
スガラス 16…圧力導入孔 17…金属配線 18…接合用電極 19…ピエゾ抵抗 20…ウェーハの輪郭線 22…ヒータ 23…溝部を囲む枠部 24…接合用電極 25…パイレックスガラス 26…パイレック
スガラス側の溝部 27…重り部を囲む溝部 28…重リ部 29…感歪ピエゾ抵抗 30…ホットプレ
ート 301…針状電極 401…上部電極
本体 402…シリンダ 403…針状電極 404…バネ 701…溝
ガラス 2a、2b、2c…パイレックスガラス上の接合領域 3…台(下部電極) 4、4a、4b、
4c…上部電極 5…直流高圧電源 6a、6b、6c
…スイッチ 11…感圧ダイアフラム 13…溝部 14…シリコン基板 15…パイレック
スガラス 16…圧力導入孔 17…金属配線 18…接合用電極 19…ピエゾ抵抗 20…ウェーハの輪郭線 22…ヒータ 23…溝部を囲む枠部 24…接合用電極 25…パイレックスガラス 26…パイレック
スガラス側の溝部 27…重り部を囲む溝部 28…重リ部 29…感歪ピエゾ抵抗 30…ホットプレ
ート 301…針状電極 401…上部電極
本体 402…シリンダ 403…針状電極 404…バネ 701…溝
Claims (10)
- 【請求項1】シリコンウェーハと誘電体ウェーハの夫々
平坦な面を接触させ、所定の温度に加熱しながら、接触
面に反対の側の、前者の面を正に、後者の面を負に、直
流高電圧を印加して接合させる陽極接合法において、誘
電体ウェーハの、シリコンウェーハとの接合面に反対の
側の面の、シリコンウェーハ上の半導体素子チップ夫々
の領域に対応する場所毎に、導体膜による電極を、誘電
体ウェーハの全面に形成させ、更にこれらの導体膜電極
を互いに電気的に接続して、これを陽極接合用の共通電
極として用いることを特徴とする陽極接合法。 - 【請求項2】導体膜電極は、各チップそれぞれの領域に
対し、対称性の高い位置に形成させたことを特徴とする
請求項1記載の陽極接合法。 - 【請求項3】導体膜電極それぞれの面積は、チップそれ
ぞれの面積に対して、導体膜電極が形成されていない場
所の面積により、ダイボンドの強度が充分に得られる程
度に小さいことを特徴とする請求項1記載の陽極接合
法。 - 【請求項4】誘電体ウェーハはパイレックスガラスより
なることを特徴とする請求項1記載の陽極接合法。 - 【請求項5】導体膜電極を、陽極接合後に、化学的また
は機械的に除去することを特徴とする請求項1記載の陽
極接合法。 - 【請求項6】導電性材のウェーハと絶縁性材のウェーハ
の夫々平坦な面を接触させ、所定の温度に加熱しなが
ら、接触面に反対の側の、前者の面を正に、後者の面を
負に、直流高電圧を印加して接合させる陽極接合法にお
いて、これらのウェーハの少なくとも一方の主面に形成
されたパターン配置に合わせて、絶縁性材の陽極接合面
とは反対の側に、多数の高電圧印加用の細い電極を配置
したことを特徴とする陽極接合法。 - 【請求項7】陽極接合後のダイシングにより切り離され
るチップが、それぞれ、内部に1個または僅かな複数ず
つ存在する格子状部ごとに、高電圧印加用の電極を配置
したことを特徴とする請求項6記載の陽極接合法。 - 【請求項8】陽極接合後のダイシングにより切り離され
るチップが、内部に1個または僅かな複数ずつ存在する
格子状部を形成するように、格子状の溝が、陽極接合さ
れる両面の少なくとも何れか一方に、形成されているこ
とを特徴とする請求項6記載の陽極接合法。 - 【請求項9】陽極接合される両面の少なくとも何れか一
方の面が凹んでキャビティが形成されている位置に、そ
れぞれ、高電圧印加用の電極を配置したことを特徴とす
る請求項6記載の陽極接合法。 - 【請求項10】多数の高電圧印加用の電極のうちの1電
極、例えば陽極接合されるウェーハのほぼ中心にある電
極に、まず高電圧を印加して両ウェーハを静電保持させ
た後、その他の電極に高電圧を印加することを特徴とす
る請求項6記載の陽極接合法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27920793A JPH07130592A (ja) | 1993-11-09 | 1993-11-09 | 陽極接合法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27920793A JPH07130592A (ja) | 1993-11-09 | 1993-11-09 | 陽極接合法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH07130592A true JPH07130592A (ja) | 1995-05-19 |
Family
ID=17607933
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP27920793A Pending JPH07130592A (ja) | 1993-11-09 | 1993-11-09 | 陽極接合法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH07130592A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007189052A (ja) * | 2006-01-13 | 2007-07-26 | Denso Corp | 半導体装置の製造方法 |
JP2010171203A (ja) * | 2009-01-22 | 2010-08-05 | Akebono Brake Ind Co Ltd | 加工装置 |
-
1993
- 1993-11-09 JP JP27920793A patent/JPH07130592A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007189052A (ja) * | 2006-01-13 | 2007-07-26 | Denso Corp | 半導体装置の製造方法 |
JP2010171203A (ja) * | 2009-01-22 | 2010-08-05 | Akebono Brake Ind Co Ltd | 加工装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3403438A (en) | Process for joining transistor chip to printed circuit | |
US5041900A (en) | Semiconductor device having sealed electrical feedthrough | |
US4908921A (en) | Method of making capacitive pressure sensors | |
US3675089A (en) | Heat dispenser from a semiconductor wafer by a multiplicity of unaligned minuscule heat conductive raised dots | |
KR20010033947A (ko) | 마이크로미카니컬 컴포넌트 및 컴포넌트 제조 방법 | |
US5406108A (en) | Interconnection construction of semiconductor device | |
JPS59121871A (ja) | 半導体装置 | |
JP4006081B2 (ja) | 半導体装置の製造方法 | |
US7352554B2 (en) | Method for fabricating a Johnsen-Rahbek electrostatic wafer clamp | |
JPH07130592A (ja) | 陽極接合法 | |
JP4807080B2 (ja) | 半導体装置の製造方法 | |
JPH07112939B2 (ja) | シリコンウエハとガラス基板の陽極接合法 | |
JPH0245334B2 (ja) | ||
JP2965008B2 (ja) | 陽極接合方法およびその装置 | |
JP3152005B2 (ja) | 半導体式加速度センサの製造方法 | |
JP3579464B2 (ja) | マイクロ電子銃及びその製造方法 | |
JPS6321531A (ja) | 力検出装置 | |
JP4345907B2 (ja) | 半導体センサの製造方法 | |
CN219670140U (zh) | 一种半导体晶圆 | |
JPH0954114A (ja) | 加速度センサ | |
JPH08181330A (ja) | 半導体センサの製造方法 | |
JPH06208938A (ja) | 陽極接合装置 | |
JPS63226073A (ja) | 力検出装置 | |
JP2000329787A (ja) | 力学量センサおよびウェハ組み立て体 | |
JP2576800B2 (ja) | パルスヒートツール |