JPH07130097A - 復号装置及び磁気再生装置 - Google Patents
復号装置及び磁気再生装置Info
- Publication number
- JPH07130097A JPH07130097A JP5276399A JP27639993A JPH07130097A JP H07130097 A JPH07130097 A JP H07130097A JP 5276399 A JP5276399 A JP 5276399A JP 27639993 A JP27639993 A JP 27639993A JP H07130097 A JPH07130097 A JP H07130097A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- decoding
- output
- bit
- decoded
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 判定帰還等化器と同じ機能をごく簡単なディ
ジタル回路によって実現し、かつ高いデータレートにも
対応できる復号装置を提供する。 【構成】 等化回路101で所定の符号間干渉を受けるよ
う等化した後、ＡＤ変換器102でディジタル化された信
号109は、デコード回路103に入力される。デコード回路
103には、シフトレジスタ104からの信号105,106,107,10
8も同時に入力される。デコード回路103は入力信号に対
応した判定ディジタル情報５をあらかじめ記憶したメモ
リで構成される。
ジタル回路によって実現し、かつ高いデータレートにも
対応できる復号装置を提供する。 【構成】 等化回路101で所定の符号間干渉を受けるよ
う等化した後、ＡＤ変換器102でディジタル化された信
号109は、デコード回路103に入力される。デコード回路
103には、シフトレジスタ104からの信号105,106,107,10
8も同時に入力される。デコード回路103は入力信号に対
応した判定ディジタル情報５をあらかじめ記憶したメモ
リで構成される。
Description
【０００１】
【産業上の利用分野】本発明は、２値基底変調されて通
信伝送路により伝送もしくは記録媒体から再生されたＰ
ＣＭ信号から低い誤り率で原ディジタル情報を復号する
復号装置、および２値基底変調されて磁気記録媒体に記
録されたＰＣＭ信号から低い誤り率で原ディジタル情報
を復号する磁気再生装置に関するものである。
信伝送路により伝送もしくは記録媒体から再生されたＰ
ＣＭ信号から低い誤り率で原ディジタル情報を復号する
復号装置、および２値基底変調されて磁気記録媒体に記
録されたＰＣＭ信号から低い誤り率で原ディジタル情報
を復号する磁気再生装置に関するものである。
【０００２】
【従来の技術】従来の符号間干渉のある通信伝送路ある
いは記録媒体から再生されたＰＣＭ信号から、符号間干
渉を抑圧するよう等化して原ディジタル情報を復号する
方法の一つに、判定帰還等化器がある。この従来の判定
帰還等化器の構成図を図６に示す。
いは記録媒体から再生されたＰＣＭ信号から、符号間干
渉を抑圧するよう等化して原ディジタル情報を復号する
方法の一つに、判定帰還等化器がある。この従来の判定
帰還等化器の構成図を図６に示す。
【０００３】図６において、入力信号１は、ＮＲＺなど
２値基底変調されて符号間干渉のある通信伝送路を経た
ＰＣＭ信号である。ここでは、伝送から入力信号１に至
るまでのシンボル周期Ｔごとのインパルス応答が｛ｈ0,
ｈ1,ｈ2,ｈ3,ｈ4｝であることによって符号間干渉を受
けているものとする。このとき、入力信号１は、時刻ｋ
Ｔにおける原ディジタル情報をｘk（ｋは整数、ｘkは１
ないしー1）とすると、ｘk・ｈ0＋ｘk-1・ｈ1＋ｘk-2・ｈ2
＋ｘk-3・ｈ3＋ｘk-4・ｈ4で表わされる信号に伝送路で発
生した雑音が付加された信号となる。
２値基底変調されて符号間干渉のある通信伝送路を経た
ＰＣＭ信号である。ここでは、伝送から入力信号１に至
るまでのシンボル周期Ｔごとのインパルス応答が｛ｈ0,
ｈ1,ｈ2,ｈ3,ｈ4｝であることによって符号間干渉を受
けているものとする。このとき、入力信号１は、時刻ｋ
Ｔにおける原ディジタル情報をｘk（ｋは整数、ｘkは１
ないしー1）とすると、ｘk・ｈ0＋ｘk-1・ｈ1＋ｘk-2・ｈ2
＋ｘk-3・ｈ3＋ｘk-4・ｈ4で表わされる信号に伝送路で発
生した雑音が付加された信号となる。
【０００４】入力信号１は、減算器２において、後に述
べる推定号間干渉信号１５が差し引かれて符号間干渉を
受けていない信号３となる。信号３は符号間干渉が取り
除かれているため、比較器４において振幅の正負を判別
することで原ディジタル情報を判定することができ、判
定ディジタル情報５を得ることができる。
べる推定号間干渉信号１５が差し引かれて符号間干渉を
受けていない信号３となる。信号３は符号間干渉が取り
除かれているため、比較器４において振幅の正負を判別
することで原ディジタル情報を判定することができ、判
定ディジタル情報５を得ることができる。
【０００５】また、判定ディジタル情報５は、遅延回路
６に入力される。遅延回路６，７，８および９は信号を
それぞれ１シンボル周期Ｔだけ遅延する。即ち、時刻ｋ
Ｔおける判定ディジタル情報５をＸk（Ｘkは１ないしー
1）とすれば、遅延回路６，７，８，９の出力信号はそ
れぞれＸk-1，Ｘk-2，Ｘk-3，Ｘk-4となる。乗算回路１
０，１１，１２および１３は、信号をそれぞれｈ1倍、
ｈ2倍、ｈ3倍、およびｈ4倍する。その結果、各乗算回
路１０〜１３の出力信号を加算器１４で加算して得られ
た推定号間干渉信号１５は、Ｘk-1・ｈ1＋Ｘk-2・ｈ2＋Ｘ
k-3・ｈ3＋Ｘk-4・ｈ4となる。
６に入力される。遅延回路６，７，８および９は信号を
それぞれ１シンボル周期Ｔだけ遅延する。即ち、時刻ｋ
Ｔおける判定ディジタル情報５をＸk（Ｘkは１ないしー
1）とすれば、遅延回路６，７，８，９の出力信号はそ
れぞれＸk-1，Ｘk-2，Ｘk-3，Ｘk-4となる。乗算回路１
０，１１，１２および１３は、信号をそれぞれｈ1倍、
ｈ2倍、ｈ3倍、およびｈ4倍する。その結果、各乗算回
路１０〜１３の出力信号を加算器１４で加算して得られ
た推定号間干渉信号１５は、Ｘk-1・ｈ1＋Ｘk-2・ｈ2＋Ｘ
k-3・ｈ3＋Ｘk-4・ｈ4となる。
【０００６】ここで、判定されたディジタル情報系列Ｘ
k-1，Ｘk-2，Ｘk-3，Ｘk-4に誤りがなく、原ディジタル
情報系列ｘk-1，ｘk-2，ｘk-3，ｘk-4に等しいものとす
れば、推定号間干渉信号１５は、ｘk-1・ｈ1＋ｘk-2・ｈ2
＋ｘk-3・ｈ3＋ｘk-4・ｈ4となる。その結果、入力信号１
から推定号間干渉信号１５を差し引いた信号３は、ｘ k・
ｈ0となり、前述のように符号間干渉の無い信号とな
る。これによって、比較器４において振幅の正負を判別
することで原ディジタル情報を判定することができる。
k-1，Ｘk-2，Ｘk-3，Ｘk-4に誤りがなく、原ディジタル
情報系列ｘk-1，ｘk-2，ｘk-3，ｘk-4に等しいものとす
れば、推定号間干渉信号１５は、ｘk-1・ｈ1＋ｘk-2・ｈ2
＋ｘk-3・ｈ3＋ｘk-4・ｈ4となる。その結果、入力信号１
から推定号間干渉信号１５を差し引いた信号３は、ｘ k・
ｈ0となり、前述のように符号間干渉の無い信号とな
る。これによって、比較器４において振幅の正負を判別
することで原ディジタル情報を判定することができる。
【０００７】以上のように、判定帰還等化器では原ディ
ジタル情報を判定した結果を用いて等化を行なうため、
線形の等化器に比べて雑音を強調することなく等化が行
え、低い誤り率で原ディジタル情報を識別できる。この
ような従来の判定帰還等化器は、例えば、江藤良純他、
「ディジタルビデオ記録技術」、(1990.8.31)、日刊工
業新聞社、ｐ.72などに記載されている。
ジタル情報を判定した結果を用いて等化を行なうため、
線形の等化器に比べて雑音を強調することなく等化が行
え、低い誤り率で原ディジタル情報を識別できる。この
ような従来の判定帰還等化器は、例えば、江藤良純他、
「ディジタルビデオ記録技術」、(1990.8.31)、日刊工
業新聞社、ｐ.72などに記載されている。
【０００８】
【発明が解決しようとする課題】ところで、上記のごと
き判定帰還等化器をアナログ回路で実現する場合には、
正確な遅延時間を実現する遅延回路、高精度な乗算を行
なう乗算回路、遅延のない高速演算回路などが必要とな
るなど、実現が困難となる。また、ディジタル処理で実
現する場合には、乗算回路、加算回路、減算回路を必要
とするため回路規模が大きくなるとともに、乗算、加
算、減算が帰還ループ内にあるためこれら３つの演算を
１シンボル周期以内に行なう必要があり、高いデータレ
ートには対応できないという課題がある。
き判定帰還等化器をアナログ回路で実現する場合には、
正確な遅延時間を実現する遅延回路、高精度な乗算を行
なう乗算回路、遅延のない高速演算回路などが必要とな
るなど、実現が困難となる。また、ディジタル処理で実
現する場合には、乗算回路、加算回路、減算回路を必要
とするため回路規模が大きくなるとともに、乗算、加
算、減算が帰還ループ内にあるためこれら３つの演算を
１シンボル周期以内に行なう必要があり、高いデータレ
ートには対応できないという課題がある。
【０００９】そこで本発明は、上記課題を解決すべく、
判定帰還等化器と同じ機能をごく簡単なディジタル回路
によって実現する復号装置を提供することである。
判定帰還等化器と同じ機能をごく簡単なディジタル回路
によって実現する復号装置を提供することである。
【００１０】また、判定帰還等化器と同じ機能をディジ
タル回路によって実現するとともに高いデータレートに
も対応できる復号装置を提供することも目的としてい
る。
タル回路によって実現するとともに高いデータレートに
も対応できる復号装置を提供することも目的としてい
る。
【００１１】さらに、本発明の他の目的は、ディジタル
処理による判定帰還等化器を備えて低い誤り率で原ディ
ジタル情報を再生する磁気再生装置を提供すことであ
る。
処理による判定帰還等化器を備えて低い誤り率で原ディ
ジタル情報を再生する磁気再生装置を提供すことであ
る。
【００１２】
【課題を解決するための手段】上記目的を達成するた
め、本発明の復号装置は、２値基底変調されて伝送ない
し再生されたＰＣＭ信号を所定の符号間干渉を有するよ
う等化する等化手段と、前記等化手段の出力信号をＭビ
ット（Ｍは自然数）のディジタル信号に変換するＡＤ変
換手段と、復号された１ビットの符号をＴ、２Ｔ、・・
・、ＮＴ（Ｔはシンボル周期、Ｎは自然数）だけそれぞ
れ遅延して計Ｎビットの信号を出力する遅延手段と、前
記ＡＤ変換手段の出力信号と前記遅延手段の出力信号と
の計（Ｍ＋Ｎ）ビットの信号を入力とし所定の規則によ
りこれをデコードして前記復号された符号を出力するデ
コード手段とを備えたものである。
め、本発明の復号装置は、２値基底変調されて伝送ない
し再生されたＰＣＭ信号を所定の符号間干渉を有するよ
う等化する等化手段と、前記等化手段の出力信号をＭビ
ット（Ｍは自然数）のディジタル信号に変換するＡＤ変
換手段と、復号された１ビットの符号をＴ、２Ｔ、・・
・、ＮＴ（Ｔはシンボル周期、Ｎは自然数）だけそれぞ
れ遅延して計Ｎビットの信号を出力する遅延手段と、前
記ＡＤ変換手段の出力信号と前記遅延手段の出力信号と
の計（Ｍ＋Ｎ）ビットの信号を入力とし所定の規則によ
りこれをデコードして前記復号された符号を出力するデ
コード手段とを備えたものである。
【００１３】また、本発明の磁気再生装置は、磁気記録
媒体に２値基底変調されて記録されたＰＣＭ信号を読み
出す磁気ヘッドと、読み出された信号を所定の符号間干
渉を有するよう等化する等化手段と、前記等化手段の出
力信号をＭビット（Ｍは自然数）のディジタル信号に変
換するＡＤ変換手段と、復号された１ビットの符号を
Ｔ、２Ｔ、・・・、ＮＴ（Ｔはシンボル周期、Ｎは自然
数）だけそれぞれ遅延して計Ｎビットの信号を出力する
遅延手段と、前記ＡＤ変換手段の出力信号と前記遅延手
段の出力信号との計（Ｍ＋Ｎ）ビットの信号を入力とし
所定の規則によりこれをデコードして前記復号された符
号を出力するデコード手段とを備えたものである。
媒体に２値基底変調されて記録されたＰＣＭ信号を読み
出す磁気ヘッドと、読み出された信号を所定の符号間干
渉を有するよう等化する等化手段と、前記等化手段の出
力信号をＭビット（Ｍは自然数）のディジタル信号に変
換するＡＤ変換手段と、復号された１ビットの符号を
Ｔ、２Ｔ、・・・、ＮＴ（Ｔはシンボル周期、Ｎは自然
数）だけそれぞれ遅延して計Ｎビットの信号を出力する
遅延手段と、前記ＡＤ変換手段の出力信号と前記遅延手
段の出力信号との計（Ｍ＋Ｎ）ビットの信号を入力とし
所定の規則によりこれをデコードして前記復号された符
号を出力するデコード手段とを備えたものである。
【００１４】
【作用】本発明は上記した構成により、デコード手段と
遅延手段のみを用いて判定帰還等化器と同じ機能をディ
ジタル回路で実現でき、ごく小さな回路規模でよい。ま
た、帰還ループ内に含まれるのはデコード手段のみであ
るため、高いデータレートにも対応できる。
遅延手段のみを用いて判定帰還等化器と同じ機能をディ
ジタル回路で実現でき、ごく小さな回路規模でよい。ま
た、帰還ループ内に含まれるのはデコード手段のみであ
るため、高いデータレートにも対応できる。
【００１５】
【実施例】以下、本発明の第１の実施例について説明す
る。図１は、本発明の復号装置の一実施例の構成図であ
る。
る。図１は、本発明の復号装置の一実施例の構成図であ
る。
【００１６】図１において、入力信号１００は、２値基
底変調されて符号間干渉のある通信伝送路を経たＰＣＭ
信号である。信号１００は、等化回路１０１において、
伝送から等化回路１０１の出力に至るまでの系が特定の
符号間干渉を受ける特性となるよう等化する。本実施例
では、伝送から等化回路１０１の出力に至る系のシンボ
ル周期Ｔごとのインパルス応答が｛ｈ0,ｈ1,ｈ2,ｈ3,ｈ
4｝となるように等化する。従って、時刻ｋＴにおける
等化回路１０１の出力信号をａkとし、時刻ｋＴにおけ
る原ディジタル情報をｘk（ｘkは１ないしー1）とする
と、信号ａkは次の（数２）で表わされる信号に伝送路
で発生した雑音が付加された信号となる。
底変調されて符号間干渉のある通信伝送路を経たＰＣＭ
信号である。信号１００は、等化回路１０１において、
伝送から等化回路１０１の出力に至るまでの系が特定の
符号間干渉を受ける特性となるよう等化する。本実施例
では、伝送から等化回路１０１の出力に至る系のシンボ
ル周期Ｔごとのインパルス応答が｛ｈ0,ｈ1,ｈ2,ｈ3,ｈ
4｝となるように等化する。従って、時刻ｋＴにおける
等化回路１０１の出力信号をａkとし、時刻ｋＴにおけ
る原ディジタル情報をｘk（ｘkは１ないしー1）とする
と、信号ａkは次の（数２）で表わされる信号に伝送路
で発生した雑音が付加された信号となる。
【００１７】
【数２】
【００１８】ただし、本実施例ではＮ＝４である。等化
回路１０１の出力信号は、ＡＤ変換器１０２においてデ
ィジタル信号に変換され、４ビットで表わされる信号１
０９となる。信号１０９は、後に詳述するデコード回路
１０３に入力される。
回路１０１の出力信号は、ＡＤ変換器１０２においてデ
ィジタル信号に変換され、４ビットで表わされる信号１
０９となる。信号１０９は、後に詳述するデコード回路
１０３に入力される。
【００１９】デコード回路１０３から出力される信号５
は、原ディジタル情報を判定した結果を示す１ビットの
判定ディジタル情報である。判定ディジタル情報５は、
シフトレジスタ１０４に入力される。シフトレジスタ１
０４は、信号を１シンボル周期Ｔずつ順次遅延して、信
号１０５，１０６，１０７および１０８を出力する。こ
こで、時刻ｋＴにおける判定ディジタル情報５をＸ
k（Ｘkは１ないしー1）とすれば、信号１０５，１０６，
１０７及び１０８はそれぞれＸk-1，Ｘk-2，Ｘk-3，Ｘ
k-4となる。信号１０５，１０６，１０７および１０８
は、先の信号１０９とともにデコード回路１０３に入力
される。
は、原ディジタル情報を判定した結果を示す１ビットの
判定ディジタル情報である。判定ディジタル情報５は、
シフトレジスタ１０４に入力される。シフトレジスタ１
０４は、信号を１シンボル周期Ｔずつ順次遅延して、信
号１０５，１０６，１０７および１０８を出力する。こ
こで、時刻ｋＴにおける判定ディジタル情報５をＸ
k（Ｘkは１ないしー1）とすれば、信号１０５，１０６，
１０７及び１０８はそれぞれＸk-1，Ｘk-2，Ｘk-3，Ｘ
k-4となる。信号１０５，１０６，１０７および１０８
は、先の信号１０９とともにデコード回路１０３に入力
される。
【００２０】ところでデコード回路１０３は、信号１０
９（４ビット）と、信号１０５，１０６，１０７および
１０８の計８ビットで表わされる数値をアドレス情報と
し、そのアドレスに対応してあらかじめ記憶した信号を
判定ディジタル情報５として出力する読みだし専用メモ
リ（ＲＯＭ）である。
９（４ビット）と、信号１０５，１０６，１０７および
１０８の計８ビットで表わされる数値をアドレス情報と
し、そのアドレスに対応してあらかじめ記憶した信号を
判定ディジタル情報５として出力する読みだし専用メモ
リ（ＲＯＭ）である。
【００２１】このＲＯＭにあらかじめ記憶されている情
報は、時刻ｋＴにおいて信号１０９で表わされる値をａ
kとし、ＲＯＭの出力をＸkとして、（数１）の規則に従
っている（本実施例ではＮ＝４）。判定されたディジタ
ル情報系列Ｘk-1，Ｘk-2，Ｘ k-3，Ｘk-4に誤りがなく、
原ディジタル情報系列ｘk-1，ｘk-2，ｘk-3，ｘk-4に等
しいものとすれば、
報は、時刻ｋＴにおいて信号１０９で表わされる値をａ
kとし、ＲＯＭの出力をＸkとして、（数１）の規則に従
っている（本実施例ではＮ＝４）。判定されたディジタ
ル情報系列Ｘk-1，Ｘk-2，Ｘ k-3，Ｘk-4に誤りがなく、
原ディジタル情報系列ｘk-1，ｘk-2，ｘk-3，ｘk-4に等
しいものとすれば、
【００２２】
【数３】
【００２３】はｘk・ｈ0に等しくなり符号間干渉を取り
除いた信号を表わすため、（数３）の符号によって原デ
ィジタル情報を判定することができる。（数１）はこの
関係を記述したものである。これによってすでに明かな
ように、判定ディジタル情報５は判定帰還等化器と全く
同等の判定結果が得られる。
除いた信号を表わすため、（数３）の符号によって原デ
ィジタル情報を判定することができる。（数１）はこの
関係を記述したものである。これによってすでに明かな
ように、判定ディジタル情報５は判定帰還等化器と全く
同等の判定結果が得られる。
【００２４】以上のように、本実施例では、ＲＯＭとシ
フトレジスタのみを用いて判定帰還等化器と同じ機能を
ディジタル回路で実現でき、ごく小さな回路規模で実現
できる。また、アナログ回路で実現する場合と異なり、
遅延時間や乗算係数などの高精度な調整は一切必要とし
ない。さらに、帰還ループ内に含まれるのはＲＯＭのみ
であるため、高いデータレートにも容易に対応できる。
フトレジスタのみを用いて判定帰還等化器と同じ機能を
ディジタル回路で実現でき、ごく小さな回路規模で実現
できる。また、アナログ回路で実現する場合と異なり、
遅延時間や乗算係数などの高精度な調整は一切必要とし
ない。さらに、帰還ループ内に含まれるのはＲＯＭのみ
であるため、高いデータレートにも容易に対応できる。
【００２５】次に、本発明の第２の実施例について説明
する。図２は、本発明の復号装置の第２の実施例の構成
図である。図２において、先の第１の実施例と同じ機能
のブロック、信号には同一番号を付した。
する。図２は、本発明の復号装置の第２の実施例の構成
図である。図２において、先の第１の実施例と同じ機能
のブロック、信号には同一番号を付した。
【００２６】図１の先の実施例では等化回路をアナログ
処理の形態で実施したが、本実施例ではディジタル処理
の形態で実施する。すなわち、入力信号１００は、まず
ＡＤ変換器１１０に入力されてディジタル信号に変換さ
れる。ディジタル信号に変換された信号は、等化回路１
１１においてディジタル処理により、伝送から信号１０
９に至る系のインパルス応答が｛ｈ0,ｈ1,ｈ2,ｈ3,
ｈ4｝となるよう等化する。以下、信号１０９から判定
ディジタル情報５が得られるまでの構成および動作は、
先の第１の実施例と全く同様である。
処理の形態で実施したが、本実施例ではディジタル処理
の形態で実施する。すなわち、入力信号１００は、まず
ＡＤ変換器１１０に入力されてディジタル信号に変換さ
れる。ディジタル信号に変換された信号は、等化回路１
１１においてディジタル処理により、伝送から信号１０
９に至る系のインパルス応答が｛ｈ0,ｈ1,ｈ2,ｈ3,
ｈ4｝となるよう等化する。以下、信号１０９から判定
ディジタル情報５が得られるまでの構成および動作は、
先の第１の実施例と全く同様である。
【００２７】この第２の実施例では、等化回路をディジ
タル処理で実現しているため、先の第１の実施例と比べ
てより正確に所定の等化が行える。その結果、その後の
判定帰還等化がより正確に機能し、一層低い誤り率で原
ディジタル情報が復号できる。
タル処理で実現しているため、先の第１の実施例と比べ
てより正確に所定の等化が行える。その結果、その後の
判定帰還等化がより正確に機能し、一層低い誤り率で原
ディジタル情報が復号できる。
【００２８】なお、第１、第２の実施例では、デコード
回路１０３は読みだし専用メモリ（ＲＯＭ）であった
が、デコード回路１０３を図３のように構成してもよ
い。図３では、デコード回路１０３は、信号１０９と、
信号１０５、１０６、１０７および１０８で表わされる
数値をアドレス情報とし、そのアドレスに対応してあら
かじめ記憶した信号を判定ディジタル情報５として出力
する書き込み可能なランダムアクセスメモリ（ＲＡＭ）
２００と、ＲＡＭ２００を制御するメモリ制御回路２０
１によって構成されている。
回路１０３は読みだし専用メモリ（ＲＯＭ）であった
が、デコード回路１０３を図３のように構成してもよ
い。図３では、デコード回路１０３は、信号１０９と、
信号１０５、１０６、１０７および１０８で表わされる
数値をアドレス情報とし、そのアドレスに対応してあら
かじめ記憶した信号を判定ディジタル情報５として出力
する書き込み可能なランダムアクセスメモリ（ＲＡＭ）
２００と、ＲＡＭ２００を制御するメモリ制御回路２０
１によって構成されている。
【００２９】メモリ制御回路２０１は、所定のタイミン
グで、ＲＡＭ２００に（数１）の規則に従って情報の書
き込みを行なう。このような構成にすることで、伝送か
ら等化回路１０１の出力に至る系のインパルス応答が変
化した場合においても、それに応じてＲＡＭ２００の内
容を書き換えることで随時対応できるという優れた特徴
がある。
グで、ＲＡＭ２００に（数１）の規則に従って情報の書
き込みを行なう。このような構成にすることで、伝送か
ら等化回路１０１の出力に至る系のインパルス応答が変
化した場合においても、それに応じてＲＡＭ２００の内
容を書き換えることで随時対応できるという優れた特徴
がある。
【００３０】また、デコード回路１０３を上記のごとく
ＲＯＭやＲＡＭなどのメモリ回路を用いて構成するので
はなく、組合せ論理回路によって実現してもよい。
ＲＯＭやＲＡＭなどのメモリ回路を用いて構成するので
はなく、組合せ論理回路によって実現してもよい。
【００３１】次に、本発明の第３の実施例について説明
する。図４は、本発明の磁気再生装置の一実施例の構成
図である。図４において、図１に示した先の復号装置の
実施例と同一機能のブロックおよび信号には同番号を付
した。
する。図４は、本発明の磁気再生装置の一実施例の構成
図である。図４において、図１に示した先の復号装置の
実施例と同一機能のブロックおよび信号には同番号を付
した。
【００３２】図４において、磁気記録媒体１２０には２
値基底変調された信号が記録されている。記録された信
号は、磁気ヘッド１２１を介して再生される。再生され
た信号は再生アンプ１２２によって増幅され、信号１０
０となる。信号１００は、記録および再生にともなう周
波数特性の劣化によって符号間干渉を受けているととも
に、記録および再生に伴う雑音が重畳されている。信号
１００は、等化回路１０１において、伝送から等化回路
１０１の出力に至るまでの系が特定の符号間干渉を受け
る特性となるよう等化する。
値基底変調された信号が記録されている。記録された信
号は、磁気ヘッド１２１を介して再生される。再生され
た信号は再生アンプ１２２によって増幅され、信号１０
０となる。信号１００は、記録および再生にともなう周
波数特性の劣化によって符号間干渉を受けているととも
に、記録および再生に伴う雑音が重畳されている。信号
１００は、等化回路１０１において、伝送から等化回路
１０１の出力に至るまでの系が特定の符号間干渉を受け
る特性となるよう等化する。
【００３３】本実施例では、記録から等化回路１０１の
出力に至る系のシンボル周期Ｔごとのインパルス応答が
｛ｈ0,ｈ1,ｈ2,ｈ3,ｈ4｝となるよう等化する。等化回
路１０１の出力信号は、ＡＤ変換器１０２においてディ
ジタル信号に変換され信号１０９となる。信号１０９
は、デコード回路１０３に入力される。
出力に至る系のシンボル周期Ｔごとのインパルス応答が
｛ｈ0,ｈ1,ｈ2,ｈ3,ｈ4｝となるよう等化する。等化回
路１０１の出力信号は、ＡＤ変換器１０２においてディ
ジタル信号に変換され信号１０９となる。信号１０９
は、デコード回路１０３に入力される。
【００３４】デコード回路１０３から出力される信号５
は、原ディジタル情報を判定した結果を示す１ビットの
判定ディジタル情報である。判定ディジタル情報５は、
シフトレジスタ１０５に入力される。シフトレジスタ１
０５は、信号を１シンボル周期Ｔずつ順次遅延して、信
号１０５，１０６，１０７および１０８を出力する。こ
こで、時刻ｋＴにおける判定ディジタル情報５をＸ
k（Ｘkは１ないしー1）とすれば、信号１０５，１０６，
１０７及び１０８はそれぞれＸk-1，Ｘk-2，Ｘk-3，Ｘ
k-4となる。信号１０５，１０６，１０７および１０８
は、先の信号１０９とともにデコード回路１０３に入力
される。
は、原ディジタル情報を判定した結果を示す１ビットの
判定ディジタル情報である。判定ディジタル情報５は、
シフトレジスタ１０５に入力される。シフトレジスタ１
０５は、信号を１シンボル周期Ｔずつ順次遅延して、信
号１０５，１０６，１０７および１０８を出力する。こ
こで、時刻ｋＴにおける判定ディジタル情報５をＸ
k（Ｘkは１ないしー1）とすれば、信号１０５，１０６，
１０７及び１０８はそれぞれＸk-1，Ｘk-2，Ｘk-3，Ｘ
k-4となる。信号１０５，１０６，１０７および１０８
は、先の信号１０９とともにデコード回路１０３に入力
される。
【００３５】デコード回路１０３は、信号１０９（４ビ
ット）と、信号１０５，１０６，１０７および１０８の
計８ビットで表わされる数値ををアドレス情報とし、そ
のアドレスに対応してあらかじめ記憶した信号を判定デ
ィジタル情報５として出力する読みだし専用メモリ（Ｒ
ＯＭ）である。
ット）と、信号１０５，１０６，１０７および１０８の
計８ビットで表わされる数値ををアドレス情報とし、そ
のアドレスに対応してあらかじめ記憶した信号を判定デ
ィジタル情報５として出力する読みだし専用メモリ（Ｒ
ＯＭ）である。
【００３６】このＲＯＭにあらかじめ記憶されている情
報は、時刻ｋＴにおいて信号１０９で表わされる値をａ
kとし、ＲＯＭの出力をＸkとして、（数１）の規則に従
っている（本実施例ではＮ＝４）。これにより、先の第
１の実施例と同様に、判定ディジタル情報５は判定帰還
等化器と全く同等の判定結果が得られる。
報は、時刻ｋＴにおいて信号１０９で表わされる値をａ
kとし、ＲＯＭの出力をＸkとして、（数１）の規則に従
っている（本実施例ではＮ＝４）。これにより、先の第
１の実施例と同様に、判定ディジタル情報５は判定帰還
等化器と全く同等の判定結果が得られる。
【００３７】なお、本実施例では、等化回路１０１は記
録から等化回路１０１の出力に至る系のインパルス応答
が｛ｈ0,ｈ1,ｈ2,ｈ3,ｈ4｝となるよう等化するものと
した。実際には、等化特性は、等化回路の出力における
雑音電力スペクトル密度が白色になるとともに、符号間
干渉列が最小位相推移特性となるよう等化することが望
ましい（例えば、江藤良純他、「ディジタルビデオ記録
技術」、(1990.8.31)、日刊工業新聞社、ｐ.72）。
録から等化回路１０１の出力に至る系のインパルス応答
が｛ｈ0,ｈ1,ｈ2,ｈ3,ｈ4｝となるよう等化するものと
した。実際には、等化特性は、等化回路の出力における
雑音電力スペクトル密度が白色になるとともに、符号間
干渉列が最小位相推移特性となるよう等化することが望
ましい（例えば、江藤良純他、「ディジタルビデオ記録
技術」、(1990.8.31)、日刊工業新聞社、ｐ.72）。
【００３８】一般に、磁気再生装置では、再生された信
号の符号間干渉列は長く、また雑音は有色雑音となる。
このような場合、本実施例のごとく判定帰還等化によっ
て原ディジタル情報の復号することで、線形な等化フィ
ルタを用いた場合にくらべて、誤り率を大きく低減でき
る。さらに本実施例では、判定帰還器はＲＯＭとシフト
レジスタのみを用いてごく小さな回路規模のディジタル
回路で実現できる。また、アナログ回路で実現する場合
と異なり、遅延時間や乗算係数などの高精度な調整は一
切必要としない。さらに、帰還ループ内に含まれるのは
ＲＯＭのみであるため、高いデータレートにも容易に対
応できる。
号の符号間干渉列は長く、また雑音は有色雑音となる。
このような場合、本実施例のごとく判定帰還等化によっ
て原ディジタル情報の復号することで、線形な等化フィ
ルタを用いた場合にくらべて、誤り率を大きく低減でき
る。さらに本実施例では、判定帰還器はＲＯＭとシフト
レジスタのみを用いてごく小さな回路規模のディジタル
回路で実現できる。また、アナログ回路で実現する場合
と異なり、遅延時間や乗算係数などの高精度な調整は一
切必要としない。さらに、帰還ループ内に含まれるのは
ＲＯＭのみであるため、高いデータレートにも容易に対
応できる。
【００３９】次に、本発明の第４の実施例について説明
する。図５は、本発明の磁気再生装置の他の実施例の構
成図である。図５において、図４に示した先の第３の実
施例と同じ機能のブロック、信号には同一番号を付し
た。図４の先の実施例では等化回路をアナログ処理の形
態で実施したが、本実施例ではディジタル処理の形態で
実施する。
する。図５は、本発明の磁気再生装置の他の実施例の構
成図である。図５において、図４に示した先の第３の実
施例と同じ機能のブロック、信号には同一番号を付し
た。図４の先の実施例では等化回路をアナログ処理の形
態で実施したが、本実施例ではディジタル処理の形態で
実施する。
【００４０】すなわち、再生アンプ１２２の出力である
信号１００は、まずＡＤ変換器１１０に入力されてディ
ジタル信号に変換される。ディジタル信号に変換された
信号は、等化回路１１１においてディジタル処理によ
り、記録から信号１０９に至る系のインパルス応答が
｛ｈ0,ｈ1,ｈ2,ｈ3,ｈ4｝となるよう等化する。以下、
信号１０９から判定ディジタル情報５が得られるまでの
構成および動作は、第３の実施例と全く同様である。
信号１００は、まずＡＤ変換器１１０に入力されてディ
ジタル信号に変換される。ディジタル信号に変換された
信号は、等化回路１１１においてディジタル処理によ
り、記録から信号１０９に至る系のインパルス応答が
｛ｈ0,ｈ1,ｈ2,ｈ3,ｈ4｝となるよう等化する。以下、
信号１０９から判定ディジタル情報５が得られるまでの
構成および動作は、第３の実施例と全く同様である。
【００４１】この第４の実施例では、等化回路をディジ
タル処理で実現しているため、先の第３の実施例と比べ
てより正確に所定の等化が行える。その結果、その後の
判定帰還等化がより正確に機能し、一層低い誤り率で原
ディジタル情報が復号できる。
タル処理で実現しているため、先の第３の実施例と比べ
てより正確に所定の等化が行える。その結果、その後の
判定帰還等化がより正確に機能し、一層低い誤り率で原
ディジタル情報が復号できる。
【００４２】尚、第３、第４の実施例では、デコード回
路１０３は読みだし専用メモリ（ＲＯＭ）であったが、
第１、第２の実施例でも述べたように、デコード回路１
０３を図３のように、ＲＡＭ２００とメモリ制御回路２
０１により構成してもよい。また、デコード回路１０３
を上記のごとくＲＯＭやＲＡＭなどのメモリ回路を用い
て構成するのではなく、組合せ論理回路によって実現し
てもよい。
路１０３は読みだし専用メモリ（ＲＯＭ）であったが、
第１、第２の実施例でも述べたように、デコード回路１
０３を図３のように、ＲＡＭ２００とメモリ制御回路２
０１により構成してもよい。また、デコード回路１０３
を上記のごとくＲＯＭやＲＡＭなどのメモリ回路を用い
て構成するのではなく、組合せ論理回路によって実現し
てもよい。
【００４３】
【発明の効果】本発明の復号装置は、デコード手段とシ
フトレジスタなどの遅延手段のみを用いて判定帰還等化
器と同じ機能をディジタル回路で実現でき、ごく小さな
回路規模でよい。また、アナログ回路で実現する場合と
異なり、遅延時間や乗算係数などの高精度な調整は一切
必要としない。さらに、帰還ループ内に含まれるのはデ
コード手段のみであるため、高いデータレートにも対応
できる。
フトレジスタなどの遅延手段のみを用いて判定帰還等化
器と同じ機能をディジタル回路で実現でき、ごく小さな
回路規模でよい。また、アナログ回路で実現する場合と
異なり、遅延時間や乗算係数などの高精度な調整は一切
必要としない。さらに、帰還ループ内に含まれるのはデ
コード手段のみであるため、高いデータレートにも対応
できる。
【００４４】また、本発明の磁気再生装置は、上記した
特徴を持つディジタル処理による判定帰還等化器を備え
て低い誤り率で原ディジタル情報を再生できる。
特徴を持つディジタル処理による判定帰還等化器を備え
て低い誤り率で原ディジタル情報を再生できる。
【図１】本発明の第１の実施例を示す構成図
【図２】本発明の第２の実施例を示す構成図
【図３】デコード回路の実施例を示す構成図
【図４】本発明の第３の実施例を示す構成図
【図５】本発明の第４の実施例を示す構成図
【図６】従来の判定帰還等化器の構成図
１０１、１１１ 等化回路 １０２、１１０ ＡＤ変換器 １０３ デコード回路 １０４ シフトレジスタ １２１ 磁気ヘッド
Claims (10)
- 【請求項１】２値基底変調されて伝送ないし再生された
ＰＣＭ信号を所定の符号間干渉を有するよう等化する等
化手段と、前記等化手段の出力信号をＭビット（Ｍは自
然数）のディジタル信号に変換するＡＤ変換手段と、復
号された１ビットの符号をＴ、２Ｔ、・・・、ＮＴ（Ｔ
はシンボル周期、Ｎは自然数）だけそれぞれ遅延して計
Ｎビットの信号を出力する遅延手段と、前記ＡＤ変換手
段の出力信号と前記遅延手段の出力信号との計（Ｍ＋
Ｎ）ビットの信号を入力とし所定の規則によりこれをデ
コードして前記復号された符号を出力するデコード手段
とを備えた復号装置。 - 【請求項２】２値基底変調されて伝送ないし再生された
ＰＣＭ信号をディジタル信号に変換するＡＤ変換手段
と、前記ＡＤ変換手段の出力を所定の符号間干渉を有す
るよう等化してＭビット（Ｍは自然数）の信号を出力す
るする等化手段と、復号された１ビットの符号をＴ、２
Ｔ、・・・、ＮＴ（Ｔはシンボル周期、Ｎは自然数）だ
けそれぞれ遅延して計Ｎビットの信号を出力する遅延手
段と、前記等化手段の出力信号と前記遅延手段の出力信
号との計（Ｍ＋Ｎ）ビットの信号を入力とし所定の規則
によりこれをデコードして前記復号された符号を出力す
るデコード手段とを備えた復号装置。 - 【請求項３】等化手段の出力における符号間干渉列を
｛ｈi｝（ｉは０からＮ−１の整数）とし、時刻ｋＴ
（ｋは整数）においてデコード手段に入力されるＭビッ
トで表わされる信号をａkとし、時刻ｋにおいてデコー
ド手段から出力される復号された符号をＸkとし、遅延
手段からデコード手段に入力される復号されたＮビット
の符号系列を｛Ｘj｝（ｊは（ｋ−Ｎ）から（ｋ−１）
の整数）としたとき、デコード手段の入力信号とそれに
対応する復号された符号との関係は、 【数１】 であることを特徴とする請求項１または２記載の復号装
置。 - 【請求項４】デコード手段は、（Ｍ＋Ｎ）ビットの入力
信号をアドレスとし、前記入力信号に対応して出力する
復号された符号を前記アドレスにあらかじめ記憶した読
みだし専用メモリにより構成されたことを特徴とする請
求項１〜３のいづれかに記載の復号装置。 - 【請求項５】デコード手段は、書き込みおよび読みだし
が可能なランダムアクセスメモリと、（Ｍ＋Ｎ）ビット
の入力信号に対応して出力する復号された符号を所定の
タイミングで前記ランダムアクセスメモリに書き込むメ
モリ制御手段とを備えたことを特徴とする請求項１〜３
のいづれかに記載の復号装置。 - 【請求項６】磁気記録媒体に２値基底変調されて記録さ
れたＰＣＭ信号を読み出す磁気ヘッドと、読み出された
信号を所定の符号間干渉を有するよう等化する等化手段
と、前記等化手段の出力信号をＭビット（Ｍは自然数）
のディジタル信号に変換するＡＤ変換手段と、復号され
た１ビットの符号をＴ、２Ｔ、・・・、ＮＴ（Ｔはシン
ボル周期、Ｎは自然数）だけそれぞれ遅延して計Ｎビッ
トの信号を出力する遅延手段と、前記ＡＤ変換手段の出
力信号と前記遅延手段の出力信号との計（Ｍ＋Ｎ）ビッ
トの信号を入力とし所定の規則によりこれをデコードし
て前記復号された符号を出力するデコード手段とを備え
た磁気再生装置。 - 【請求項７】磁気記録媒体に２値基底変調されて記録さ
れたＰＣＭ信号を読み出す磁気ヘッドと、読み出された
信号をディジタル信号に変換するＡＤ変換手段と、前記
ＡＤ変換手段の出力を所定の符号間干渉を有するよう等
化してＭビット（Ｍは自然数）の信号を出力するする等
化手段と、復号された１ビットの符号をＴ、２Ｔ、・・
・、ＮＴ（Ｔはシンボル周期、Ｎは自然数）だけそれぞ
れ遅延して計Ｎビットの信号を出力する遅延手段と、前
記等化手段の出力信号と前記遅延手段の出力信号との計
（Ｍ＋Ｎ）ビットの信号を入力とし所定の規則によりこ
れをデコードして前記復号された符号を出力するデコー
ド手段とを備えた磁気再生装置。 - 【請求項８】等化手段の出力における符号間干渉列を
｛ｈi｝（ｉは０からＮ−１の整数）とし、時刻ｋＴ
（ｋは整数）においてデコード手段に入力されるＭビッ
トで表わされる信号をａkとし、時刻ｋにおいて前記デ
コード手段から出力される復号された符号をＸkとし、
遅延手段から前記デコード手段に入力される復号された
Ｎビットの符号系列を｛Ｘj｝（ｊは（ｋ−Ｎ）から
（ｋ−１）の整数）としたとき、前記デコード手段の入
力信号とそれに対応する復号された符号との関係は、
（数１）であることを特徴とする請求項６または７記載
の磁気再生装置。 - 【請求項９】デコード手段は、（Ｍ＋Ｎ）ビットの入力
信号をアドレスとし、前記入力信号に対応して出力する
復号された符号を前記アドレスにあらかじめ記憶した読
みだし専用メモリにより構成されたことを特徴とする請
求項６〜８のいづれかに記載の磁気再生装置。 - 【請求項１０】デコード手段は、書き込みおよび読みだ
しが可能なランダムアクセスメモリと、（Ｍ＋Ｎ）ビッ
トの入力信号に対応して出力する復号された符号を所定
のタイミングで前記ランダムアクセスメモリに書き込む
メモリ制御手段とを備えたことを特徴とする請求項６〜
８のいづれかに記載の磁気再生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5276399A JPH07130097A (ja) | 1993-11-05 | 1993-11-05 | 復号装置及び磁気再生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5276399A JPH07130097A (ja) | 1993-11-05 | 1993-11-05 | 復号装置及び磁気再生装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07130097A true JPH07130097A (ja) | 1995-05-19 |
Family
ID=17568871
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5276399A Pending JPH07130097A (ja) | 1993-11-05 | 1993-11-05 | 復号装置及び磁気再生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07130097A (ja) |
-
1993
- 1993-11-05 JP JP5276399A patent/JPH07130097A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3540329B2 (ja) | ノイズ予測最尤検出の装置および方法 | |
| US5343335A (en) | Signal processing system having intersymbol-interference cancelling means and method of same | |
| US5774470A (en) | Digital signal processor, error detection method, and recording medium reproducer | |
| US5729517A (en) | Data detecting circuit | |
| JP3233485B2 (ja) | ディジタル信号検出回路 | |
| JP3648308B2 (ja) | 等化器および磁気記録信号再生装置 | |
| US20050219985A1 (en) | Reproduced signal processor and reproduced signal processing method | |
| JP3331818B2 (ja) | ディジタル情報再生装置 | |
| JPH07130097A (ja) | 復号装置及び磁気再生装置 | |
| JP2834170B2 (ja) | ２値信号伝送システム | |
| JP2855717B2 (ja) | 符号間干渉除去装置 | |
| JPH09153261A (ja) | データ再生検出装置 | |
| US7302019B2 (en) | Maximum likelihood decoding method and maximum likelihood decoder | |
| JP3238053B2 (ja) | データ検出回路 | |
| JP3858362B2 (ja) | 復号化装置とその方法、および、データ再生装置 | |
| JPH06187737A (ja) | 情報記録再生装置 | |
| JP3332696B2 (ja) | ディジタル記録信号再生装置および方法 | |
| KR0183947B1 (ko) | 적응형 비터비 검출기 | |
| KR100253735B1 (ko) | 디지탈 자기 기록/재생 시스템의 동기식 부분 응답 채널 데이터 검출기 | |
| JPH10198913A (ja) | 判定帰還等化方法及び判定帰還等化器 | |
| JPH08227559A (ja) | ディジタル信号変調装置 | |
| KR100257730B1 (ko) | 디지탈 브이씨알의 적응 등화기 | |
| JP4541816B2 (ja) | 再生装置 | |
| JP2586789B2 (ja) | ディジタル信号記録再生装置用自動等化器 | |
| JPH11273256A (ja) | 自動等化回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041207 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041208 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081217 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091217 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20091217 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20101217 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101217 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111217 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20111217 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121217 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131217 Year of fee payment: 9 |