JPH07122586A - Resin-sealed type semiconductor device and manufacture thereof - Google Patents

Resin-sealed type semiconductor device and manufacture thereof

Info

Publication number
JPH07122586A
JPH07122586A JP26637893A JP26637893A JPH07122586A JP H07122586 A JPH07122586 A JP H07122586A JP 26637893 A JP26637893 A JP 26637893A JP 26637893 A JP26637893 A JP 26637893A JP H07122586 A JPH07122586 A JP H07122586A
Authority
JP
Japan
Prior art keywords
resin
semiconductor chip
protrusion
chip
sealing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP26637893A
Other languages
Japanese (ja)
Other versions
JP3173250B2 (en
Inventor
Toru Kihira
徹 紀平
Mutsumi Nagano
睦 長野
Kenji Osawa
健治 大沢
Makoto Ito
伊藤  誠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP26637893A priority Critical patent/JP3173250B2/en
Publication of JPH07122586A publication Critical patent/JPH07122586A/en
Application granted granted Critical
Publication of JP3173250B2 publication Critical patent/JP3173250B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B29WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29CSHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C45/00Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor
    • B29C45/14Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles
    • B29C45/14639Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles for obtaining an insulating effect, e.g. for electrical components
    • B29C45/14655Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles for obtaining an insulating effect, e.g. for electrical components connected to or mounted on a carrier, e.g. lead frame
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

PURPOSE:To prevent the up and down movement and the inclination of a semi conductor chip with the pressure of molten resin, which is injected into a forming metal mold. CONSTITUTION:A plurality of protruding parts 30 of resin or metal having the height corresponding to the thickness of sealing resin 12 is provided on the surface and/or rear surface of a semiconductor chip, or on the rear surface of the die pad of a lead frame. The end part of the protruding parts 30 are brought into contact with cavity faces 43A and 44A of upper and lower metal molds 43 and 44 of a forming metal mold. Under this state, molten resin M is injected, and resin sealing is performed. Therefore, the stay shift of the semiconductor chip can be suppressed by the presence of a plurality of the protruding parts 300. Therefore, wire breakdown can be prevented, the contact of inner leads and the edge of the semiconductor chip 10 can be avoided and the yield rate is improved.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】この発明は電子回路が集積、形成
された半導体チップ(以下、単に「ICチップ」と記
す)をトランスファーモールド法により樹脂で封止する
樹脂封止型半導体装置(以下、単に「IC」と記す)及
びその製造方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a resin-encapsulated semiconductor device (hereinafter referred to as a resin-encapsulated semiconductor device) in which a semiconductor chip on which electronic circuits are integrated and formed (hereinafter simply referred to as "IC chip") is encapsulated with a resin by a transfer molding method. (Hereinafter simply referred to as "IC") and its manufacturing method.

【0002】[0002]

【従来の技術】先ず、従来技術のIC及びその樹脂封止
方法を図15乃至図21を用いて説明する。図15は従
来技術のICの製造方法の一樹脂封止工程を示した半導
体チップ、封止金型などの断面図であり、図16は図1
5に示した樹脂封止工程において生じた不都合な状態を
説明するための半導体チップ、成形金型などの断面図で
あり、図17は図15に示した樹脂封止工程によって製
造されたICにおいて起こり得る不良例を示すICの断
面図であり、図18は図15に示した樹脂封止工程によ
って製造されたICにおいて起こり得る他の不良例を示
すICの断面図であり、図19は従来技術のICの他の
製造方法の一樹脂封止工程を示した断面図であり、図2
0は図15に示した樹脂封止工程によって製造されたI
Cの断面図であり、そして図21はこの発明の製造方法
によって製造した樹脂封止型半導体装置と、図20に示
した従来技術の製造方法によって製造した樹脂封止型半
導体装置とにおいて、半導体チップとしてメモリデバイ
スを搭載した場合の外光照射の有無によるデータ保持電
圧の変化の比較を示すグラフである。
2. Description of the Related Art First, a conventional IC and its resin sealing method will be described with reference to FIGS. FIG. 15 is a cross-sectional view of a semiconductor chip, a sealing die and the like showing one resin sealing step of a conventional IC manufacturing method, and FIG.
FIG. 17 is a cross-sectional view of a semiconductor chip, a molding die, etc. for explaining an inconvenient state that occurred in the resin sealing step shown in FIG. 5, and FIG. 17 shows an IC manufactured by the resin sealing step shown in FIG. FIG. 18 is a cross-sectional view of an IC showing a possible defective example, FIG. 18 is a cross-sectional view of an IC showing another possible defective example of the IC manufactured by the resin sealing step shown in FIG. 15, and FIG. FIG. 2 is a cross-sectional view showing a resin sealing step of another method for manufacturing an IC according to the technology.
0 is I manufactured by the resin sealing process shown in FIG.
FIG. 21 is a cross-sectional view of FIG. 21C, and FIG. 21 shows a resin-sealed semiconductor device manufactured by the manufacturing method of the present invention and a resin-sealed semiconductor device manufactured by the conventional manufacturing method shown in FIG. 9 is a graph showing a comparison of changes in data holding voltage depending on the presence or absence of external light irradiation when a memory device is mounted as a chip.

【0003】従来のICの樹脂封止は、通常、図17に
示したような成形金型を用いて行う。この成形金型は上
金型1と下金型2からなり、2つの上下金型1、2の間
に挟まれて載置されたICチップ10を所定形状の樹脂
モールドのパッケージに封止するための中空部であるキ
ャビティ1A、2Aと、溶融樹脂の通路となるランナー
部3から各キャビティ1A、2Aへの注入口となるゲー
ト部4などとから構成されている。なお、符号13は金
線などのワイヤを指し、符号14は一部のリードフレー
ムを指す。
Conventional resin encapsulation of an IC is usually performed by using a molding die as shown in FIG. This molding die is composed of an upper die 1 and a lower die 2, and an IC chip 10 sandwiched between two upper and lower dies 1 and 2 is sealed in a resin-molded package having a predetermined shape. It is composed of cavities 1A and 2A which are hollow portions for the purpose, and a gate portion 4 which is an injection port from the runner portion 3 which is a passage of the molten resin to each cavity 1A and 2A. Reference numeral 13 indicates a wire such as a gold wire, and reference numeral 14 indicates a part of the lead frame.

【0004】このような成形金型で樹脂成形を行う場
合、溶融した封止樹脂をキャビティ1A、2Aの一側方
のゲート部4及びランナー部3から注入している。この
溶融樹脂の注入時、ICチップ10及びそれが搭載され
る半導体チップ搭載部(以下、ダイパッドと記す)11
が、図16に示したように、注入された溶融樹脂Mの圧
力で設計上の位置から上下に動いたり、傾く、所謂ステ
イシフトが生じることがある。
When resin molding is performed with such a molding die, the molten sealing resin is injected from the gate portion 4 and the runner portion 3 on one side of the cavities 1A and 2A. At the time of injecting the molten resin, the IC chip 10 and a semiconductor chip mounting portion (hereinafter, referred to as a die pad) 11 on which the IC chip 10 is mounted 11
However, as shown in FIG. 16, the pressure of the injected molten resin M may cause a so-called stay shift in which the molten resin M moves up and down or tilts from the designed position.

【0005】特に、近年、電子回路の集積度が増大し、
それにつれてICチップ10の面積も増大し、そして、
ダイパッド11の面積も従来よりも大面積になってきて
いる。その一方で、ICのピン数は増えつつあり、外部
リード間ピッチも狭くなり、それに伴い、内部リードや
ダイパッド11を吊っているサポートバーの幅も細く、
かつ長くなってきている。このような構造になると僅か
な樹脂圧力でもICチップ10およびダイパッド11が
ステイシフトする。
Particularly, in recent years, the degree of integration of electronic circuits has increased,
The area of the IC chip 10 also increases accordingly, and
The area of the die pad 11 is also becoming larger than before. On the other hand, the number of pins of the IC is increasing, the pitch between the external leads is narrowing, and the width of the support bar that suspends the internal leads and the die pad 11 is narrowing accordingly.
And it is getting longer. With such a structure, the IC chip 10 and the die pad 11 are stay-shifted even with a slight resin pressure.

【0006】また更に、近年、薄型化を目的として開発
が進められているフローティングチップ構造のICで
は、リードフレームにダイパッド11が存在しないため
に、このチップのステイシフトが、ダイパッド11を有
するものと比較して、より頻繁に発生する。
Furthermore, in an IC having a floating chip structure, which is being developed for the purpose of thinning in recent years, since the die pad 11 does not exist in the lead frame, the stay shift of this chip has the die pad 11. Occurs more frequently, by comparison.

【0007】このようなICチップ10およびそのダイ
パッド11のステイシフトが激しい場合には、 1.ICチップ10の上、またはそのダイパッド11の
下(フローティングチップ構造の場合はICチップ10
の下)の、封止樹脂が封入される空間が狭くなるために
溶融樹脂Mの流動性が悪くなり、その注入した溶融樹脂
Mの表面に未充填やボイドが発生する 2.ICの縦断面構造のバランスがくずれ、内部構成材
料間の熱膨張係数の違いによってICパッケージに反り
を発生させる 3.また更に、特にICチップ10が上方に上がった場
合、図17の符号3Aに示したように、ICチップ10
とリード14との間をボンディングしているワイヤ13
が封止樹脂12の表面に露出する 4.そして更にまた、ICチップ10上のボンディング
点の位置が上昇すると、図18の符号13Bに示すよう
に、ワイヤ13が倒れてICチップ10のエッジ 部に
触れ、ショート不良を起こす 5.そしてまた、図18の13Cに示したように、ワイ
ヤ13が引っ張られて断線 する など、様々な不具合の原因になる。
When the stay shift of the IC chip 10 and its die pad 11 is severe, 1. Above the IC chip 10 or below the die pad 11 (in the case of a floating chip structure, the IC chip 10
1. Since the space below the bottom) in which the sealing resin is enclosed becomes narrow, the fluidity of the molten resin M deteriorates, and unfilled or voids are generated on the surface of the injected molten resin M. 2. The balance of the vertical cross-sectional structure of the IC is lost, and the IC package is warped due to the difference in the coefficient of thermal expansion between the internal constituent materials. Furthermore, especially when the IC chip 10 is raised upward, as shown by reference numeral 3A in FIG.
Wire 13 for bonding between the lead and the lead 14
Exposed on the surface of the sealing resin 12. Further, when the position of the bonding point on the IC chip 10 rises, the wire 13 falls down and touches the edge portion of the IC chip 10 as shown by reference numeral 13B in FIG. Further, as shown in 13C of FIG. 18, the wire 13 is pulled and broken, which causes various problems.

【0008】[0008]

【発明が解決しようとする課題】このような致命的な不
良を引き起こすステイシフトを抑えるため、特開平4─
7848、特開平3─9538に開示された発明、また
は本出願人が平成4年7月13日に出願した特許願平4
ー184854に記載の発明では、図17に示したよう
に、IC用の成形金型において、上金型1及び下金型2
でICチップ10を挟んで固定するための固定または可
動式の上下動防止ピン16を設けている。特開平4─7
848に開示された発明では、図16に示したように、
ICパッケージ10の表面上にピン痕跡17が残り、場
合によってはその箇所の、特にICチップ10の表面側
の樹脂の厚さが薄くなったり、或いはICチップ10の
表面が露出するような状態になることがある。
In order to suppress the stay shift which causes such a fatal defect, Japanese Patent Application Laid-Open No. 4 (1998)-
7848, the invention disclosed in Japanese Patent Laid-Open No. 3-9538, or the patent application No. 4 filed by the applicant on July 13, 1992.
In the invention described in US Pat. No. 184,854, as shown in FIG. 17, in an IC molding die, an upper die 1 and a lower die 2 are used.
A fixed or movable up-and-down movement prevention pin 16 for sandwiching and fixing the IC chip 10 is provided. Japanese Patent Laid-Open No. 4-7
In the invention disclosed in 848, as shown in FIG.
The pin mark 17 remains on the surface of the IC package 10, and depending on the case, the thickness of the resin at that portion, particularly on the surface side of the IC chip 10, becomes thin, or the surface of the IC chip 10 is exposed. May be.

【0009】ICがこのような状態になると、新たに、
以下に記すような事項が問題となる。即ち、 A.封止樹脂12の表面上にピン痕跡17が残るため、
外観上の問題になる。B.封止樹脂12の機械的強度が
低下する。 C.ピン痕跡17の箇所から封止樹脂12の内部に水分
などが侵入し、ICの信頼性を低下させる。 D.ピン痕跡17の部分では、ICチップ10の上の樹
脂が非常に薄くなっており、場合によってはICチップ
10の表面が露出しているため、ここから入射してくる
外部からの光が、ICチップ10の表面にまで達し、そ
の光のエネルギーの影響で、ICの電気的特性が損なわ
れることがある。例えばICがメモリデバイスの場合、
図17の点線Bで示したように、データ保持電圧が上昇
しメモリデバイスに記憶されていたデータが消えてしま
う。このようになると、IC本来の機能は損なわれ、正
常な動作が行われなくなる。
When the IC is in such a state,
The following matters will be a problem. That is, A. Since the pin mark 17 remains on the surface of the sealing resin 12,
It becomes a cosmetic problem. B. The mechanical strength of the sealing resin 12 is reduced. C. Moisture or the like penetrates into the sealing resin 12 through the pin traces 17 and reduces the reliability of the IC. D. The resin on the IC chip 10 is extremely thin at the portion of the pin mark 17, and the surface of the IC chip 10 is exposed in some cases, so that the light from the outside that enters from here is the IC. The light may reach the surface of the chip 10 and the electrical energy of the light may affect the electrical characteristics of the IC. For example, if the IC is a memory device,
As indicated by the dotted line B in FIG. 17, the data holding voltage rises and the data stored in the memory device disappears. If this happens, the original function of the IC will be lost and normal operation will not be performed.

【0010】以上のように、封止樹脂12の表面上にピ
ン痕跡17が残ると新たな問題が発生するので、これを
無くすために、本出願人が平成5年2月17日に出願し
た特願平5ー52890の発明では、パッケージ表面に
残ったピン痕跡を樹脂や金属で埋めて、前記のような問
題点を解決しようとしている。また、特開平3─953
8または本出願人が平成4年7月13日に出願した特願
平4ー184854に開示された発明では、成形金型の
突起ピンを可動式にし、樹脂封止のときにタイミングを
調整しながら、このピンを引き込めることにより、IC
パッケージ12の表面上にピン痕跡が残らないようにし
ている。
As described above, when the pin trace 17 remains on the surface of the sealing resin 12, a new problem occurs, and in order to eliminate this, the applicant filed an application on February 17, 1993. In the invention of Japanese Patent Application No. 5-52890, the pin traces remaining on the package surface are filled with resin or metal to solve the above problems. In addition, JP-A-3-953
8 or the invention disclosed in Japanese Patent Application No. 4-184854 filed by the applicant on July 13, 1992, the protrusion pin of the molding die is made movable, and the timing is adjusted at the time of resin sealing. While pulling in this pin, IC
No trace of pins is left on the surface of the package 12.

【0011】しかし、これらの発明の実施例では、基本
的に樹脂封止時に成形金型の前記上下動防止ピンがIC
チップ10の表面に接触することが多く、そのために、
ICチップの表面が傷つけられる場合がある。例えば、
上下動防止ピンによるダメージ部分がICチップの表面
の最上層部のバッシベーション膜である場合には、その
損傷部分からの水分や不純物イオンなどの侵入により、
その下層のアルミ配線が腐食される可能性がある。ま
た、ダメージそのものがさらに内部のアルミ配線などに
至った場合には、配線のずれや構造の欠陥などによっ
て、リーク電流の発生や、更には短絡現象を引き起こす
原因になる。このような現象が生じると、ICはもはや
正常に動作しなくなる。
However, in the embodiments of these inventions, basically, when the resin is sealed, the vertical movement preventing pin of the molding die is IC.
Often comes into contact with the surface of the chip 10, which is why
The surface of the IC chip may be damaged. For example,
If the damaged portion due to the vertical movement prevention pin is the passivation film on the uppermost layer of the surface of the IC chip, the invasion of water or impurity ions from the damaged portion causes
The underlying aluminum wiring may be corroded. Further, when the damage itself further reaches the internal aluminum wiring or the like, a shift of the wiring or a structural defect may cause a leak current or a short circuit phenomenon. When such a phenomenon occurs, the IC no longer operates normally.

【0012】[0012]

【課題を解決するための手段】それ故、この発明のIC
においては、ダイパッドを有するリードフレームの場合
には、半導体チップの表面上のみに、もしくはダイパッ
ドの裏面上にも、またフローティングチップ構造のリー
ドフレームの場合には、半導体チップの表面上のみに、
もしくは半導体チップの裏面上に、実用最低限の高さを
有する複数の突起物を形成した。そして、その成形金型
のキャビティの所定の位置に、前記半導体チップを搭載
したリードフレームを配置し、上下金型を締結して半導
体チップの上下動を前記突起物によりキャビティ内に規
制し、このような状態で溶融した封止樹脂を成形金型に
注入してICを得るようにし、前記課題を解決した。
Therefore, the IC of the present invention
In the case of a lead frame having a die pad, only on the front surface of the semiconductor chip, or on the back surface of the die pad, and in the case of a lead frame having a floating chip structure, only on the front surface of the semiconductor chip,
Alternatively, a plurality of protrusions having a practical minimum height are formed on the back surface of the semiconductor chip. Then, a lead frame on which the semiconductor chip is mounted is arranged at a predetermined position of the cavity of the molding die, the upper and lower dies are fastened, and the vertical movement of the semiconductor chip is restricted within the cavity by the protrusion. The above problem was solved by injecting the molten sealing resin in such a state into a molding die to obtain an IC.

【0013】[0013]

【作用】従って、成形金型のキャビティ内に存在するI
Cチップは、前記成形金型に注入された溶融樹脂の流れ
に速度差があって、前記ICチップが上下いずれかの方
に移動させられようとしても、前記複数の突起物でその
動きが規制されることになる。そして、突起物と封止樹
脂との間に若干の境界ができるものの、ICの封止樹脂
の表面に従来技術で見られたような孔やバリなどが残る
ようなことがない。また、溶融樹脂で封止されるとき
に、ICチップの表面が成形金型に設けられたピンなど
で傷つけられることがないので、ICそのものの機能が
損なわれることがない。
Therefore, I existing in the cavity of the molding die is
The movement of the C chip is regulated by the plurality of protrusions even if the IC chip is moved up or down due to a difference in speed of the flow of the molten resin injected into the molding die. Will be done. Then, although a slight boundary is formed between the protrusion and the sealing resin, holes or burrs, which are seen in the conventional technique, do not remain on the surface of the sealing resin of the IC. Further, when the surface is sealed with the molten resin, the surface of the IC chip is not damaged by the pins or the like provided in the molding die, so that the function of the IC itself is not impaired.

【0014】[0014]

【実施例】以下、この発明のIC及びその製造方法の実
施例を図1乃至図14を用いて説明する。図1はこの発
明の第1の実施例であるICを得るための樹脂封止前の
状態であって、リードフレームに半導体チップを搭載し
た構造を示していて、同図Aはその断面図、同図Bはそ
の一部斜視図であり、図2は図1に示したリードフレー
ムに搭載したICを成形金型内に収めた状態で溶融樹脂
を途中まで流した状態を示した断面図であり、そして図
3は図2の状態で樹脂封止して得られたこの発明の第1
のTAB型ICの断面図である。
Embodiments of the IC and the method of manufacturing the same according to the present invention will be described below with reference to FIGS. FIG. 1 is a state before resin sealing for obtaining an IC according to a first embodiment of the present invention, showing a structure in which a semiconductor chip is mounted on a lead frame, and FIG. 1A is a sectional view thereof. FIG. 2B is a partial perspective view thereof, and FIG. 2 is a cross-sectional view showing a state where the molten resin is flown halfway while the IC mounted on the lead frame shown in FIG. 1 is housed in a molding die. And FIG. 3 shows the first embodiment of the present invention obtained by resin sealing in the state of FIG.
3 is a cross-sectional view of the TAB IC of FIG.

【0015】また、図4はこの発明の第2の実施例であ
るICを得るための樹脂封止前の状態であって、リード
フレームに半導体チップを搭載した構造を示した断面図
であり、図5は図4に示したリードフレームに搭載した
ICを成形金型内に収めた状態で溶融樹脂を途中まで流
した状態を示した断面図であり、そして図6は図5の状
態から完全に樹脂封止して得られたこの発明の第2のT
AB型ICの断面図である。
FIG. 4 is a sectional view showing a structure in which a semiconductor chip is mounted on a lead frame in a state before resin encapsulation for obtaining an IC which is a second embodiment of the present invention. 5 is a cross-sectional view showing a state in which the IC mounted on the lead frame shown in FIG. 4 is housed in a molding die and the molten resin is flown halfway, and FIG. The second T of the present invention obtained by resin-sealing
It is sectional drawing of AB type IC.

【0016】更にまた、図7はこの発明の第3の実施例
であるICを得るための樹脂封止前の状態であって、リ
ードフレームに搭載した半導体チップに突起物を形成す
る第1の工程を示した断面図であり、図8は図7に示し
た工程に続く第2の工程を示した断面図であり、図9は
半導体チップに突起物を形成する他の方法を示した断面
図であり、図10は図7乃至図9の工程で突起物が形成
された半導体チップを成形金型に収めた状態の断面図で
あり、そして図11は図10の状態から完全に樹脂封止
して得られたこの発明の第3のICの断面図である。
Furthermore, FIG. 7 shows a state before resin encapsulation for obtaining an IC according to a third embodiment of the present invention, in which a protrusion is formed on a semiconductor chip mounted on a lead frame. 8 is a cross-sectional view showing a process, FIG. 8 is a cross-sectional view showing a second process following the process shown in FIG. 7, and FIG. 9 is a cross-sectional view showing another method of forming a protrusion on a semiconductor chip. FIG. 10 is a cross-sectional view of a semiconductor chip having protrusions formed in the steps of FIGS. 7 to 9 housed in a molding die, and FIG. It is sectional drawing of the 3rd IC of this invention obtained by stopping.

【0017】そして更にまた、図12はこの発明の第4
の実施例であるICを得るための樹脂封止前の状態であ
って、リードフレームに搭載した半導体チップに突起物
を形成する第1の工程を示した断面図であり、図13は
図12の工程で突起物が形成された半導体チップを成形
金型に収めた状態の断面図であり、そして図14は図1
3の状態から完全に樹脂封止して得られたこの発明の第
4のICの断面図である。なお、図15乃至図20に示
した従来技術と同一の構成部分には同一の符号を付し、
それらの詳細な説明を省略する。
Further, FIG. 12 shows a fourth embodiment of the present invention.
FIG. 13 is a cross-sectional view showing a first step of forming protrusions on a semiconductor chip mounted on a lead frame in a state before resin sealing for obtaining an IC which is the embodiment of FIG. FIG. 14 is a cross-sectional view showing a state in which a semiconductor chip having protrusions formed therein is housed in a molding die, and FIG.
It is sectional drawing of 4th IC of this invention obtained by completely resin-sealing from the state of 3. The same components as those of the conventional technique shown in FIGS. 15 to 20 are designated by the same reference numerals,
Detailed description thereof will be omitted.

【0018】先ず、この発明の第1の実施例を図1乃至
図3を用いて説明する。図1の実施例には、ダイパッド
レスのリードフレーム20が用いられており、銅または
銅合金で形成されたインナーリード21とアウターリー
ド22とがポリイミド製の絶縁テープ23で保持されて
いて、図1には、インナーリード21の先端部をICチ
ップ10の電極表面にアルミなどで形成した電極パッド
15に接合して、TAB型ICを得るための構成が示さ
れている。
First, a first embodiment of the present invention will be described with reference to FIGS. A die padless lead frame 20 is used in the embodiment of FIG. 1, and inner leads 21 and outer leads 22 made of copper or a copper alloy are held by an insulating tape 23 made of polyimide. 1 shows a structure for joining the tip portion of the inner lead 21 to the electrode pad 15 formed of aluminum or the like on the electrode surface of the IC chip 10 to obtain a TAB type IC.

【0019】この実施例では、ICチップ10の電極パ
ッド15を避けた表面の複数箇所に、例えば、ICチッ
プ10のコーナー部4箇所に、円柱状で所定の高さの突
起物30を接着剤18で接着する。突起物30の接着方
法としては、予めICチップ10の表面上にディスペン
サーで接着剤18を滴下し、その箇所に後から突起物3
0をマウントする方法か、予め突起物30の端面に接着
剤18を塗布して、それをICチップ10の表面にマウ
ントする方法がある。
In this embodiment, the columnar protrusions 30 having a predetermined height are adhered to a plurality of places on the surface of the IC chip 10 avoiding the electrode pads 15, for example, four corners of the IC chip 10. Glue at 18. As a method of adhering the protrusions 30, the adhesive 18 is dropped onto the surface of the IC chip 10 in advance by a dispenser, and the protrusions 3 are later applied to the portions.
There is a method of mounting 0, or a method of applying the adhesive 18 to the end surface of the protrusion 30 in advance and mounting it on the surface of the IC chip 10.

【0020】次に、図2に示したように、このようなI
Cチップ10を上下の成形金型に収納、締結し、樹脂封
止する。この成形金型は上金型40と下金型41とから
なり、上金型40のキャビティに対する面は平滑面に仕
上げされており、下金型41のキャビティ41Aの底面
には、前記複数の突起物30に対向した位置に固定ピン
42が一体的に形成されている。
Next, as shown in FIG.
The C chip 10 is housed in the upper and lower molding dies, fastened, and resin-sealed. This molding die is composed of an upper die 40 and a lower die 41, and the surface of the upper die 40 with respect to the cavity is finished to be smooth, and the bottom surface of the cavity 41A of the lower die 41 has the above-mentioned plurality of dies. A fixing pin 42 is integrally formed at a position facing the protrusion 30.

【0021】従って、上金型40及び下金型41とを締
結すると、上金型40の平滑面に前記突起物30の端面
が接触し、下金型41の固定ピン42がICチップ10
の裏面に接触する状態になる。このようにICチップ1
0を固定した状態で、成形金型の一方から溶融樹脂Mを
注入すると、その溶融樹脂Mの流動圧力が掛かってもI
Cチップ10は所定の位置に留まり、良好に樹脂封止さ
れる。
Therefore, when the upper mold 40 and the lower mold 41 are fastened, the end surface of the protrusion 30 contacts the smooth surface of the upper mold 40, and the fixing pin 42 of the lower mold 41 is fixed to the IC chip 10.
It comes into contact with the back surface of. IC chip 1
When the molten resin M is injected from one side of the molding die with 0 fixed, even if the flowing pressure of the molten resin M is applied, I
The C chip 10 stays at a predetermined position and is well resin-sealed.

【0022】その結果、図3に示したように、良好なT
AB型IC50が前記成形金型から取り出すことができ
る。この図3に示したIC50はアウターリード22を
所定の長さに切断し、折り曲げ加工を施したものであ
る。このIC50の下面封止樹脂12には固定ピン42
の凹型のピン痕跡17が生ずるが、IC50の裏面であ
るので、ここには回路パターンが形成されておらず、I
Cの機能は損なわれることなく、信頼性などの問題はな
い。このようなピン痕跡17がICの外観の問題などで
不都合な事柄が生じる場合には、これらピン痕跡17部
分にポッティング樹脂や金属を埋めることにより解決で
きる。
As a result, as shown in FIG.
The AB type IC 50 can be taken out from the molding die. The IC 50 shown in FIG. 3 is obtained by cutting the outer lead 22 into a predetermined length and bending it. The fixing pin 42 is provided on the lower surface sealing resin 12 of the IC 50.
Although the concave pin traces 17 of No. 1 are generated, the circuit pattern is not formed here because it is the back surface of the IC 50.
The function of C is not impaired, and there is no problem of reliability. When such pin traces 17 cause inconveniences due to problems such as the appearance of the IC, the problem can be solved by filling the pin traces 17 with potting resin or metal.

【0023】次に、この発明の第2の実施例であるIC
51(図6)の製造方法を図4乃至図6を用いて説明す
る。この実施例で用いるリードフレーム20Aは、本出
願人が出願し、平成3年6月25日に公開された特開平
3ー148856の公報に開示されており、銅または銅
合金で形成されたインナーリード21とアウターリード
22とがアルミ接合層24を介して接合され、インナー
リード21の先端部にアルミバンプ25が形成された構
造で構成されており、図4には、このアウターリード2
2の前記アルミバンプ25をICチップ10の表面のア
ルミなどで形成した電極パッド15に接合して、TAB
型ICを得るための構成を示したものである。この実施
例では、ICチップ10の表裏両面のコーナー部付近
に、例えば、片面4ヶ所、計8ヶ所に所定の長さの突起
物30を接着剤18で固定した。
Next, an IC according to a second embodiment of the present invention
The manufacturing method of 51 (FIG. 6) will be described with reference to FIGS. The lead frame 20A used in this embodiment is disclosed in Japanese Patent Application Laid-Open No. 148856/1993, which was filed by the applicant of the present application and published on June 25, 1991, and the inner frame is made of copper or copper alloy. The lead 21 and the outer lead 22 are joined together via an aluminum joining layer 24, and an aluminum bump 25 is formed at the tip of the inner lead 21. As shown in FIG.
The aluminum bump 25 of No. 2 is bonded to the electrode pad 15 formed of aluminum or the like on the surface of the IC chip 10, and the TAB is formed.
3 shows a configuration for obtaining a type IC. In this embodiment, the protrusions 30 having a predetermined length are fixed by the adhesive 18 near the corners on the front and back sides of the IC chip 10, for example, at four places on one side, for a total of eight places.

【0024】このようなICチップ10を、図5に示し
たように、上金型43及び下金型44からなる成形金型
に収納、締結する。この場合、ICチップ10表面の突
起物30の端面は上金型43のキャビティ面43Aに接
触し、ICチップ10裏面の突起物30の端面は下金型
44のキャビティ面44Aに接触した状態になる。この
ようにICチップ10を固定した状態で、成形金型の一
方から溶融樹脂Mを注入すると、その溶融樹脂Mの流動
圧力が掛かってもICチップ10は所定の位置に留まっ
て、ICチップ10のステイシフトを止め、インナーリ
ード21とICチップ10の端縁とのエッジショートを
確実に防止でき、良好に樹脂封止することができる。
As shown in FIG. 5, such an IC chip 10 is housed and fastened in a molding die including an upper die 43 and a lower die 44. In this case, the end surface of the protrusion 30 on the front surface of the IC chip 10 is in contact with the cavity surface 43A of the upper mold 43, and the end surface of the protrusion 30 on the rear surface of the IC chip 10 is in contact with the cavity surface 44A of the lower mold 44. Become. When the molten resin M is injected from one of the molding dies while the IC chip 10 is fixed in this way, the IC chip 10 stays in a predetermined position even if the flowing pressure of the molten resin M is applied, and the IC chip 10 is kept. Of the inner lead 21 and the edge of the IC chip 10 can be reliably prevented, and good resin sealing can be achieved.

【0025】その結果、図6に示したように、良好なT
AB型IC51が前記成形金型から取り出すことができ
る。この図6に示したIC51はアウターリード22を
所定の長さに切断し、折り曲げ加工を施したものであ
る。
As a result, as shown in FIG.
The AB type IC 51 can be taken out from the molding die. The IC 51 shown in FIG. 6 is obtained by cutting the outer lead 22 into a predetermined length and bending it.

【0026】前記の2実施例で用いた突起物30は樹脂
製で、この突起物30及び接着剤18が備えていなけれ
ばならない材質としては、次の条件を満たす材料が良
い。 1.成形時の温度で軟化や変形が生じないこと。 2.成形後、封止樹脂と線膨張係数がほぼ同等であるこ
と。 3.封止樹脂との密着性が良好であること。 4.突起物は遮光性の高い黒色であること。
The protrusion 30 used in the above-mentioned two embodiments is made of resin, and the material which the protrusion 30 and the adhesive 18 must have is preferably a material satisfying the following conditions. 1. Do not soften or deform at the molding temperature. 2. After molding, the coefficient of linear expansion should be almost the same as that of the sealing resin. 3. Good adhesion to the sealing resin. 4. The protrusions should be black with a high light-shielding property.

【0027】この条件を満たす突起物30に用いる樹脂
としては、封止樹脂12に用いられているエポキシ系樹
脂などの熱硬化樹脂がよい。融点が200℃以上であれ
ば、PPSなどの熱可塑性樹脂を用いてもよい。また、
接着剤18もエポキシ系樹脂の接着剤がよい。遮光性を
高めるためには突起物のエポキシ樹脂に黒色の顔料を添
加するとよい。
The resin used for the protrusions 30 satisfying this condition is preferably a thermosetting resin such as an epoxy resin used for the sealing resin 12. A thermoplastic resin such as PPS may be used as long as it has a melting point of 200 ° C. or higher. Also,
The adhesive 18 is also preferably an epoxy resin adhesive. In order to improve the light-shielding property, a black pigment may be added to the epoxy resin of the protrusion.

【0028】前記の2実施例においては予め形成された
小円柱の樹脂を接着剤でICチップに接着して突起物を
形成するようにしたが、この突起物の形成作業をより効
率よく行える方法を以下に説明する。先ず、この発明の
第3の実施例であるIC52(図11)及びその製造方
法を図7乃至図11を用いて説明する。図7にはこの発
明のICチップ10を搭載したリードフレームがステー
ジ61上に載置された状態で示されている。ICチップ
10は、ダイパッド11とこの周縁部に形成された複数
のリード14とその他の構成要素から構成された通常の
リードフレームの、前記ダイパッド11に銀ペースト等
で接着、固定されており、そしてICチップ10の表面
に形成された複数の電極パッド15がそれぞれのリード
14の内端部にワイヤ13で接続されている。
In the above-mentioned two embodiments, the resin of a small column formed in advance is adhered to the IC chip with the adhesive to form the protrusion, but the method of forming the protrusion more efficiently can be used. Will be described below. First, an IC 52 (FIG. 11) which is a third embodiment of the present invention and a method for manufacturing the IC 52 will be described with reference to FIGS. FIG. 7 shows a lead frame having the IC chip 10 of the present invention mounted on a stage 61. The IC chip 10 is adhered and fixed to the die pad 11 of a normal lead frame composed of the die pad 11, a plurality of leads 14 formed on the periphery of the die pad 11 and other components by silver paste or the like, and A plurality of electrode pads 15 formed on the surface of the IC chip 10 are connected to the inner ends of the leads 14 by wires 13.

【0029】このような状態のICチップ10の表面上
にノズル60を用いてポッティング樹脂31を滴下す
る。その後、熱処理を施し、このポッティング樹脂31
を硬化させる。この硬化した突起状の樹脂(以下、単に
「突起物31A」と記す)の高さはICチップ10の上
及びダイパッド11の下に必要な封止樹脂12(図1
1)の最低限の厚さ分は確保し、それぞれの封止樹脂1
2の設計上の厚さと同じか、それよりも若干薄い厚さの
値にすればよい。突起物31Aの高さは、塗布するポッ
ティング樹脂31の粘度などに応じ、塗布条件を調整す
る。
The potting resin 31 is dropped onto the surface of the IC chip 10 in such a state using the nozzle 60. After that, heat treatment is applied to the potting resin 31.
Cure. The height of the cured protrusion-shaped resin (hereinafter, simply referred to as “protrusion 31A”) is equal to the required height of the sealing resin 12 above the IC chip 10 and below the die pad 11 (see FIG.
The minimum thickness of 1) is secured and each sealing resin 1
The thickness may be the same as or slightly thinner than the designed thickness of 2. The height of the protrusions 31A is adjusted according to the viscosity of the potting resin 31 to be applied and the like.

【0030】ダイパッド11(フローティングチップ構
造の場合にはICチップ10。以下同様)の裏面へポッ
ティング樹脂31を滴下する場合には、リードフレーム
を裏返しにして前記の要領で同様に行えばよいが、先に
ICチップ10の表面上に突起物31Aが形成されてい
る場合には、図8に示すように、逃げ62が形成されて
いるステージ61Aを用いるとよい。
When the potting resin 31 is dropped on the back surface of the die pad 11 (the IC chip 10 in the case of the floating chip structure; the same applies hereinafter), the lead frame may be turned upside down in the same manner as described above. When the protrusion 31A is first formed on the surface of the IC chip 10, it is preferable to use the stage 61A in which the escape 62 is formed as shown in FIG.

【0031】また、予めダイパッド11の裏面に樹脂製
の突起物31Bを形成しておき、その後、図9に示すよ
うに、複数の逃げ62を設けたステージ61Bを用い、
前記突起物31Bをこれらの逃げ62に挿入する状態
で、このステージ61Bにリードフレームを載置し、ダ
イパッド11を搭載したICチップ10の上にポッティ
ング樹脂31を塗布するようにしてもよい。
Further, resin protrusions 31B are formed on the back surface of the die pad 11 in advance, and thereafter, as shown in FIG. 9, a stage 61B provided with a plurality of escapes 62 is used.
It is also possible to place a lead frame on the stage 61B and insert the potting resin 31 onto the IC chip 10 on which the die pad 11 is mounted while the protrusions 31B are inserted into the clearances 62.

【0032】その後、図10に示したように、リードフ
レームを上金型1と下金型2で挟み込み、ランナー部3
及びゲート部4から溶融樹脂Mを注入して樹脂封止を行
う。溶融樹脂Mの硬化後、成形金型から取り出すと、図
11に示したようなこの発明のIC52を得ることがで
きる。
Thereafter, as shown in FIG. 10, the lead frame is sandwiched between the upper mold 1 and the lower mold 2, and the runner portion 3
Also, the molten resin M is injected from the gate portion 4 to perform resin sealing. After the molten resin M is cured, it is taken out from the molding die, and the IC 52 of the present invention as shown in FIG. 11 can be obtained.

【0033】次に、この発明の第4の実施例のIC53
及びその製造方法を図12乃至図14を用いて説明す
る。この実施例では、前記ICチップ10の表面上に適
切な高さを有する金属製の突起物31Cを付けることに
よって、ICチップ10のステイシフトを防止しようと
するものである。この突起物31Cの形成は、ワイヤボ
ンディングを行う際に形成される金属ボールを、予めI
Cチップ10の表面に設けたダミーパッド(図示してい
ない)にボンディングし、これを突起物31Cとして利
用するものである。
Next, the IC 53 of the fourth embodiment of the present invention.
And, a manufacturing method thereof will be described with reference to FIGS. In this embodiment, a metal protrusion 31C having an appropriate height is provided on the surface of the IC chip 10 to prevent stay shift of the IC chip 10. The protrusion 31C is formed by preliminarily removing the metal ball formed at the time of wire bonding by I
A dummy pad (not shown) provided on the surface of the C chip 10 is bonded and used as a protrusion 31C.

【0034】先ず、図12に示したように、ワイヤクラ
ンパー64、キャピラリー65などからなるワイヤボン
ディング装置63で、例えば、金のワイヤ66の先端に
金ボール66Aを形成させる。この金ボール66Aに適
切な荷重を掛けてダミーパッドにボンディングした後、
ワイヤクランパー64の開閉及びキャピラリー65の動
きにより、金ボール66Aをカットし、金の突起物31
CをICチップ10の表面に形成することができる。同
様にICチップ10の裏面にもこのような突起物31C
を形成することができる。なお、ダイパッド11の裏面
に突起物を形成する場合には、第3の実施例で樹脂製突
起物31A(31B)を形成した方法を流用することが
できる。
First, as shown in FIG. 12, a gold ball 66A is formed at the tip of a gold wire 66, for example, by a wire bonding device 63 including a wire clamper 64, a capillary 65 and the like. After applying an appropriate load to the gold ball 66A and bonding it to the dummy pad,
By opening / closing the wire clamper 64 and moving the capillary 65, the gold ball 66A is cut, and the gold protrusion 31 is cut.
C can be formed on the surface of the IC chip 10. Similarly, such a protrusion 31C is also formed on the back surface of the IC chip 10.
Can be formed. When the protrusion is formed on the back surface of the die pad 11, the method of forming the resin protrusion 31A (31B) in the third embodiment can be applied.

【0035】このような突起物31Cが形成されたIC
チップ10を、図13に示したように、上金型1と下金
型2とからなる成形金型に収納、締結し、溶融樹脂Mを
注入して樹脂封止を行う。そして溶融樹脂Mの硬化後、
成形金型からは図14に示したIC53を得ることがで
きる。
IC in which such a protrusion 31C is formed
As shown in FIG. 13, the chip 10 is housed and fastened in a molding die including an upper die 1 and a lower die 2, and a molten resin M is injected to perform resin sealing. After the molten resin M is cured,
The IC 53 shown in FIG. 14 can be obtained from the molding die.

【0036】この金ボール66Aの高さの決め方は前記
の第3の実施例の場合と同様、上下の封止樹脂の設計上
の厚さと同じか、それよりも若干直径が小さい値とす
る。或いは、これとは逆に若干大きな値にし、図13に
示すように、上下金型で挟み込んだときに、金型で金ボ
ール66Aを少し押し潰すようにしてもよい。このよう
にすれば、樹脂封止の際にICチップ10及びダイパッ
ド11の部分が金型内でより強固に固定されるという利
点がある。いずれにしても、ICチップ10の金ボール
66Aは当初のボール径や荷重などのボンディング条件
を調整することによって所定の高さにすることができ
る。
As in the case of the third embodiment, the height of the gold ball 66A is determined to be the same as the designed thickness of the upper and lower sealing resins, or a value slightly smaller than that. Alternatively, on the contrary, it may be set to a slightly larger value, and as shown in FIG. 13, when sandwiched between the upper and lower molds, the mold ball 66A may be slightly crushed by the mold. This has the advantage that the IC chip 10 and the die pad 11 are more firmly fixed in the mold during resin sealing. In any case, the gold ball 66A of the IC chip 10 can be made to have a predetermined height by adjusting the initial bonding conditions such as the ball diameter and the load.

【0037】この実施例のIC53では、ICチップ1
0の表面およびダイパッド11の裏面にボンディングし
た金ボール66AがICパッケージ12の表面および裏
面に露出する場合があるが、信頼性上は問題ない。ま
た、この実施例では突起物31Cを金で形成したが、ワ
イヤボンディング法を利用する場合には、金属として銅
を利用することもできる。更にまた、ICチップ10の
表面上の金属突起物を形成する方法は、従来のワイヤボ
ンディング技術を利用した方法の他に、蒸着法、スパッ
タリング法、メッキ法などを利用した形成方法も応用す
ることができる。
In the IC 53 of this embodiment, the IC chip 1
The gold balls 66A bonded to the front surface of 0 and the back surface of the die pad 11 may be exposed to the front surface and the back surface of the IC package 12, but there is no problem in reliability. Although the protrusion 31C is formed of gold in this embodiment, copper can be used as the metal when the wire bonding method is used. Furthermore, as the method of forming the metal protrusion on the surface of the IC chip 10, in addition to the method using the conventional wire bonding technique, a forming method using the vapor deposition method, the sputtering method, the plating method, or the like can be applied. You can

【0038】[0038]

【発明の効果】1.以上、説明したように、この発明の
IC及びその製造方法によれば、封止樹脂であるパッケ
ージ内部でのICチップの位置制御が可能となった。こ
れによって、 1)パッケージ表面上の未充填、ボイドの発生 2)パッケージの反り 3)パッケージ表面へのボンディングワイヤの露出 4)ショート不良(ボンディングワイヤがチップのエッ
ジ部に触れる) 5)ボンディングワイヤの断線 などの不具合を低減することができる。また、
Effect of the Invention As described above, according to the IC of the present invention and the manufacturing method thereof, it is possible to control the position of the IC chip inside the package which is the sealing resin. As a result, 1) unfilling of the package surface and generation of voids 2) warpage of the package 3) exposure of the bonding wire to the package surface 4) short circuit failure (bonding wire touches the edge of the chip) 5) bonding wire Problems such as disconnection can be reduced. Also,

【0039】2.ICチップの位置制御が、成形金型、
特にその上金型に上下動防止ピンを設けなくても行える
ようになった。この結果、樹脂のパッケージにピン痕跡
が残らない。このことによって、 1)パッケージの外観上の問題が低減される 2)パッケージの機械的強度の低下を小さくすることが
できる 3)パッケージ内部への水分などの侵入が小さくなるの
で、ICの信頼性の向上を計ることができる 4)外部からの光の入射が抑えられるので、ICの電気
的特性に悪影響を及ぼさない(図21の実線Aを参照の
こと)。 などの効果が得られる。更にまた、
2. Position control of IC chip
In particular, it has become possible to do this without providing a vertical movement prevention pin on the die. As a result, no pin traces remain on the resin package. As a result, 1) the appearance problem of the package is reduced. 2) The decrease in the mechanical strength of the package can be reduced. 3) The intrusion of moisture into the package is reduced, and the reliability of the IC is reduced. 4) Since the incidence of light from the outside is suppressed, the electrical characteristics of the IC are not adversely affected (see the solid line A in FIG. 21). And the like. Furthermore,

【0040】3.ICチップの位置制御が、金型上の突
起物などにより、ICチップの表面に傷が付かなくなっ
た。従って、ICの本来の機能を損なうなどの不都合を
低減することができた。
3. The position control of the IC chip did not scratch the surface of the IC chip due to the protrusions on the mold. Therefore, it is possible to reduce the inconvenience such as impairing the original function of the IC.

【図面の簡単な説明】[Brief description of drawings]

【図1】 この発明の第1の実施例であるICを得るた
めの樹脂封止前の状態であって、リードフレームに半導
体チップを搭載した構造を示していて、同図Aはその断
面図、同図Bはその一部斜視図である。
FIG. 1 shows a structure in which a semiconductor chip is mounted on a lead frame in a state before resin sealing for obtaining an IC which is a first embodiment of the present invention, and FIG. FIG. 2B is a partial perspective view thereof.

【図2】 図1に示したリードフレームに搭載したIC
を成形金型内に収めた状態で溶融樹脂を途中まで流した
状態を示した断面図である。
FIG. 2 is an IC mounted on the lead frame shown in FIG.
FIG. 6 is a cross-sectional view showing a state in which the molten resin is flown halfway while being stored in a molding die.

【図3】 図2の状態で樹脂封止して得られたこの発明
の第1のTAB型ICの断面図である。
FIG. 3 is a sectional view of a first TAB IC of the present invention obtained by resin sealing in the state of FIG.

【図4】 この発明の第2の実施例であるICを得るた
めの樹脂封止前の状態であって、リードフレームに半導
体チップを搭載した構造を示した断面図である。
FIG. 4 is a cross-sectional view showing a structure in which a semiconductor chip is mounted on a lead frame in a state before resin sealing for obtaining an IC which is a second embodiment of the present invention.

【図5】 図4に示したリードフレームに搭載したIC
を成形金型内に収めた状態で溶融樹脂を途中まで流した
状態を示した断面図である。
5 is an IC mounted on the lead frame shown in FIG.
FIG. 6 is a cross-sectional view showing a state in which the molten resin is flown halfway while being stored in a molding die.

【図6】 図5の状態から完全に樹脂封止して得られた
この発明の第2のTAB型ICの断面図である。
6 is a sectional view of a second TAB type IC of the present invention obtained by completely resin-sealing from the state of FIG.

【図7】 この発明の第3の実施例であるICを得るた
めの樹脂封止前の状態であって、リードフレームに搭載
した半導体チップに突起物を形成する第1の工程を示し
た断面図である。
FIG. 7 is a cross-sectional view showing a first step of forming protrusions on a semiconductor chip mounted on a lead frame in a state before resin encapsulation for obtaining an IC which is a third embodiment of the present invention. It is a figure.

【図8】 図7に示した工程に続く第2の工程を示した
断面図である。
8 is a cross-sectional view showing a second step following the step shown in FIG.

【図9】 半導体チップに突起物を形成する他の方法を
示した断面図である。
FIG. 9 is a cross-sectional view showing another method of forming protrusions on a semiconductor chip.

【図10】 図7乃至図9の工程で突起物が形成された
半導体チップを成形金型に収めた状態の断面図である。
FIG. 10 is a cross-sectional view of a state in which a semiconductor chip having protrusions formed in the steps of FIGS. 7 to 9 is housed in a molding die.

【図11】 図10の状態から完全に樹脂封止して得ら
れたこの発明の第3のICの断面図である。
11 is a cross-sectional view of a third IC of the present invention obtained by completely resin-sealing from the state of FIG.

【図12】 この発明の第4の実施例であるICを得る
ための樹脂封止前の状態であって、リードフレームに搭
載した半導体チップに突起物を形成する第1の工程を示
した断面図である。
FIG. 12 is a sectional view showing a first step of forming protrusions on a semiconductor chip mounted on a lead frame in a state before resin encapsulation for obtaining an IC according to a fourth embodiment of the present invention. It is a figure.

【図13】 図12の工程で突起物が形成された半導体
チップを成形金型に収めた状態の断面図である。
FIG. 13 is a cross-sectional view showing a state in which a semiconductor chip having protrusions formed in the step of FIG. 12 is housed in a molding die.

【図14】 図13の状態から完全に樹脂封止して得ら
れたこの発明の第4のICの断面図である。
FIG. 14 is a sectional view of a fourth IC of the present invention obtained by completely resin-sealing from the state of FIG.

【図15】 従来技術のICの製造方法の一樹脂封止工
程を示した半導体チップ、封止金型などの断面図であ
る。
FIG. 15 is a cross-sectional view of a semiconductor chip, a sealing die, and the like, showing a resin sealing step of a conventional IC manufacturing method.

【図16】 図17に示した樹脂封止工程において生じ
た不都合な状態を説明するための半導体チップ、成形金
型などの断面図である。
16 is a cross-sectional view of a semiconductor chip, a molding die, etc. for explaining an inconvenient state that has occurred in the resin sealing step shown in FIG.

【図17】 図17に示した樹脂封止工程によって製造
されたICにおいて起こり得る不良例を示すICの断面
図である。
FIG. 17 is a cross-sectional view of an IC showing a possible defect in the IC manufactured by the resin sealing step shown in FIG.

【図18】 図17に示した樹脂封止工程によって製造
されたICにおいて起こり得る他の不良例を示すICの
断面図である。
FIG. 18 is a cross-sectional view of an IC showing another possible defect in the IC manufactured by the resin sealing step shown in FIG.

【図19】 従来技術のICの他の製造方法の一樹脂封
止工程を示した断面図である。
FIG. 19 is a cross-sectional view showing a resin sealing step of another method of manufacturing an IC of the related art.

【図20】 図17に示した樹脂封止工程によって製造
されたICの断面図である。従来の樹脂封止型半導体装
置の製造過程を示した断面図である。
20 is a cross-sectional view of an IC manufactured by the resin sealing process shown in FIG. It is sectional drawing which showed the manufacturing process of the conventional resin sealing type semiconductor device.

【図21】 この発明の製造方法によって製造した樹脂
封止型半導体装置と、図17に示した従来技術の製造方
法によって製造した樹脂封止型半導体装置とにおいて、
半導体チップとしてメモリデバイスを搭載した場合の外
光照射の有無によるデータ保持電圧の変化の比較を示す
グラフである。
FIG. 21 shows a resin-sealed semiconductor device manufactured by the manufacturing method of the present invention and a resin-sealed semiconductor device manufactured by the conventional manufacturing method shown in FIG.
6 is a graph showing a comparison of changes in data holding voltage depending on the presence or absence of external light irradiation when a memory device is mounted as a semiconductor chip.

【符号の説明】[Explanation of symbols]

1 上金型 1A キャビティ 2A キャビティ 2 下金型 10 半導体チップ(ICチップ) 11 ダイパッド 12 封止樹脂 13 ワイヤ 14 リード 15 電極パッド 17 ピン痕跡 18 接着剤 20 リードフレーム 21 インナーリード 22 アウターリード 23 絶縁テープ 24 アルミ接合層 25 アルミバンプ 30 突起物 31 ポッティング樹脂 31A 突起物 31B 突起物 31C 突起物 40 上金型 41 下金型 41A キャビティ面 42 固定ピン 43 上金型 43A キャビティ面 44 下金型 44A キャビティ面 50 TAB型IC 51 TAB型IC 52 IC 53 IC 60 ノズル 61 ステージ 61A ステージ 62 逃げ 63 ワイヤボンディング装置 64 ワイヤクランパー 65 キャピラリー 66 金ワイヤ 66A 金ボール M 溶融樹脂 1 Upper Mold 1A Cavity 2A Cavity 2 Lower Mold 10 Semiconductor Chip (IC Chip) 11 Die Pad 12 Sealing Resin 13 Wire 14 Lead 15 Electrode Pad 17 Pin Trace 18 Adhesive 20 Lead Frame 21 Inner Lead 22 Outer Lead 23 Insulating Tape 24 Aluminum Bonding Layer 25 Aluminum Bump 30 Projection 31 Potting Resin 31A Projection 31B Projection 31C Projection 40 Upper Mold 41 Lower Mold 41A Cavity Surface 42 Fixing Pin 43 Upper Mold 43A Cavity Surface 44 Lower Mold 44A Cavity Surface 50 TAB type IC 51 TAB type IC 52 IC 53 IC 60 nozzle 61 stage 61A stage 62 escape 63 wire bonding device 64 wire clamper 65 capillary 66 gold wire 66A gold ball M molten resin

─────────────────────────────────────────────────────
─────────────────────────────────────────────────── ───

【手続補正書】[Procedure amendment]

【提出日】平成6年1月7日[Submission date] January 7, 1994

【手続補正1】[Procedure Amendment 1]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0018[Correction target item name] 0018

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【0018】先ず、この発明の第1の実施例を図1乃至
図3を用いて説明する。図1の実施例には、ダイパッド
レスのリードフレーム20が用いられており、銅または
銅合金で形成されたインナーリード21とアウターリー
ド22とがポリイミド製の絶縁テープ23で保持されて
いて、図1には、インナーリード21の先端部をICチ
ップ10の電極表面になどで形成したバンプ26に接
合して、TAB型ICを得るための構成が示されてい
る。
First, a first embodiment of the present invention will be described with reference to FIGS. A die padless lead frame 20 is used in the embodiment of FIG. 1, and inner leads 21 and outer leads 22 made of copper or a copper alloy are held by an insulating tape 23 made of polyimide. 1 shows a structure for joining the tip portion of the inner lead 21 to a bump 26 formed on the electrode surface of the IC chip 10 with gold or the like to obtain a TAB type IC.

【手続補正2】[Procedure Amendment 2]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】図面の簡単な説明[Name of item to be corrected] Brief description of the drawing

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【図面の簡単な説明】[Brief description of drawings]

【図1】 この発明の第1の実施例であるICを得るた
めの樹脂封止前の状態であって、リードフレームに半導
体チップを搭載した構造を示していて、同図Aはその断
面図、同図Bはその一部斜視図である。
FIG. 1 shows a structure in which a semiconductor chip is mounted on a lead frame in a state before resin sealing for obtaining an IC which is a first embodiment of the present invention, and FIG. FIG. 2B is a partial perspective view thereof.

【図2】 図1に示したリードフレームに搭載したIC
を成形金型内に収めた状態で溶融樹脂を途中まで流した
状態を示した断面図である。
FIG. 2 is an IC mounted on the lead frame shown in FIG.
FIG. 6 is a cross-sectional view showing a state in which the molten resin is flown halfway while being stored in a molding die.

【図3】 図2の状態で樹脂封止して得られたこの発明
の第1のTAB型ICの断面図である。
FIG. 3 is a sectional view of a first TAB IC of the present invention obtained by resin sealing in the state of FIG.

【図4】 この発明の第2の実施例であるICを得るた
めの樹脂封止前の状態であって、リードフレームに半導
体チップを搭載した構造を示した断面図である。
FIG. 4 is a cross-sectional view showing a structure in which a semiconductor chip is mounted on a lead frame in a state before resin sealing for obtaining an IC which is a second embodiment of the present invention.

【図5】 図4に示したリードフレームに搭載したIC
を成形金型内に収めた状態で溶融樹脂を途中まで流した
状態を示した断面図である。
5 is an IC mounted on the lead frame shown in FIG.
FIG. 6 is a cross-sectional view showing a state in which the molten resin is flown halfway while being stored in a molding die.

【図6】 図5の状態から完全に樹脂封止して得られた
この発明の第2のTAB型ICの断面図である。
6 is a sectional view of a second TAB type IC of the present invention obtained by completely resin-sealing from the state of FIG.

【図7】 この発明の第3の実施例であるICを得るた
めの樹脂封止前の状態であって、リードフレームに搭載
した半導体チップに突起物を形成する第1の工程を示し
た断面図である。
FIG. 7 is a cross-sectional view showing a first step of forming protrusions on a semiconductor chip mounted on a lead frame in a state before resin encapsulation for obtaining an IC which is a third embodiment of the present invention. It is a figure.

【図8】 図7に示した工程に続く第2の工程を示した
断面図である。
8 is a cross-sectional view showing a second step following the step shown in FIG.

【図9】 半導体チップに突起物を形成する他の方法を
示した断面図である。
FIG. 9 is a cross-sectional view showing another method of forming protrusions on a semiconductor chip.

【図10】 図7乃至図9の工程で突起物が形成された
半導体チップを成形金型に収めた状態の断面図である。
FIG. 10 is a cross-sectional view of a state in which a semiconductor chip having protrusions formed in the steps of FIGS. 7 to 9 is housed in a molding die.

【図11】 図10の状態から完全に樹脂封止して得ら
れたこの発明の第3のICの断面図である。
11 is a cross-sectional view of a third IC of the present invention obtained by completely resin-sealing from the state of FIG.

【図12】 この発明の第4の実施例であるICを得る
ための樹脂封止前の状態であって、リードフレームに搭
載した半導体チップに突起物を形成する第1の工程を示
した断面図である。
FIG. 12 is a sectional view showing a first step of forming protrusions on a semiconductor chip mounted on a lead frame in a state before resin encapsulation for obtaining an IC according to a fourth embodiment of the present invention. It is a figure.

【図13】 図12の工程で突起物が形成された半導体
チップを成形金型に収めた状態の断面図である。
FIG. 13 is a cross-sectional view showing a state in which a semiconductor chip having protrusions formed in the step of FIG. 12 is housed in a molding die.

【図14】 図13の状態から完全に樹脂封止して得ら
れたこの発明の第4のICの断面図である。
FIG. 14 is a sectional view of a fourth IC of the present invention obtained by completely resin-sealing from the state of FIG.

【図15】 従来技術のICの製造方法の一樹脂封止工
程を示した半導体チップ、封止金型などの断面図であ
る。
FIG. 15 is a cross-sectional view of a semiconductor chip, a sealing die, and the like, showing a resin sealing step of a conventional IC manufacturing method.

【図16】 図17に示した樹脂封止工程において生じ
た不都合な状態を説明するための半導体チップ、成形金
型などの断面図である。
16 is a cross-sectional view of a semiconductor chip, a molding die, etc. for explaining an inconvenient state that has occurred in the resin sealing step shown in FIG.

【図17】 図17に示した樹脂封止工程によって製造
されたICにおいて起こり得る不良例を示すICの断面
図である。
FIG. 17 is a cross-sectional view of an IC showing a possible defect in the IC manufactured by the resin sealing step shown in FIG.

【図18】 図17に示した樹脂封止工程によって製造
されたICにおいて起こり得る他の不良例を示すICの
断面図である。
FIG. 18 is a cross-sectional view of an IC showing another possible defect in the IC manufactured by the resin sealing step shown in FIG.

【図19】 従来技術のICの他の製造方法の一樹脂封
止工程を示した断面図である。
FIG. 19 is a cross-sectional view showing a resin sealing step of another method of manufacturing an IC of the related art.

【図20】 図17に示した樹脂封止工程によって製造
されたICの断面図である。従来の樹脂封止型半導体装
置の製造過程を示した断面図である。
20 is a cross-sectional view of an IC manufactured by the resin sealing process shown in FIG. It is sectional drawing which showed the manufacturing process of the conventional resin sealing type semiconductor device.

【図21】 この発明の製造方法によって製造した樹脂
封止型半導体装置と、図17に示した従来技術の製造方
法によって製造した樹脂封止型半導体装置とにおいて、
半導体チップとしてメモリデバイスを搭載した場合の外
光照射の有無によるデータ保持電圧の変化の比較を示す
グラフである。
FIG. 21 shows a resin-sealed semiconductor device manufactured by the manufacturing method of the present invention and a resin-sealed semiconductor device manufactured by the conventional manufacturing method shown in FIG.
6 is a graph showing a comparison of changes in data holding voltage depending on the presence or absence of external light irradiation when a memory device is mounted as a semiconductor chip.

【符号の説明】 1 上金型 1A キャビティ 2A キャビティ 2 下金型 10 半導体チップ(ICチップ) 11 ダイパッド 12 封止樹脂 13 ワイヤ 14 リード 15 電極パッド 17 ピン痕跡 18 接着剤 20 リードフレーム 21 インナーリード 22 アウターリード 23 絶縁テープ 24 アルミ接合層 25 アルミバンプ26 バンプ 30 突起物 31 ポッティング樹脂 31A 突起物 31B 突起物 31C 突起物 40 上金型 41 下金型 41A キャビティ面 42 固定ピン 43 上金型 43A キャビティ面 44 下金型 44A キャビティ面 50 TAB型IC 51 TAB型IC 52 IC 53 IC 60 ノズル 61 ステージ 61A ステージ 62 逃げ 63 ワイヤボンディング装置 64 ワイヤクランパー 65 キャピラリー 66 金ワイヤ 66A 金ボール M 溶融樹脂 ─────────────────────────────────────────────────────
[Description of symbols] 1 upper mold 1A cavity 2A cavity 2 lower mold 10 semiconductor chip (IC chip) 11 die pad 12 sealing resin 13 wire 14 lead 15 electrode pad 17 pin trace 18 adhesive 20 lead frame 21 inner lead 22 Outer lead 23 Insulation tape 24 Aluminum bonding layer 25 Aluminum bump 26 Bump 30 Projection 31 Potting resin 31A Projection 31B Projection 31C Projection 40 Upper mold 41 Lower mold 41A Cavity surface 42 Fixing pin 43 Upper mold 43A Cavity surface 44 Lower Mold 44A Cavity Surface 50 TAB Type IC 51 TAB Type IC 52 IC 53 IC 60 Nozzle 61 Stage 61A Stage 62 Escape 63 Wire Bonding Device 64 Wire Clamper 65 Capillary 66 Gold wire 66A Gold ball M Molten resin ─────────────────────────────────────────── ───────────

【手続補正書】[Procedure amendment]

【提出日】平成6年1月10日[Submission date] January 10, 1994

【手続補正1】[Procedure Amendment 1]

【補正対象書類名】図面[Document name to be corrected] Drawing

【補正対象項目名】図1[Name of item to be corrected] Figure 1

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【図1】 [Figure 1]

【手続補正2】[Procedure Amendment 2]

【補正対象書類名】図面[Document name to be corrected] Drawing

【補正対象項目名】図2[Name of item to be corrected] Figure 2

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【図2】 [Fig. 2]

───────────────────────────────────────────────────── フロントページの続き (72)発明者 伊藤 誠 東京都品川区北品川6丁目7番35号ソニー 株式会社内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Makoto Ito 6-735 Kitashinagawa, Shinagawa-ku, Tokyo Sony Corporation

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 半導体チップの表面及びまたはその裏面
に、或いはリードフレームの半導体チップ搭載部の裏面
に、封止樹脂の厚みに相当する高さの樹脂または金属な
どの突起物を設けたことを特徴とする樹脂封止型半導体
装置。
1. A protrusion such as a resin or metal having a height corresponding to the thickness of the sealing resin is provided on the front surface and / or the back surface of the semiconductor chip or on the back surface of the semiconductor chip mounting portion of the lead frame. A characteristic resin-encapsulated semiconductor device.
【請求項2】 少なくとも半導体チップの表面に所定の
高さの樹脂または金属などの突起物を設け、この半導体
チップを複数のアウターリードと共に上下金型からなる
成形金型に装着するに当たって、前記突起物の端部をこ
の成形金型の上金型のキャビティ面に当接するように装
着し、前記半導体チップの上下動を規制しながら溶融樹
脂を成形金型に注入し、前記半導体チップを樹脂封止す
ることを特徴とする樹脂封止型半導体装置の製造方法。
2. A protrusion such as a resin or metal having a predetermined height is provided on at least a surface of a semiconductor chip, and the protrusion is provided when the semiconductor chip is mounted on a molding die including upper and lower dies together with a plurality of outer leads. Attach the end of the object so that it abuts the cavity surface of the upper die of this molding die, inject the molten resin into the molding die while regulating the vertical movement of the semiconductor chip, and seal the semiconductor chip with the resin. A method for manufacturing a resin-encapsulated semiconductor device, which comprises stopping.
【請求項3】 半導体チップの表面に所定の高さの樹脂
または金属などの突起物を設け、一方、下金型のキャビ
ティ面に所定の高さの複数の上下動防止ピンが形成され
た樹脂封止型成形金型を用い、前記半導体チップの前記
突起物の端部を前記樹脂封止型成形金型の上金型のキャ
ビティ面に当接するように、また、前記半導体チップが
固定された半導体チップ搭載部の裏面に、又はその半導
体チップの裏面に前記下金型の上下動防止ピンの端部を
当接するように、前記半導体チップを成形金型に装着
し、前記半導体チップの上下動を規制しながら樹脂封止
することを特徴とする樹脂封止型半導体装置の製造方
法。
3. A resin in which protrusions such as resin or metal having a predetermined height are provided on the surface of the semiconductor chip, while a plurality of vertical movement preventing pins having a predetermined height are formed on the cavity surface of the lower mold. Using the sealing mold, the semiconductor chip was fixed such that the end of the protrusion of the semiconductor chip was brought into contact with the cavity surface of the upper mold of the resin sealing mold. The semiconductor chip is mounted on a molding die so that the end of the vertical movement preventing pin of the lower die abuts on the back surface of the semiconductor chip mounting portion or the back surface of the semiconductor chip, and the vertical movement of the semiconductor chip is performed. A method for manufacturing a resin-encapsulated semiconductor device, the method comprising resin-encapsulating while controlling resin.
【請求項4】 少なくとも半導体チップの表面に前記突
起物を形成するに当たって、ノズルを用いてポッティン
グ樹脂を滴下することにより形成することを特徴とする
請求項3及び請求項4に記載の樹脂封止型半導体装置の
製造方法。
4. The resin encapsulation according to claim 3, wherein the projection is formed on at least the surface of the semiconductor chip by dropping a potting resin using a nozzle. Type semiconductor device manufacturing method.
【請求項5】 少なくとも半導体チップの表面に前記突
起物を形成するに当たっては、ワイヤを金属ボールに成
形して、前記突起物を形成することを特徴とする請求項
3及び請求項4に記載の樹脂封止型半導体装置の製造方
法。
5. The protrusion according to claim 3, wherein a wire is formed into a metal ball to form the protrusion when forming the protrusion on at least a surface of a semiconductor chip. A method of manufacturing a resin-encapsulated semiconductor device.
【請求項6】 半導体チップの一方の面にまたは半導体
チップ搭載部に突起物を形成し、更に前記半導体チップ
の他の面にまたは半導体チップ搭載部に突起物を形成す
る場合に前者の突起物が形成された面を下方にし、その
際、既に形成された突起物を避ける凹部が形成されたス
テージで前記半導体チップを保持しながら後者の突起物
を形成することを特徴とする樹脂封止型半導体装置の製
造方法。
6. The former protrusion when forming a protrusion on one surface of a semiconductor chip or on a semiconductor chip mounting portion and further forming a protrusion on the other surface of the semiconductor chip or on a semiconductor chip mounting portion. The resin-sealed mold characterized in that the latter projection is formed while holding the semiconductor chip on a stage in which a concave portion is formed to avoid the projection already formed, with the surface on which the projection is formed facing downward. Manufacturing method of semiconductor device.
JP26637893A 1993-10-25 1993-10-25 Method for manufacturing resin-encapsulated semiconductor device Expired - Fee Related JP3173250B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26637893A JP3173250B2 (en) 1993-10-25 1993-10-25 Method for manufacturing resin-encapsulated semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26637893A JP3173250B2 (en) 1993-10-25 1993-10-25 Method for manufacturing resin-encapsulated semiconductor device

Publications (2)

Publication Number Publication Date
JPH07122586A true JPH07122586A (en) 1995-05-12
JP3173250B2 JP3173250B2 (en) 2001-06-04

Family

ID=17430108

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26637893A Expired - Fee Related JP3173250B2 (en) 1993-10-25 1993-10-25 Method for manufacturing resin-encapsulated semiconductor device

Country Status (1)

Country Link
JP (1) JP3173250B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6624058B1 (en) 2000-06-22 2003-09-23 Oki Electric Industry Co., Ltd. Semiconductor device and method for producing the same
JP2014212208A (en) * 2013-04-18 2014-11-13 三菱電機株式会社 Semiconductor device and manufacturing method of the same
JP2017017122A (en) * 2015-06-30 2017-01-19 パナソニックIpマネジメント株式会社 Electrolytic capacitor and manufacturing method for the same
JP2018133521A (en) * 2017-02-17 2018-08-23 三菱電機株式会社 Power semiconductor device, power conversion device, and method of manufacturing power semiconductor device

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7254930B2 (en) 2019-03-12 2023-04-10 アブソリックス インコーポレイテッド Packaging substrate and semiconductor device including the same
KR102653023B1 (en) 2019-03-12 2024-03-28 앱솔릭스 인코포레이티드 Packaging substrate and semiconductor device comprising same
US11981501B2 (en) 2019-03-12 2024-05-14 Absolics Inc. Loading cassette for substrate including glass and substrate loading method to which same is applied
JP7087205B2 (en) 2019-03-29 2022-06-20 アブソリックス インコーポレイテッド Packaging glass substrate for semiconductors, packaging substrate for semiconductors and semiconductor devices
WO2021040178A1 (en) 2019-08-23 2021-03-04 에스케이씨 주식회사 Packaging substrate and semiconductor device comprising same

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6624058B1 (en) 2000-06-22 2003-09-23 Oki Electric Industry Co., Ltd. Semiconductor device and method for producing the same
US7015593B2 (en) 2000-06-22 2006-03-21 Oki Electric Industry Co., Ltd. Semiconductor device having contact prevention spacer
JP2014212208A (en) * 2013-04-18 2014-11-13 三菱電機株式会社 Semiconductor device and manufacturing method of the same
JP2017017122A (en) * 2015-06-30 2017-01-19 パナソニックIpマネジメント株式会社 Electrolytic capacitor and manufacturing method for the same
JP2018133521A (en) * 2017-02-17 2018-08-23 三菱電機株式会社 Power semiconductor device, power conversion device, and method of manufacturing power semiconductor device

Also Published As

Publication number Publication date
JP3173250B2 (en) 2001-06-04

Similar Documents

Publication Publication Date Title
US6537856B2 (en) Method of attaching a semiconductor chip to a leadframe with a footprint of about the same size as the chip and packages formed thereby
US6870274B2 (en) Flash-preventing window ball grid array semiconductor package, method for fabricating the same, and chip carrier used in the semiconductor package
US6459145B1 (en) Semiconductor device having an improved structure for preventing cracks, and improved small-sized semiconductor
KR100806479B1 (en) Semiconductor device and its manufacturing method
US6291274B1 (en) Resin molded semiconductor device and method for manufacturing the same
US20020109219A1 (en) Semiconductor package with heat sink having air vent
US5715593A (en) Method of making plastic-packaged semiconductor integrated circuit
JPH07122586A (en) Resin-sealed type semiconductor device and manufacture thereof
JP3497744B2 (en) Resin-sealed semiconductor device and method of manufacturing the same
JP3660854B2 (en) Manufacturing method of semiconductor device
JP3404438B2 (en) Semiconductor device and manufacturing method thereof
JP2002270627A (en) Semiconductor device manufacturing method
KR100237912B1 (en) Packaged semiconductor, semiconductor device made therewith and method for making same
JPH08288428A (en) Resin-sealed semiconductor device
JP2555931B2 (en) Method for manufacturing semiconductor device
JPH0864625A (en) Method and apparatus for producing resin sealed semiconductor device and compositional element thereof
KR100308899B1 (en) semiconductor package and method for fabricating the same
JPH0629340A (en) Die for forming resin-sealed semiconductor device and resin-seal of semiconductor chip used therefor
JP3514516B2 (en) Method for manufacturing semiconductor device
JPH08162596A (en) Lead frame and semiconductor device
JP2771475B2 (en) Semiconductor device
JPH11297921A (en) Frame for semiconductor device and manufacture thereof, and manufacture of semiconductor device using frame therefor
JP2000124237A (en) Board for mounting semiconductor elements, resin-sealed semiconductor device using the same and manufacture of the substrate
KR100424611B1 (en) Low profile optically-sensitive semiconductor package
JPH0864626A (en) Resin sealed semiconductor device, production method and apparatus therefor and lead frame thereof

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees