JP3173250B2 - Method for manufacturing resin-encapsulated semiconductor device - Google Patents
Method for manufacturing resin-encapsulated semiconductor deviceInfo
- Publication number
- JP3173250B2 JP3173250B2 JP26637893A JP26637893A JP3173250B2 JP 3173250 B2 JP3173250 B2 JP 3173250B2 JP 26637893 A JP26637893 A JP 26637893A JP 26637893 A JP26637893 A JP 26637893A JP 3173250 B2 JP3173250 B2 JP 3173250B2
- Authority
- JP
- Japan
- Prior art keywords
- resin
- chip
- semiconductor chip
- sealing
- projection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
- B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
- B29C45/00—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor
- B29C45/14—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles
- B29C45/14639—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles for obtaining an insulating effect, e.g. for electrical components
- B29C45/14655—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles for obtaining an insulating effect, e.g. for electrical components connected to or mounted on a carrier, e.g. lead frame
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Mechanical Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
Description
【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION
【0001】[0001]
【産業上の利用分野】この発明は電子回路が集積、形成
された半導体チップ(以下、単に「ICチップ」と記
す)をトランスファーモールド法により樹脂で封止する
樹脂封止型半導体装置(以下、単に「IC」と記す)の
製造方法に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a resin-encapsulated semiconductor device (hereinafter, simply referred to as an "IC chip") in which an electronic circuit is integrated and formed by a transfer molding method. (Hereinafter simply referred to as “IC”).
【0002】[0002]
【従来の技術】先ず、従来技術のIC及びその樹脂封止
方法を図7乃至図13を用いて説明する。図7は従来技
術のICの製造方法の一樹脂封止工程を示した半導体チ
ップ、封止金型などの断面図であり、図8は図7に示し
た樹脂封止工程において生じた不都合な状態を説明する
ための半導体チップ、成形金型などの断面図であり、図
9は図7に示した樹脂封止工程によって製造されたIC
において起こり得る不良例を示すICの断面図であり、
図10は図7に示した樹脂封止工程によって製造された
ICにおいて起こり得る他の不良例を示すICの断面図
であり、図11は従来技術のICの他の製造方法の一樹
脂封止工程を示した断面図であり、図12は図7に示し
た樹脂封止工程によって製造されたICの断面図であ
り、そして図13はこの発明の製造方法によって製造し
た樹脂封止型半導体装置と、図12に示した従来技術の
製造方法によって製造した樹脂封止型半導体装置とにお
いて、半導体チップとしてメモリデバイスを搭載した場
合の外光照射の有無によるデータ保持電圧の変化の比較
を示すグラフである。2. Description of the Related Art First, a conventional IC and a resin sealing method thereof will be described with reference to FIGS. FIG. 7 is a cross-sectional view of a semiconductor chip, a sealing mold, and the like showing one resin sealing step of a conventional method of manufacturing an IC, and FIG. 8 is an inconvenience caused in the resin sealing step shown in FIG. FIG. 9 is a cross-sectional view of a semiconductor chip, a molding die, and the like for describing a state. FIG.
FIG. 2 is a cross-sectional view of an IC showing an example of a defect that can occur in
FIG. 10 is a cross-sectional view of an IC showing another example of a defect that can occur in the IC manufactured by the resin sealing process shown in FIG. 7, and FIG. FIG. 12 is a cross-sectional view showing a process, FIG. 12 is a cross-sectional view of an IC manufactured by the resin sealing process shown in FIG. 7, and FIG. 13 is a resin-sealed semiconductor device manufactured by the manufacturing method of the present invention. And FIG. 12 is a graph showing a comparison of a change in data holding voltage depending on the presence or absence of external light irradiation when a memory device is mounted as a semiconductor chip in a resin-encapsulated semiconductor device manufactured by the conventional manufacturing method shown in FIG. It is.
【0003】従来のICの樹脂封止は、通常、図7に示
したような成形金型を用いて行う。この成形金型は上金
型1と下金型2からなり、2つの上下金型1、2の間に
挟まれて載置されたICチップ10を所定形状の樹脂モ
ールドのパッケージに封止するための中空部であるキャ
ビティ1A、2Aと、溶融樹脂の通路となるランナー部
3から各キャビティ1A、2Aへの注入口となるゲート
部4などとから構成されている。なお、符号13は金線
などのワイヤを指し、符号14は一部のリードフレーム
を指す。[0003] Resin sealing of a conventional IC is usually performed using a molding die as shown in FIG. This molding die includes an upper die 1 and a lower die 2, and seals the IC chip 10 placed between the two upper and lower dies 1, 2 in a resin molded package of a predetermined shape. Cavities 1A and 2A, and a gate portion 4 serving as an inlet to each of the cavities 1A and 2A from a runner 3 serving as a passage for the molten resin. Reference numeral 13 indicates a wire such as a gold wire, and reference numeral 14 indicates a part of a lead frame.
【0004】このような成形金型で樹脂成形を行う場
合、溶融した封止樹脂をキャビティ1A、2Aの一側方
のゲート部4及びランナー部3から注入している。この
溶融樹脂の注入時、ICチップ10及びそれが搭載され
る半導体チップ搭載部(以下、ダイパッドと記す)11
が、図8に示したように、注入された溶融樹脂Mの圧力
で設計上の位置から上下に動いたり、傾く、所謂ステイ
シフトが生じることがある。When performing resin molding using such a molding die, molten sealing resin is injected from the gate portion 4 and the runner portion 3 on one side of the cavities 1A and 2A. When the molten resin is injected, the IC chip 10 and a semiconductor chip mounting portion (hereinafter, referred to as a die pad) 11 on which the IC chip 10 is mounted are provided.
However, as shown in FIG. 8, a so-called stay shift, which may move up and down or tilt from a design position due to the pressure of the injected molten resin M, may occur.
【0005】特に、近年、電子回路の集積度が増大し、
それにつれてICチップ10の面積も増大し、そして、
ダイパッド11の面積も従来より大面積になってきてい
る。その一方で、ICのピン数は増えつつあり、外部リ
ード間ピッチも狭くなり、それに伴い、内部リードやダ
イパッド11を吊っているサポートバーの幅も細く、か
つ長くなってきている。このような構造になると僅かな
樹脂圧力でもICチップ10およびダイパッド11がス
テイシフトする。In particular, in recent years, the degree of integration of electronic circuits has increased,
Accordingly, the area of the IC chip 10 also increases, and
The area of the die pad 11 has also become larger than before. On the other hand, the number of pins of the IC is increasing, the pitch between the external leads is becoming narrower, and accordingly, the width of the support bar suspending the internal leads and the die pad 11 is becoming thinner and longer. With such a structure, the IC chip 10 and the die pad 11 undergo a stay shift even with a slight resin pressure.
【0006】また更に、近年、薄型化を目的として開発
が進められているフローティングチップ構造のICで
は、リードフレームにダイパッド11が存在しないため
に、このチップのステイシフトが、ダイパッド11を有
するものと比較して、より頻繁に発生する。Further, in recent years, in the IC having a floating chip structure which has been developed for the purpose of thinning, the die pad 11 does not exist in the lead frame. Occurs more frequently in comparison.
【0007】このようなICチップ10およびそのダイ
パッド11のステイシフトが激しい場合には、 1. ICチップ10の上、またはそのダイパッド11
の下(フローティングチップ構造の場合はICチップ1
0の下)の、封止樹脂が封入される空間が狭くなるため
に溶融樹脂Mの流動性が悪くなり、その注入した溶融樹
脂Mの表面に未充填やボイドが発生する 2. ICの縦断面構造のバランスがくずれ、内部構成
材料間の熱膨張係数の違いによってICパッケージに反
りを発生させる 3. また更に、特にICチップ10が上方に上がった
場合、図17の符号3Aに示したように、ICチップ1
0とリード14との間をボンディングしているワイヤ1
3が封止樹脂12の表面に露出する 4. そして更にまた、ICチップ10上のボンディン
グ点の位置が上昇すると、図10の符号13Bに示すよ
うに、ワイヤ13が倒れてICチップ10のエッジ部に
触れ、ショート不良を起こす 5. そしてまた、図10の13Cに示したように、ワ
イヤ13が引っ張られて断線するなど、様々な不具合の
原因になる。When the stay shift of the IC chip 10 and its die pad 11 is severe, On the IC chip 10 or its die pad 11
Below (IC chip 1 for floating chip structure)
(Below 0), the space in which the sealing resin is sealed is narrowed, so that the fluidity of the molten resin M deteriorates, and unfilled or voids are generated on the surface of the injected molten resin M. 2. The balance of the vertical cross-sectional structure of the IC is lost, and the IC package is warped due to the difference in the coefficient of thermal expansion between the internal constituent materials. Furthermore, especially when the IC chip 10 is lifted upward, as shown by reference numeral 3A in FIG.
Wire 1 bonding between lead 0 and lead 14
3 is exposed on the surface of the sealing resin 12. When the position of the bonding point on the IC chip 10 further rises, the wire 13 falls down and touches the edge of the IC chip 10 as shown by reference numeral 13B in FIG. Further, as shown in FIG. 13C, the wire 13 may be pulled and disconnected, causing various troubles.
【0008】[0008]
【発明が解決しようとする課題】このような致命的な不
良を引き起こすステイシフトを抑えるため、特開平4−
7848、特開平3−9538に開示された発明、また
は本出願人が平成4年7月13日に出願した特許願平4
−184854に記載の発明では、図11に示したよう
に、IC用の成形金型において、上金型1及び下金型2
でICチップ10を挟んで固定するための固定または可
動式の上下動防止ピン16を設けている。特開平4−7
848に開示された発明では、図8に示したように、I
Cパッケージ10の表面上にピン痕跡17が残り、場合
によってはその箇所の、特にICチップ10の表面側の
樹脂の厚さが薄くなったり、或いはICチップ10の表
面が露出するような状態になることがある。SUMMARY OF THE INVENTION In order to suppress such a stay shift that causes a fatal defect, Japanese Patent Laid-Open Publication No. Hei.
7848, the invention disclosed in JP-A-3-9538, or the patent application No. 4 filed on July 13, 1992 by the present applicant.
In the invention described in 184854, as shown in FIG. 11, in the molding die for IC, the upper die 1 and the lower die 2
And a fixed or movable vertical movement preventing pin 16 for holding the IC chip 10 therebetween. JP-A-4-7
In the invention disclosed in FIG. 848, as shown in FIG.
Pin marks 17 remain on the surface of the C package 10, and depending on the case, the thickness of the resin at that portion, particularly on the surface side of the IC chip 10, becomes thin, or the surface of the IC chip 10 is exposed. May be.
【0009】ICがこのような状態になると、新たに、
以下に記すような事項が問題となる。即ち、 A.封止樹脂12の表面上にピン痕跡17が残るため、
外観上の問題になる。 B.封止樹脂12の機械的強度が低下する。 C.ピン痕跡17の箇所から封止樹脂12の内部に水分
などが侵入し、ICの信頼性を低下させる。 D.ピン痕跡17の部分では、ICチップ10の上の樹
脂が非常に薄くなっており、場合によってはICチップ
10の表面が露出しているため、ここから入射してくる
外部からの光が、ICチップ10の表面にまで達し、そ
の光のエネルギーの影響で、ICの電気的特性が損なわ
れることがある。例えばICがメモリデバイスの場合、
図13の点線Bで示したように、データ保持電圧が上昇
しメモリデバイスに記憶されていたデータが消えてしま
う。このようになると、IC本来の機能は損なわれ、正
常な動作が行われなくなる。When the IC enters such a state, a new
The following matters are problems. That is, A. Since pin traces 17 remain on the surface of the sealing resin 12,
This is a cosmetic problem. B. The mechanical strength of the sealing resin 12 decreases. C. Moisture or the like enters the inside of the sealing resin 12 from the location of the pin mark 17, which lowers the reliability of the IC. D. At the pin mark 17, the resin on the IC chip 10 is extremely thin, and in some cases, the surface of the IC chip 10 is exposed. The electric properties of the IC may be impaired by reaching the surface of the chip 10 and being affected by the energy of the light. For example, if the IC is a memory device,
As shown by the dotted line B in FIG. 13, the data holding voltage rises and the data stored in the memory device disappears. In this case, the original function of the IC is impaired, and normal operation cannot be performed.
【0010】以上のように、封止樹脂12の表面上にピ
ン痕跡17が残ると新たな問題が発生するので、これを
無くすために、本出願人が平成5年2月17日に出願し
た特願平5−52890の発明では、パッケージ表面に
残ったピン痕跡を樹脂や金属で埋めて、前記のような問
題点を解決しようとしている。また、特開平3−953
8または本出願人が平成4年7月13日に出願した特願
平4−184854に開示された発明では、成形金型の
突起ピンを可動式にし、樹脂封止のときにタイミングを
調整しながら、このピンを引き込めることにより、IC
パッケージ12の表面上にピン痕跡が残らないようにし
ている。As described above, when the pin mark 17 remains on the surface of the sealing resin 12, a new problem occurs. To eliminate the problem, the applicant of the present invention filed on February 17, 1993. The invention of Japanese Patent Application No. 5-52890 attempts to solve the above-mentioned problems by filling the traces of pins remaining on the package surface with resin or metal. Also, JP-A-3-953
8 or in the invention disclosed in Japanese Patent Application No. 4-184854 filed on July 13, 1992, the projecting pin of the molding die is made movable, and the timing is adjusted at the time of resin sealing. While pulling in this pin, IC
Pin marks are not left on the surface of the package 12.
【0011】しかし、これらの発明の実施例では、基本
的に樹脂封止時に成形金型の前記上下動防止ピンがIC
チップ10の表面に接触することが多く、そのために、
ICチップの表面が傷つけられる場合がある。例えば、
上下動防止ピンによるダメージ部分がICチップの表面
の最上層部のバッシベーション膜である場合には、その
損傷部分からの水分や不純物イオンなどの侵入により、
その下層のアルミ配線が腐食される可能性がある。ま
た、ダメージそのものがさらに内部のアルミ配線などに
至った場合には、配線のずれや構造の欠陥などによっ
て、リーク電流の発生や、更には短絡現象を引き起こす
原因になる。このような現象が生じると、ICはもはや
正常に動作しなくなる。However, in these embodiments of the present invention, when the resin is sealed, the pin for preventing the vertical movement of the molding die is basically an IC.
It often contacts the surface of the chip 10,
The surface of the IC chip may be damaged. For example,
If the portion damaged by the vertical movement prevention pin is the uppermost layer of the passivation film on the surface of the IC chip, the penetration of moisture or impurity ions from the damaged portion causes
The underlying aluminum wiring may be corroded. Further, when the damage itself further reaches the internal aluminum wiring or the like, a shift in wiring, a structural defect, or the like causes a leak current or a short circuit phenomenon. When such a phenomenon occurs, the IC no longer operates normally.
【0012】[0012]
【課題を解決するための手段】それ故、この発明のIC
においては、ダイパッドを有するリードフレームの場合
に、1つは半導体チップの一方の面に突起物を形成し、
更に前記半導体チップの他の面にまたは半導体チップ搭
載部に突起物を形成する。又他の1つは半導体チップに
突起物を形成する。いずれも前記突起物が形成された面
を下方にし、その際、既に形成された突起物を避ける凹
部が形成されたステージで前記半導体チップを保持しな
がら後者の突起物を形成することで、この半導体チップ
は突起物を介してキャビティ内に可動なく納まり、樹脂
封止に際して変形することがないなど、前記課題を解決
した。SUMMARY OF THE INVENTION Therefore, an IC of the present invention is provided.
In the case of a lead frame having a die pad, one a collision Okoshibutsu formed on one surface of the semiconductor chip,
Further, a projection is formed on the other surface of the semiconductor chip or on the semiconductor chip mounting portion . The other one is for semiconductor chips
Form protrusions. In any case, the surface on which the protrusion is formed is directed downward, and at this time, the latter protrusion is formed while holding the semiconductor chip on a stage in which a recess is formed to avoid the already formed protrusion. The above-mentioned problem has been solved, for example, the semiconductor chip fits in the cavity via the protrusion without being moved, and does not deform during resin sealing.
【0013】[0013]
【作用】従って、成形金型のキャビティ内に存在するI
Cチップは、前記成形金型に注入された溶融樹脂の流れ
に速度差があって、前記ICチップが上下いずれかの方
に移動させられようとしても、前記複数の突起物でその
動きが規制されることになる。そして、突起物と封止樹
脂との間に若干の境界ができるものの、ICの封止樹脂
の表面に従来技術で見られたような孔やバリなどが残る
ようなことがない。Accordingly, I present in the cavity of the molding die.
Even if the C chip has a speed difference in the flow of the molten resin injected into the molding die, the movement of the IC chip is restricted by the plurality of protrusions even if the IC chip is moved upward or downward. Will be done. Although a slight boundary is formed between the protrusion and the sealing resin, holes, burrs, and the like as seen in the prior art do not remain on the surface of the sealing resin of the IC.
【0014】[0014]
【実施例】以下、この発明のIC及びその製造方法の実
施例を図1乃至図6を用いて説明する。図1はこの発明
に係わるICを得るための樹脂封止前の状態を示すもの
であって、リードフレームに搭載した半導体チップに突
起物を形成する第1の工程を示した断面図であり、図2
は図1に示した工程に続く第2の工程を示した断面図で
あり、図3は半導体チップに突起物を形成する他の方法
を示した断面図であり、図4は図1乃至図3の工程で突
起物が形成された半導体チップを成形金型に収めた状態
の断面図であり、そして図5は図4の状態から完全に樹
脂封止して得られたこの発明の製造方法によって得られ
たICの断面図である。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of an IC according to the present invention and a method for manufacturing the same will be described below with reference to FIGS. FIG. 1 is a cross-sectional view illustrating a first step of forming protrusions on a semiconductor chip mounted on a lead frame, showing a state before resin sealing for obtaining an IC according to the present invention, FIG.
FIG. 4 is a cross-sectional view showing a second step following the step shown in FIG. 1, FIG. 3 is a cross-sectional view showing another method for forming a projection on a semiconductor chip, and FIG. FIG. 5 is a cross-sectional view of a state in which the semiconductor chip on which the protrusions are formed in the step 3 is housed in a molding die, and FIG. 5 is a manufacturing method of the present invention obtained by completely resin-sealing the state of FIG. FIG. 2 is a cross-sectional view of an IC obtained by the above method.
【0015】そして更にまた、図6はこの発明の製造方
法によってICを得るための樹脂封止前の状態を示すも
のであって、リードフレームに搭載した半導体チップに
突起物を形成する別の工程を示した断面図である。FIG. 6 shows a state before resin encapsulation for obtaining an IC by the manufacturing method of the present invention, and shows another step of forming a projection on a semiconductor chip mounted on a lead frame. It is sectional drawing which showed.
【0016】先ず、この発明の製造方法を図1乃至図3
を用いて説明する。図1にはこの発明のICチップ10
を搭載したリードフレームがステージ61上に載置され
た状態で示されている。ICチップ10は、ダイパッド
11とこの周縁部に形成された複数のリード14とその
他の構成要素から構成された通常のリードフレームの、
前記ダイパッド11に銀ペースト等で接着、固定されて
おり、そしてICチップ10の表面に形成された複数の
電極パッド15がそれぞれのリード14の内端部にワイ
ヤ13で接続されている。First, the manufacturing method of the present invention will be described with reference to FIGS.
This will be described with reference to FIG. FIG. 1 shows an IC chip 10 of the present invention.
Is shown in a state where the lead frame on which is mounted is mounted on the stage 61. The IC chip 10 includes a die pad 11, a plurality of leads 14 formed on a peripheral portion of the die pad 11, and a normal lead frame including other components.
A plurality of electrode pads 15 formed on the surface of the IC chip 10 are connected to the inner ends of the respective leads 14 by wires 13.
【0017】このような状態のICチップ10の表面上
にノズル60を用いてポッティング樹脂31を滴下す
る。その後、熱処理を施し、このポッティング樹脂31
を硬化させる。この硬化した突起状の樹脂(以下、単に
「突起物31A」と記す)の高さはICチップ10の上
及びダイパッド11の下に必要な封止樹脂12(図1
1)の最低限の厚さ分は確保し、それぞれの封止樹脂1
2の設計上の厚さと同じか、それよりも若干薄い厚さの
値にすればよい。突起物31Aの高さは、塗布するポッ
ティング樹脂31の粘度などに応じ、塗布条件を調整す
る。The potting resin 31 is dropped on the surface of the IC chip 10 in such a state using the nozzle 60. Thereafter, a heat treatment is applied to the potting resin 31.
To cure. The height of the cured protruding resin (hereinafter, simply referred to as “protrusion 31A”) is the height of the sealing resin 12 (FIG. 1) required above the IC chip 10 and below the die pad 11.
The minimum thickness of 1) is secured, and each sealing resin 1
The thickness may be equal to or slightly smaller than the designed thickness of 2. The height of the projection 31A is adjusted by adjusting the application conditions according to the viscosity of the potting resin 31 to be applied.
【0018】ダイパッド11(フローティングチップ構
造の場合にはICチップ10。以下同様)の裏面へポッ
ティング樹脂31を滴下する場合には、リードフレーム
を裏返しにして前記の要領で同様に行えばよいが、先に
ICチップ10の表面上に突起物31Aが形成されてい
る場合には、図2に示すように、逃げ62が形成されて
いるステージ61Aを用いるとよい。When the potting resin 31 is dropped on the back surface of the die pad 11 (the IC chip 10 in the case of a floating chip structure, the same applies hereinafter), the lead frame may be turned upside down in the same manner as described above. When the protrusion 31A is formed on the surface of the IC chip 10 first, it is preferable to use a stage 61A on which a relief 62 is formed as shown in FIG.
【0019】また、予めダイパッド11の裏面に樹脂製
の突起物31Bを形成しておき、その後、図3に示すよ
うに、複数の逃げ62を設けたステージ61Bを用い、
前記突起物31Bをこれらの逃げ62に挿入する状態
で、このステージ61Bにリードフレームを載置し、ダ
イパッド11を搭載したICチップ10の上にポッティ
ング樹脂31を塗布するようにしてもよい。A projection 31B made of resin is formed on the back surface of the die pad 11 in advance, and then, as shown in FIG. 3, a stage 61B provided with a plurality of reliefs 62 is used.
A lead frame may be placed on the stage 61B with the projections 31B inserted into these clearances 62, and the potting resin 31 may be applied on the IC chip 10 on which the die pad 11 is mounted.
【0020】その後、図4に示したように、リードフレ
ームを上金型1と下金型2で挟み込み、ランナー部3及
びゲート部4から溶融樹脂Mを注入して樹脂封止を行
う。溶融樹脂Mの硬化後、成形金型から取り出すと、図
5に示したようなこの発明のIC52を得ることができ
る。Thereafter, as shown in FIG. 4, the lead frame is sandwiched between the upper mold 1 and the lower mold 2, and the molten resin M is injected from the runner 3 and the gate 4 to perform resin sealing. After the molten resin M is cured, the IC 52 of the present invention as shown in FIG. 5 can be obtained by taking it out of the molding die.
【0021】又突起物を金属にて形成する例を説明す
る。この例では、前記ICチップ10の表面上に適切な
高さを有する金属製の突起物31Cを付けることによっ
て、ICチップ10のステイシフトを防止しようとする
ものである。この突起物31Cの形成は、ワイヤボンデ
ィングを行う際に形成される金属ボールを、予めICチ
ップ10の表面に設けたダミーパッド(図示していな
い)にボンディングし、これを突起物31Cとして利用
するものである。An example in which the projection is formed of metal will be described. In this example, it is intended to prevent a stay shift of the IC chip 10 by attaching a metal projection 31C having an appropriate height on the surface of the IC chip 10. The projection 31C is formed by bonding a metal ball formed at the time of performing wire bonding to a dummy pad (not shown) provided on the surface of the IC chip 10 in advance, and using this as a projection 31C. Things.
【0022】すなわち、図6に示したように、ワイヤク
ランパー64、キャピラリー65などからなるワイヤボ
ンディング装置63で、例えば、金のワイヤ66の先端
に金ボール66Aを形成させる。この金ボール66Aに
適切な荷重を掛けてダミーパッドにボンディングした
後、ワイヤクランパー64の開閉及びキャピラリー65
の動きにより、金ボール66Aをカットし、金の突起物
31CをICチップ10の表面に形成することができ
る。同様にICチップ10の裏面にもこのような突起物
31Cを形成することができる。That is, as shown in FIG. 6, for example, a gold ball 66A is formed at the tip of a gold wire 66 by a wire bonding apparatus 63 including a wire clamper 64, a capillary 65 and the like. After applying an appropriate load to the gold ball 66A and bonding it to the dummy pad, the opening and closing of the wire clamper 64 and the capillary 65
By this movement, the gold ball 66A can be cut, and the gold protrusion 31C can be formed on the surface of the IC chip 10. Similarly, such protrusions 31C can be formed on the back surface of the IC chip 10.
【0023】このような突起物31Cが形成されたIC
チップ10を図4に示したように、上金型1と下金型2
とからなる成形金型に収納、締結し、封止樹脂12に注
入して樹脂封止を行う。そして封止樹脂12の硬化後、
成形金型からは図5に示したIC53を得ることができ
る。An IC having such a projection 31C formed thereon
As shown in FIG. 4, the chip 10 is divided into an upper mold 1 and a lower mold 2.
Then, it is housed and fastened in a molding die consisting of: And after hardening of the sealing resin 12,
The IC 53 shown in FIG. 5 can be obtained from the molding die.
【0024】この金ボール66Aの高さの決め方は、上
下の封止樹脂の設計上の厚さと同じか、それよりも若干
直径が小さい値とする。或いは、これとは逆に若干大き
な値にし、図4に示すように、上下金型で挟み込んだと
きに、金型で金ボール66Aを少し押し潰すようにして
もよい。このようにすれば、樹脂封止の際にICチップ
10及びダイパッド11の部分が金型内でより強固に固
定されるという利点がある。いずれにしても、ICチッ
プ10の金ボール66Aは当初のボール径や荷重などの
ボンディング条件を調整することによって所定の高さに
することができる。The method of determining the height of the gold ball 66A is the same as the design thickness of the upper and lower sealing resins, or a value slightly smaller than the thickness. Alternatively, on the contrary, the value may be set to a slightly larger value, and as shown in FIG. 4, when sandwiched between the upper and lower dies, the metal ball 66A may be slightly crushed by the die. In this case, there is an advantage that the portions of the IC chip 10 and the die pad 11 are more firmly fixed in the mold during resin sealing. In any case, the gold ball 66A of the IC chip 10 can be set to a predetermined height by adjusting the bonding conditions such as the initial ball diameter and the load.
【0025】この実施例のIC53では、ICチップ1
0の表面およびダイパッド11の裏面にボンディングし
た突起物31がICパッケージ12の表面および裏面に
露出する場合があるが、信頼性上は問題ない。また、こ
の実施例では突起物31Cを金で形成したが、ワイヤボ
ンディング法を利用する場合には、金属として銅を利用
することもできる。更にまた、ICチップ10の表面上
の金属突起物を形成する方法は、従来のワイヤボンディ
ング技術を利用した方法の他に、蒸着法、スパッタリン
グ法、メッキ法などを利用した形成方法も応用すること
ができる。In the IC 53 of this embodiment, the IC chip 1
The protrusion 31 bonded to the front surface of the IC package 12 and the back surface of the die pad 11 may be exposed on the front surface and the back surface of the IC package 12, but there is no problem in reliability. In this embodiment, the protrusion 31C is made of gold. However, when the wire bonding method is used, copper can be used as the metal. Furthermore, as a method of forming metal protrusions on the surface of the IC chip 10, in addition to a method using a conventional wire bonding technique, a forming method using a vapor deposition method, a sputtering method, a plating method, or the like may be applied. Can be.
【0026】[0026]
【発明の効果】1. 以上、説明したように、この発明
の製造方法によるICチップを用いれば、封止樹脂であ
るパッケージ内部での位置制御が可能となった。これに
よって、 1) パッケージ表面上の未充填、ボイドの発生 2) パッケージの反り 3) パッケージ表面へのボンディングワイヤの露出 4) ショート不良(ボンディングワイヤがチップのエ
ッジ部に触れる) 5) ボンディングワイヤの断線などの不具合を低減す
ることができる。また、Advantages of the Invention As described above, the use of the IC chip according to the manufacturing method of the present invention makes it possible to control the position inside the package, which is the sealing resin. As a result, 1) unfilling and void generation on the package surface 2) package warpage 3) exposure of the bonding wire to the package surface 4) short-circuit failure (the bonding wire touches the edge of the chip) 5) the bonding wire Problems such as disconnection can be reduced. Also,
【0027】1. ICチップの位置制御が、成形金
型、特にその上金型に上下動防止ピンを設けなくても行
えるようになった。この結果、樹脂のパッケージにピン
痕跡が残らない。このことによって、 1) パッケージの外観上の問題が低減される 2) パッケージの機械的強度の低下を小さくすること
ができる 3) パッケージ内部への水分などの侵入が小さくなる
ので、ICの信頼性の向上を計ることができる 4) 外部からの光の入射が抑えられるので、ICの電
気的特性に悪影響を及ぼさない(図13の実線Aを参照
のこと)などの効果が得られる。更にまた、1. The position control of the IC chip can be performed without providing a vertical movement preventing pin on a molding die, especially on the upper die. As a result, no pin mark remains on the resin package. As a result, 1) the problem of the appearance of the package is reduced. 2) The decrease in the mechanical strength of the package can be reduced. 3) The penetration of moisture or the like into the package is reduced, and the reliability of the IC is reduced. 4) Since the incidence of light from the outside is suppressed, effects such as not adversely affecting the electrical characteristics of the IC (see the solid line A in FIG. 13) can be obtained. Furthermore,
【0028】2. ICチップの位置制御が、金型上の
突起物などにより、ICチップの表面に傷が付かなくな
った。従って、ICの本来の機能を損なうなどの不都合
を低減することができた。2. The position of the IC chip was controlled so that the surface of the IC chip was not damaged by a protrusion on the mold. Therefore, inconvenience such as impairing the original function of the IC can be reduced.
【図1】この発明に係わるICを得るための樹脂封止前
の状態であって、リードフレームに搭載した半導体チッ
プに突起物を形成する第1の工程を示した断面図であ
る。FIG. 1 is a cross-sectional view showing a first step of forming protrusions on a semiconductor chip mounted on a lead frame in a state before resin sealing for obtaining an IC according to the present invention.
【図2】図1に示した工程に続く第2の工程を示した断
面図である。FIG. 2 is a cross-sectional view showing a second step following the step shown in FIG.
【図3】半導体チップに突起物を形成する他の方法を示
した断面図である。FIG. 3 is a cross-sectional view showing another method for forming a protrusion on a semiconductor chip.
【図4】図1乃至図3の工程で突起物が形成された半導
体チップを成形金型に収めた状態の断面図である。FIG. 4 is a cross-sectional view of a state in which the semiconductor chip on which the protrusions are formed in the steps of FIGS.
【図5】図4の状態から完全に樹脂封止して得られたこ
の発明に係わるICの断面図である。5 is a cross-sectional view of an IC according to the present invention obtained by completely resin-sealing from the state of FIG.
【図6】この発明に係わるICを得るための樹脂封止前
の状態であって、リードフレームに搭載した半導体チッ
プに突起物を形成する別例を示した断面図である。FIG. 6 is a cross-sectional view showing another example in which protrusions are formed on a semiconductor chip mounted on a lead frame in a state before resin sealing for obtaining an IC according to the present invention.
【図7】従来技術のICの製造方法の一樹脂封止工程を
示した半導体チップ、封止金型などの断面図である。FIG. 7 is a cross-sectional view of a semiconductor chip, a sealing mold, and the like showing a resin sealing step in a conventional method of manufacturing an IC.
【図8】図7に示した樹脂封止工程において生じた不都
合な状態を説明するための半導体チップ、成形金型など
の断面図である。8 is a cross-sectional view of a semiconductor chip, a molding die, and the like for explaining an inconvenient state generated in the resin sealing step shown in FIG.
【図9】図7に示した樹脂封止工程によって製造された
ICにおいて起こり得る不良例を示すICの断面図であ
る。9 is a cross-sectional view of the IC showing an example of a possible defect in the IC manufactured by the resin sealing step shown in FIG. 7;
【図10】図7に示した樹脂封止工程によって製造され
たICにおいて起こり得る他の不良例を示すICの断面
図である。FIG. 10 is a cross-sectional view of the IC showing another example of a defect that can occur in the IC manufactured by the resin sealing process shown in FIG. 7;
【図11】従来技術のICの他の製造方法の一樹脂封止
工程を示した断面図である。FIG. 11 is a cross-sectional view showing one resin sealing step of another conventional method of manufacturing an IC.
【図12】図7に示した樹脂封止工程によって製造され
たICの断面図である。従来の樹脂封止型半導体装置の
製造過程を示した断面図である。FIG. 12 is a sectional view of an IC manufactured by the resin sealing step shown in FIG. 7; It is sectional drawing which showed the manufacturing process of the conventional resin sealing type semiconductor device.
【図13】この発明の製造方法によって製造した樹脂封
止型半導体装置と、図7に示した従来技術の製造方法に
よって製造した樹脂封止型半導体装置とにおいて、半導
体チップとしてメモリデバイスを搭載した場合の外光照
射の有無によるデータ保持電圧の変化の比較を示すグラ
フである。FIG. 13 shows a memory device mounted as a semiconductor chip in the resin-sealed semiconductor device manufactured by the manufacturing method of the present invention and the resin-sealed semiconductor device manufactured by the conventional manufacturing method shown in FIG. 7; 6 is a graph showing a comparison of a change in data holding voltage depending on the presence or absence of external light irradiation in the case.
1…上金型、1A…キャビティ、2A…キャビティ、2
…下金型、10…半導体チップ(ICチップ)、11…
ダイパッド、12…封止樹脂、13…ワイヤ、14…リ
ード、17…ピン痕跡、30…突起物、31…ポッティ
ング樹脂、31A…突起物、31B…突起物、31C…
突起物、53…IC、60…ノズル、61…ステージ、
61A…ステージ、62…逃げ、63…ワイヤボンディ
ング装置、64…ワイヤクランパー、65…キャピラリ
ー、66…金ワイヤ、66A…金ボール1 upper mold, 1A cavity, 2A cavity, 2
... lower mold, 10 ... semiconductor chip (IC chip), 11 ...
Die pad, 12 sealing resin, 13 wire, 14 lead, 17 pin trace, 30 protrusion, 31 potting resin, 31A protrusion, 31B protrusion, 31C
Projection, 53 ... IC, 60 ... Nozzle, 61 ... Stage,
61A: Stage, 62: Escape, 63: Wire bonding device, 64: Wire clamper, 65: Capillary, 66: Gold wire, 66A: Gold ball
───────────────────────────────────────────────────── フロントページの続き (72)発明者 伊藤 誠 東京都品川区北品川6丁目7番35号ソニ ー株式会社内 (56)参考文献 特開 平4−165634(JP,A) 特開 平5−267369(JP,A) 特開 平5−90315(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 21/56,23/28 ──────────────────────────────────────────────────続 き Continuation of front page (72) Inventor Makoto Ito 6-7-35 Kita-Shinagawa, Shinagawa-ku, Tokyo Inside Sony Corporation (56) References JP-A-4-165634 (JP, A) JP-A 5-267369 (JP, A) JP-A-5-90315 (JP, A) (58) Fields investigated (Int. Cl. 7 , DB name) H01L 21/56, 23/28
Claims (2)
し、更に前記半導体チップの他の面にまたは半導体チッ
プ搭載部に突起物を形成する場合に前者の突起物が形成
された面を下方にし、その際、既に形成された突起物を
避ける凹部が形成されたステージで前記半導体チップを
保持しながら後者の突起物を形成することを特徴とする
樹脂封止型半導体装置の製造方法。A projection is formed on one surface of a semiconductor chip, and when the projection is formed on another surface of the semiconductor chip or on a semiconductor chip mounting portion, the surface on which the projection is formed is removed. A method of manufacturing a resin-encapsulated semiconductor device, comprising: forming a lower portion of a semiconductor chip while holding the semiconductor chip on a stage in which a recess is formed to avoid the already formed protrusion.
更に半導体チップに突起物を形成する場合に前者の突起
物が形成された面を下方にし、その際、既に形成された
突起物を避ける凹部が形成されたステージで前記半導体
チップを保持しながら後者の突起物を形成することを特
徴とする樹脂封止型半導体装置の製造方法。2. A projection is formed on a semiconductor chip mounting portion,
Further, when a projection is formed on a semiconductor chip, the surface on which the projection is formed is turned downward. At this time, the latter is held while holding the semiconductor chip on a stage in which a recess is formed to avoid the already formed projection. A method for manufacturing a resin-encapsulated semiconductor device, comprising: forming a projection.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26637893A JP3173250B2 (en) | 1993-10-25 | 1993-10-25 | Method for manufacturing resin-encapsulated semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26637893A JP3173250B2 (en) | 1993-10-25 | 1993-10-25 | Method for manufacturing resin-encapsulated semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07122586A JPH07122586A (en) | 1995-05-12 |
JP3173250B2 true JP3173250B2 (en) | 2001-06-04 |
Family
ID=17430108
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP26637893A Expired - Fee Related JP3173250B2 (en) | 1993-10-25 | 1993-10-25 | Method for manufacturing resin-encapsulated semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3173250B2 (en) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20210068579A (en) * | 2019-03-12 | 2021-06-09 | 에스케이씨 주식회사 | Packaging substrate and semiconductor device including same |
US11437308B2 (en) | 2019-03-29 | 2022-09-06 | Absolics Inc. | Packaging glass substrate for semiconductor, a packaging substrate for semiconductor, and a semiconductor apparatus |
US11469167B2 (en) | 2019-08-23 | 2022-10-11 | Absolics Inc. | Packaging substrate having electric power transmitting elements on non-circular core via of core vias and semiconductor device comprising the same |
US11967542B2 (en) | 2019-03-12 | 2024-04-23 | Absolics Inc. | Packaging substrate, and semiconductor device comprising same |
US11981501B2 (en) | 2019-03-12 | 2024-05-14 | Absolics Inc. | Loading cassette for substrate including glass and substrate loading method to which same is applied |
US12165979B2 (en) | 2019-03-07 | 2024-12-10 | Absolics Inc. | Packaging substrate and semiconductor apparatus comprising same |
US12198994B2 (en) | 2019-03-12 | 2025-01-14 | Absolics Inc. | Packaging substrate and method for manufacturing same |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002009097A (en) | 2000-06-22 | 2002-01-11 | Oki Electric Ind Co Ltd | Semiconductor device and method of manufacturing the same |
JP6182951B2 (en) * | 2013-04-18 | 2017-08-23 | 三菱電機株式会社 | Semiconductor device and manufacturing method thereof |
JP6664087B2 (en) * | 2015-06-30 | 2020-03-13 | パナソニックIpマネジメント株式会社 | Electrolytic capacitor and method of manufacturing the same |
JP6825408B2 (en) * | 2017-02-17 | 2021-02-03 | 三菱電機株式会社 | Manufacturing method of power semiconductor device, power conversion device and power semiconductor device |
-
1993
- 1993-10-25 JP JP26637893A patent/JP3173250B2/en not_active Expired - Fee Related
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US12165979B2 (en) | 2019-03-07 | 2024-12-10 | Absolics Inc. | Packaging substrate and semiconductor apparatus comprising same |
US11981501B2 (en) | 2019-03-12 | 2024-05-14 | Absolics Inc. | Loading cassette for substrate including glass and substrate loading method to which same is applied |
KR102396184B1 (en) * | 2019-03-12 | 2022-05-10 | 앱솔릭스 인코포레이티드 | Packaging substrate and semiconductor device including same |
JP7228697B2 (en) | 2019-03-12 | 2023-02-24 | アブソリックス インコーポレイテッド | Packaging substrate and semiconductor device including the same |
US11652039B2 (en) | 2019-03-12 | 2023-05-16 | Absolics Inc. | Packaging substrate with core layer and cavity structure and semiconductor device comprising the same |
US11967542B2 (en) | 2019-03-12 | 2024-04-23 | Absolics Inc. | Packaging substrate, and semiconductor device comprising same |
KR20210068579A (en) * | 2019-03-12 | 2021-06-09 | 에스케이씨 주식회사 | Packaging substrate and semiconductor device including same |
JP2022517061A (en) * | 2019-03-12 | 2022-03-04 | アブソリックス インコーポレイテッド | Packaging substrate and semiconductor device including it |
US12198994B2 (en) | 2019-03-12 | 2025-01-14 | Absolics Inc. | Packaging substrate and method for manufacturing same |
US11437308B2 (en) | 2019-03-29 | 2022-09-06 | Absolics Inc. | Packaging glass substrate for semiconductor, a packaging substrate for semiconductor, and a semiconductor apparatus |
US11469167B2 (en) | 2019-08-23 | 2022-10-11 | Absolics Inc. | Packaging substrate having electric power transmitting elements on non-circular core via of core vias and semiconductor device comprising the same |
US11728259B2 (en) | 2019-08-23 | 2023-08-15 | Absolics Inc. | Packaging substrate having electric power transmitting elements on non-circular core via of core vias and semiconductor device comprising the same |
US12027454B1 (en) | 2019-08-23 | 2024-07-02 | Absolics Inc. | Packaging substrate having electric power transmitting elements on non-circular core via of core vias and semiconductor device comprising the same |
Also Published As
Publication number | Publication date |
---|---|
JPH07122586A (en) | 1995-05-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6693349B2 (en) | Semiconductor chip package having a leadframe with a footprint of about the same size as the chip | |
US20010045640A1 (en) | Resin-molded semiconductor device and method for manufacturing the same | |
US20070000599A1 (en) | Assembly method for semiconductor die and lead frame | |
JPH1167809A (en) | Semiconductor device | |
JP3173250B2 (en) | Method for manufacturing resin-encapsulated semiconductor device | |
US6046504A (en) | Resin-encapsulated LOC semiconductor device having a thin inner lead | |
JPH0864725A (en) | Resin-sealed semiconductor device and its manufacture | |
US5166099A (en) | Manufacturing method for semiconductor device | |
JPH08102475A (en) | Carrier film | |
JP3497744B2 (en) | Resin-sealed semiconductor device and method of manufacturing the same | |
JP3879823B2 (en) | Thin semiconductor device molding method and mold | |
US20070111395A1 (en) | Lead frame structure and semiconductor package integrated with the lead frame structure | |
US7781259B2 (en) | Method of manufacturing a semiconductor using a rigid substrate | |
JPH05267555A (en) | Semiconductor device and its manufacture, and lead frame used for it and its manufacture | |
JP2000114426A (en) | Single-sided resin sealing type semiconductor device | |
US6105245A (en) | Method of manufacturing a resin-encapsulated semiconductor package | |
JP2002270627A (en) | Semiconductor device manufacturing method | |
JPH05291459A (en) | Semiconductor device and manufacture thereof | |
JPH08288428A (en) | Resin-sealed semiconductor device | |
JP3789633B2 (en) | Semiconductor device | |
JPH0653264A (en) | Manufacture of semiconductor device | |
KR0163306B1 (en) | Semiconductor chip package in which semiconductor chips are supported by bonding wires | |
JP3227953B2 (en) | Lead frame and semiconductor device using the same | |
JP2000124237A (en) | Board for mounting semiconductor elements, resin-sealed semiconductor device using the same and manufacture of the substrate | |
JPH0629340A (en) | Die for forming resin-sealed semiconductor device and resin-seal of semiconductor chip used therefor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |