JP3789633B2 - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP3789633B2
JP3789633B2 JP05153898A JP5153898A JP3789633B2 JP 3789633 B2 JP3789633 B2 JP 3789633B2 JP 05153898 A JP05153898 A JP 05153898A JP 5153898 A JP5153898 A JP 5153898A JP 3789633 B2 JP3789633 B2 JP 3789633B2
Authority
JP
Japan
Prior art keywords
inner lead
semiconductor chip
semiconductor device
bonded
insulating tape
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP05153898A
Other languages
Japanese (ja)
Other versions
JPH10289920A (en
Inventor
紀幸 木村
Original Assignee
ユー・エム・シー・ジャパン株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ユー・エム・シー・ジャパン株式会社 filed Critical ユー・エム・シー・ジャパン株式会社
Priority to JP05153898A priority Critical patent/JP3789633B2/en
Publication of JPH10289920A publication Critical patent/JPH10289920A/en
Application granted granted Critical
Publication of JP3789633B2 publication Critical patent/JP3789633B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06136—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体集積回路装置に関し、特に、大規模集積回路のＬＯＣ（Lead On Chip）構造を有する樹脂封止型ＬＳＩパッケージ（ＴＳＯＰ）に適応して有効な技術に関するものである。
【０００２】
【従来の技術】
近年の情報化時代においては、情報・通信機器に対する需要は年々増大している。情報・通信機器の中でも特に需要の増大が著しい、カメラ一体型ＶＴＲやＰＨＳ（Personal Handyphone System）、ノート型パソコンなどの携帯情報機器は、持ち運びの便利さから機器本体が小型化・薄型化される傾向にある。従って、これら機器内部に搭載されるＬＳＩパッケージも当然小型化・薄型化が要求される。
【０００３】
この一方で、半導体素子の大規模集積化が進むにつれて、チップ面積が次第に増大するようになってきており、リードフレームのアイランドにチップをダイボンドするパッケージ方法では要求される寸法のパッケージ内に半導体素子を収納することが困難になってきている。
【０００４】
そこで、この点に対処するものとして特開平４−２９１９５０号公報などに示されるようなＬＯＣ構造のＴＳＯＰが提案され、実用化されている。
【０００５】
図１４は、代表的なＬＯＣ構造のＴＳＯＰの樹脂封止前の状態を示す平面図であり、図１５は、樹脂封止後の図１４のＤ−Ｄ’線での断面図である。このＴＳＯＰは以下のように組み立てられる。まず、インナーリード２、アウターリード１２、タイバー１３を備えるリードフレーム１０のインナーリード部２に絶縁テープ３を接着する。次に、中央部にボンディングパッド１の形成された半導体チップ４の表面の所定位置に、リードフレーム１０の接着された絶縁テープ３を接着する。そして、半導体チップ４上のボンディングパッド１とインナーリード２間をボンディングワイヤ５にて電気的に接続する。続いてトランスファモールド法により封止樹脂７にて半導体チップ全面を封止し、リードフレーム１０のタイバー１３及びベース部１４を切断し、リードを所望の形状に成形してＴＳＯＰの製造を完了する。
【０００６】
このようにして形成されたＴＳＯＰでは、半導体チップの外側にインナーリードを位置させてワイヤボンディングを行うパッケージ方法に比較して特に横方向の寸法を縮小することができるため、小型化が可能である。
【０００７】
【発明が解決しようとする課題】
今後、ＩＣカードなどの普及により厚さ１ｍｍ以下の薄型且つ信頼性の高いＴＳＯＰが要求されることが予想される。上述したような従来のＬＯＣ構造をもつＴＳＯＰでは、▲１▼ボンディングワイヤの低ループ化（半導体チップ表面からのボンディングワイヤの軌跡を低く抑えること）、▲２▼半導体チップ厚の低減、▲３▼フレーム厚の低減、▲４▼絶縁テープの薄型化、▲５▼封止樹脂厚の薄型化のいずれかの手法により薄型化が可能である。
【０００８】
しかしながら、上述した手法により薄型化をした場合、従来のＬＯＣ構造のＴＳＯＰでは以下のような問題点が生じてしまう。すなわち、▲１▼ボンディングワイヤの低ループ化で薄型化を図る場合、ループ高さのばらつきによりワイヤがインナーリードまたはバスバーへ接触し、不良デバイスを作る可能性が高くなる。
【０００９】
また、▲２▼半導体チップ厚の低減により薄型化を図る場合、半導体ウェハからチップを切り出す前のバックグラインド工程で、ウェハ裏面の研磨量を増やすことが必要となる。しかし、今後、生産性の向上を目的として更にウェハ径が大きくなることは必至であり、大径化すればするほど半導体回路の製造工程で堆積させる各種膜の応力に起因するウェハの反りが大きくなってしまう。そのままの状態で研磨をすると、ウェハの中央部と周辺部とで半導体チップ厚が異なってしまうために、真空吸引などにより強制的にウェハ裏面を平坦にしてから研磨する必要があるのだが、これはウェハの破損につながるため、好ましくない。また、半導体チップを切り出してからバックグラインドを行うのは製造工程期間の延長につながり好ましくない。
【００１０】
また、▲３▼フレーム厚の低減により薄型化を図る場合、リードフレーム材の強度低下を招き、アウターリードを所望の形状に加工する際や電子機器内部に組み込む際にフレームが折れる可能性が高くなり、信頼性が低下してしまう。
【００１１】
また、▲４▼絶縁テープの薄型化により薄型化を図る場合、リードフレームと半導体チップとの間の静電容量が大きくなりすぎたり、半導体チップヘの外部からの応力に対する抵抗力が小さくなって、最悪の場合には半導体チップにクラックが発生するという問題が生じるので、やはり電気的な特性や信頼性が低下する。
【００１２】
また、▲５▼封止樹脂厚の薄型化により薄型化を図る場合、半導体チップの上面はボンディングワイヤが通過する領域を確保する必要があるために、ある程度の封止樹脂膜厚が必要となるため、薄型化には限度がある。よって、チップの下面（裏面）の封止樹脂膜厚を減らすしかない。一方、パッケージの反りは、半導体チップを境とした封止樹脂の収縮力（率）の差により生じ、収縮力の差は封止樹脂の体積比率に依存する。よって、チップ下面に封止樹脂膜厚を薄型化した場合、チップの上面より下面のほうが封止樹脂体積が小さくなるためにパッケージが反ってしまうという問題がある。
【００１３】
そこで、本発明の目的は、ＬＯＣ構造を有する半導体装置において、信頼性を損なうことなく樹脂封止型ＬＳＩパッケージ（ＴＳＯＰ）の薄型化を実現することである。
【００１４】
また、本発明の別の目的は、ＬＯＣ構造を有する半導体装置において、信頼性を損なうことなく樹脂封止型ＬＳＩパッケージ（ＴＳＯＰ）の厚みを小さくする事にある。
【００１５】
【課題を解決するための手段】
上記課題を解決するために、本発明の半導体装置は、インナーリードが絶縁テープを介して半導体チップの回路形成面上に接着され、前記インナーリードと前記半導体チップに形成されたボンディングパッドとがボンディングワイヤによって電気的に接続され、前記半導体チップ全体を樹脂によって封止した樹脂封止型半導体装置であって、前記インナーリードの先端部の下面が一部切除されて切り欠き部が形成されており、前記絶縁テープの一方の面が少なくとも前記切り欠き部に接着され、他方の面が前記半導体チップの上面に接着されており、前記インナーリードの前記切り欠き部が形成されている部分の上面に前記ボンディングワイヤが圧着される部分が形成されている。
【００１６】
ここで、前記インナーリードは複数のインナーリードからなり、任意の２つのインナーリードによって支持され他のインナーリードの先端に沿って配置されているバスバーを有し、少なくとも前記バスバーのうち前記絶縁テープに接している固定部の厚みが、前記インナーリードの前記切り欠き部の厚みと等しいことが好ましい。
【００１７】
ここで、前記バスバーの前記固定部の上方を通過する前記ボンディングワイヤによって、前記インナーリードと前記ボンディングパッドとが接続されていることが好ましい。
【００１８】
本発明の別の半導体装置は、インナーリードが絶縁テープを介して半導体チップの回路形成面上に接着され、前記インナーリードと前記半導体チップに形成されたボンディングパッドとがボンディングワイヤによって電気的に接続され、前記半導体チップ全体を樹脂によって封止した樹脂封止型半導体装置であって、前記インナーリードの下面が一部切除されて凹部が形成されており、前記絶縁テープの一方の面が少なくとも前記凹部の内面に接着され、他方の面が前記半導体チップの上面に接着されており、前記凹部が形成されている前記インナーリードの上面に前記ボンディングワイヤが圧着される部分が形成されている。
【００１９】
本発明の別の半導体装置は、インナーリードが絶縁テープを介して半導体チップの回路形成面上に接着され、前記インナーリードと前記半導体チップに形成されたボンディングパッドとがボンディングワイヤによって電気的に接続され、前記半導体チップ全体を樹脂によって封止した樹脂封止型半導体装置であって、前記インナーリードの先端部の下面が一部切除されて切り欠き部が形成されるとともに、前記インナーリードの前記切り欠き部が形成されている部分が前記アウターリードから延在する側より下方にオフセットされており、前記絶縁テープの一方の面が少なくとも前記切り欠き部に接着され、他方の面が前記半導体チップの上面に接着されており、前記ボンディングワイヤが圧着される部分が、前記切り欠き部の上面に形成されている。
【００２０】
ここで、前記インナーリードは複数のインナーリードからなり、任意の２つのインナーリードによって支持され他のインナーリードの先端に沿って配置されているバスバーを有し、少なくとも前記バスバーのうち前記絶縁テープに接している固定部の厚みが、前記インナーリードの前記切り欠き部の厚みと等しいことが好ましい。
【００２１】
ここで、前記バスバーの前記固定部の上方を通過する前記ボンディングワイヤによって、前記インナーリードと前記ボンディングパッドとが接続されていることが好ましい。
【００２２】
本発明の別の半導体装置は、インナーリードが絶縁テープを介して半導体チップの回路形成面上に接着され、前記インナーリードと前記半導体チップに形成されたボンディングパッドとがボンディングワイヤによって電気的に接続され、前記半導体チップ全体を樹脂によって封止した樹脂封止型半導体装置であって、前記インナーリードの下面が一部切除されて凹部が形成されるとともに、前記インナーリードの前記凹部が形成されている部分が前記アウターリードから延在する側より下方にオフセットされており、前記絶縁テープの一方の面が少なくとも前記凹部の内面に接着され、他方の面が前記半導体チップの上面に接着されており、前記凹部が形成されている前記インナーリードの上面に前記ボンディングワイヤが圧着される部分が形成されている。
【００２７】
【作用】
本発明においては、保護膜、絶縁テープを介して半導体チップと接着されているインナーリードの先端部及びバスバーの下面が予め一定肉厚切除されている。即ちこの場合、信頼性に大いに影響を及ぼすアウターリードや絶縁テープ、封止樹脂及び半導体チップそのものの膜厚や、ボンディングワイヤのループ高さを減ずることがないため、信頼性の低下を招くことなく、また、薄型化の工程を追加するだけでパッケージの薄型化が実現できる。
【００２８】
【発明の実施の形態】
以下、本発明のいくつかの実施の形態を図面を参照しながら説明する。
【００２９】
（第１の実施の形態）
先ず、第１の実施の形態について説明する。初めに、この半導体装置の概略構成について説明する。図１は、この半導体装置の樹脂封止前の状態を模式的に示す平面図であり、図２は、図１のインナーリードの一部を拡大した平面図である。図３（ａ）は、樹脂封止後の図１におけるＡ−Ａ’線での断面図である。また、図３（ｂ）は、図３（ａ）における絶縁テープ近傍を拡大した断面図である。
【００３０】
図１に示す第１の実施の形態の半導体装置は、半導体素子（ここでは、ＤＲＡＭを例示する。）が形成された半導体チップ４と、この半導体チップ４に固定されるリードフレーム１０とから構成されている。
【００３１】
半導体チップ４には、少なくとも１つのトランジスタ及びキャパシタが形成されてなる複数のメモリセル（メモリセル領域）がマトリクス状に形成されており、メモリセルの周辺には、メモリセルに対する複数の周辺回路（周辺回路領域）等が形成されている。この半導体チップ４の表面には、メモリセル領域や周辺領域を覆うように、これらの回路をα線から保護するための保護膜８が形成されている。そして、この保護膜８には半導体チップ４の表面の一部を露出させる複数の開孔９が形成されており、開孔９内には図３（ａ）に示すように導電材からなり半導体チップ４の所定部位と導通するボンディングパッド１が形成されている。
【００３２】
４２ａｌｌｏｙからなるリードフレーム１０には、略中央部位に矩形状にデバイスホール１１が開口形成されている。このデバイスホール１１部においてリードフレーム１０には周縁部の対向する両端からそれぞれデバイスホール１１へ突出するように略対称に形成された複数のインナーリード２と、各インナーリード２と接続されてなるアウターリード１２と、インナーリード２とアウターリード１２との境界部位を横断するように設けられたダイバー１３と、デバイスホール１１の周縁部の対向する各端に配列するインナーリード２のうち最端に配されたインナーリード２同士を連接すると共に他のインナーリード２の先端に沿って設けられたバスバー６と、ダイバー１３を支持するベース部１４と、このベース部１４に一定間隔をもって形成されたスプロケットホール１５とが形成されている。尚、このリードフレーム１０は、複数の半導体チップ４に対応して用いることができるように、複数個が連続して形成されており、図１では半導体チップ１個に対応する１個分のリードフレーム１０が示されている。また、リードフレーム１０の厚さは通常０．１２５ｍｍ程度である。
【００３３】
そして、図３（ａ）に示すように、対向するバスバー６間の部位からボンディングパッド１が臨むように、保護膜８が形成された半導体チップ４の上面にリードフレーム１０の下面が位置合わせされ、インナーリード２の先端部位及びバスバー６の下面が厚さ０．０８ｍｍ程度の絶縁テープ３を介して当該保護膜８に接着固定されている。
【００３４】
ここで、図２においてハッチ部分として示されているインナーリード２の先端部位及びバスバー６のうち絶縁テープ３と接触する部位は、図３（ｂ）に示すようにその下面が矩形状に切り欠かれてインナーリード２はその先端部位に切り欠き部１７を有しており、アウターリード１２やインナーリード２の他の部位より薄く形成されている。この切り欠き部１７はボンディングワイヤの圧着領域として用いられるため、０．３〜０．４ｍｍ程度の長さがあることが好ましい。この切り欠き部１７及びバスバー６の厚さは加工限界まで薄型化することが可能である。尚、本実施の形態ではリードフレーム１０と半導体チップ４とが接着される際に、フレームが曲がったりや折れたりすることを防止するために該当部分の厚みを０．０７ｍｍとしている。また、切り欠き部１７とバスバー６の厚さは等しくなされている。これにより、保護膜８上面からインナーリード２上面までの高さが従来の半導体装置では０．２０５ｍｍ程度であるのに比べ、本実施の形態の半導体装置では０．１５０ｍｍ程度と切り欠き部１７を形成するためにインナーリード２の先端部位から切除された部分の厚さに相当する０．０５５ｍｍ分だけ低減されることになる。よって、パッケージ厚の薄型化が実現される。
【００３５】
更に、いわゆるワイヤボンディング法により、インナーリード２の先端部位の上面と、該インナーリード２に対応するボンディングパッド１とが、金（Ａｕ）からなるボンディングワイヤ５で接続されている。このボンディングワイヤ５としては、銅（Ｃｕ）線や、金属ワイヤの表面に絶縁樹脂を被覆した被覆線を用いてもよい。
【００３６】
ここで、インナーリード２と接続され、ダイバー１３が切断されて各々独立してなるアウターリード１２は、ＤＲＡＭを構成する各回路に電源電圧を供給する電源端子や、データ信号入力端子、ライトイネーブル端子、ロウアドレスストロープ信号端子、コラムアドレスストローブ信号端子、データ信号出力端子、基準電圧端子、空き端子等として用いられることになる。
【００３７】
そして、図１に示す樹脂封止領域１６内に図示しない金型を用いて封止樹脂７が封入されており、半導体チップ４の全面がこの封止樹脂７によって覆われている。
【００３８】
次に、第１の実施の形態の半導体装置の製造方法について説明する。図４は、本実施の形態における半導体装置の製造方法を工程順に示す概略工程フロー図である。
【００３９】
まず、半導体ウェハ上にメモリセル及びその周辺回路等を形成し、当該半導体ウェハに複数の半導体チップ４を形成する（ステップＳ１）。
【００４０】
続いて、各半導体チップ４のプレヒューズテストを経て（ステップＳ２）、各半導体チップ４の全面にα線保護膜８を形成する（ステップＳ３）。続いて半導体ウェハに保護膜８をより強固に密着させるために半導体ウェハを加熱した後（ステップＳ４）、半導体ウェハ全面にレジストを塗布し（ステップＳ５）、通常のフォトリソグラフィー（ステップＳ６）及び異方性エッチングにより、下層の半導体チップ４に形成されたボンディングパッド１を露出させるための複数の開孔９を保護膜８に形成する（ステップＳ７）。灰化処理によりレジストを除去した後（ステップＳ８）、バックグラインドにより半導体チップ４の厚みを調整し（ステップＳ９）、レーザーリペアを経て（ステップＳ１０）フルウェハテストを実施する（ステップＳ１１）。
【００４１】
次に、ダイシングを行い半導体ウェハから半導体チップ４を切り出す（ステップＳ１２）。このとき、ステップＳ１２の作業と並んで、以下の４工程が行われる。まず、インナーリード２の先端部に切り欠き部を形成する。このとき、バスバー６の下面も切り欠き部と同じ厚みだけ下面を除去する（ステップＳ１３）。切り欠き部の形成及びバスバー６の下面の切除は、切除以外の他の除去方法で行ってもよく、エッチング、研磨、プレス、または圧延などの方法により行うのが好ましい。次に、絶縁テープ３の両面に接着剤を塗布した後（ステップＳ１４）、インナーリード２及びバスバー６の下面に絶縁テープ３の一方の面を接着する（ステップＳ１５）。このとき、絶縁テープ３にはステップＳ１３で形成されたインナーリード２の先端部の切り欠き部１７及びバスバー６の下面が削られた部分のみが接するように接着する。最後に絶縁テープ３を所定形状に整形する（ステップＳ１６）。
【００４２】
続いて、切り出した各半導体チップ４に形成した保護膜８表面の所定位置に絶縁テープ３を介してインナーリード２を配置し、加圧することで半導体チップ４とインナーリード２とを接着する（ステップＳ１７）、更に加熱することで半導体チップ４とインナーリード２とを強固に接着固定する（ステップＳ１８）。場合によっては、ステップＳ１８の加熱は省略することができる。しかる後、保護膜８に形成された開孔９内のボンディングパッド１とインナーリード２又はバスバー６とをボンディングワイヤ５により接続し（ステップＳ１９）、トランスファモールド法により封止樹脂７にて半導体チップ４全面を封止する（スナッブＳ２０）。次に、リードフレーム１０のタイバー１３及びベース部１４を切断し、リードを所望の形状に成形してパッケージが完成する（ステップＳ２１）。
【００４３】
以上説明したように、第１の実施の形態においては、予めインナーリード２の先端部位の下面を矩形状に切り欠いて切り欠き部１７を形成しており、また、パスパー６の下面もインナーリード２の先端部位の切り欠き部１７と同じ肉厚になるよう切除している。この状態で絶縁テープ３の一方の面とこれらインナーリード２の切り欠き部１７とパスバー６の下面を切除した部位とを接着し、更に絶縁テープ３の他方の面と半導体チップ４表面に形成された保護膜８の上面とを接着する。即ちこの場合、保護膜８の上面からインナーリード２の上面までの高さが、切り欠き部１７及び切除したバスバー６を形成するためにインナーリード２の先端部位及びバスパー６から切除した部分の肉厚分だけ低減されることになり、パッケージ厚の薄型化が実現される。また、インナーリード２とバスバー６の所定部のみ薄型加工を施すので、アウターリード１２の厚みは従来と同様に保つことができる。従って、アウターリード１２を所望の形状に加工する際や電子機器内部に組み込む際にフレームが折れることを防止できる。
【００４４】
従って、第１の実施の形態によれば、ＬＯＣ構造を有する半導体装置において、フレーム、半導体チップ、封止樹脂、及び絶縁テープの薄型化やボンディングワイヤの低ループ化によらず、信頼性に優れ、且つパッケージが薄型化されたＴＳＯＰを実現できる。
【００４５】
（第２の実施の形態）
次に、第２の実施の形態について説明する。初めに、この半導体装置の概略構成は、第１の実施の形態のそれとほぼ同様であるが、インナーリード２の切り欠き部と絶縁テープ３との位置関係が異なる点で相違する。本発明の第２の実施の形態における樹脂封止前の半導体装置の平面図を図１に示す。図５（ａ）は樹脂封止後の図１におけるＡ−Ａ’線での断面図である。また、図５（ｂ）は図５（ａ）における絶縁テープ近傍を拡大した断面図である。
【００４６】
尚、構成部材については第１の実施の形態の半導体装置と同様であるので、同符号を用いる。第２の実施の形態の半導体装置において、半導体チップ４の表面構造及びリードフレーム１０の構成は第１の実施の形態と同様であるので記載を省略する。第１の実施の形態と異なるインナーリード２と半導体チップ４との接着部分について、以下図面を用いて説明する。
【００４７】
第２の実施の形態における半導体装置は、図５（ａ）に示すように、対向するバスバー６間の部位からボンディングパッド１が臨むように、保護膜８が形成された半導体チップ４の上面にリードフレーム１０の下面が位置合わせされ、インナーリード２の先端部位及びバスバー６の下面が厚さ０．０８ｍｍ程度の絶縁テープ３を介して当該保護膜８の上面に接着固定されている。
【００４８】
ここで、図５（ｂ）に示すように、インナーリード２の先端部位及びバスバー６はその下面が矩形状に切り欠かれてインナーリード２はその先端部位に切り欠き部１８を有しており、インナーリード２の他の部位より薄く形成されている。本実施の形態では、インナーリード２に形成されている切り欠き部１８のうちの一部分が絶縁テープ３と接着されることにより、切り欠き部端面２ａが絶縁テープの端面３ａと所定距離Ｌ離れる点において第１の実施の形態と異なる。切り欠き部端面２ａが絶縁テープの端面３ａとの間にクリアランスＬがあることにより、絶縁テープ３とインナーリード２とが接着される際に位置が多少ずれても、絶縁テープ３がインナーリード２の切り欠き部１８以外の部位に接着されてしまうことを防げる。
【００４９】
この切り欠き部１８及びバスバー６の厚さは加工限界まで薄型化することが可能である。尚、本実施の形態ではリードフレーム１０と半導体チップ４とを接着する際に、フレームが曲がったり折れたりすることを防止するために該当部分の厚みを０．０７ｍｍとしている。また、インナーリード２の切り欠き部１８とバスバー６の厚さは等しく又はほぼ等しくなされている。これにより、保護膜８上面からインナーリード２上面までの高さが従来の半導体装置では０．２０５ｍｍ程度であるのに比べ、本実施の形態の半導体装置では０．１５０ｍｍ程度と切り欠き部１８を形成するためにインナーリード２の先端部位から切除した部分の厚さに相当する０．０５５ｍｍ分だけ低減されることになる。よって、パッケージ厚の薄型化が実現される。
【００５０】
第２の実施の形態の半導体装置の製造方法は、図４に示した第１の実施の形態における製造方法と同じであるので記載を省略する。
【００５１】
以上説明したように、第２の実施の形態においては、予めインナーリード２の先端部位の下面が矩形状に切り欠かれて切り欠き部１８が形成されており、また、パスバー６の下面もインナーリード２の先端部位の切り欠き部１８と同じ肉厚になるよう切除されている。
【００５２】
この状態で絶縁テープ３の一方の面とこれらインナーリード２の切り欠き部１８とバスバー６の下面が切除された部位とを接着し、更に絶縁テープ３の他方の面と半導体チップ４に形成した保護膜８の上面とを接着する。即ちこの場合、保護膜８上面からインナーリード２上面までの高さが、切り欠き部１８及び切除したバスバー６を形成するためにインナーリード２の先端部位及びバスバー６から切除した部分の肉厚分だけ低減されることになり、パッケージ厚の薄型化が実現される。
【００５３】
更に、絶縁テープ３の一方の面をインナーリード２の切り欠き部１８の一部分にのみ接着し、切り欠き部１８の他の部分には空間が形成されているので、絶縁テープ３とインナーリード２とを接着する際に位置が多少ずれても、絶縁テープ３がインナーリード２の切り欠き部１８以外の部位に接着してしまうことを防げる。また、インナーリード２とパスバー６の所定部のみ薄型加工を施すので、アウターリード１２の厚みは従来と同様に保つことができる。従って、アウターリード１２を所望の形状に加工する際やパッケージを電子機器内部に組み込む際にフレームが折れるのを防止できる。
【００５４】
従って、第２の実施の形態によれば、ＬＯＣ構造を有する半導体装置において、フレーム、半導体チップ、封止樹脂、及び絶縁テープの薄型化やボンディングワイヤの低ループ化によらず、信頼性に優れ、且つパッケージが薄型化されたＴＳＯＰを実現できる。
【００５５】
（第３の実施の形態）
次に、第３の実施の形態について説明する。初めに、この半導体装置の概略構成は、第１の実施の形態のそれとほぼ同様であるが、インナーリード２の加工形状と絶縁テープ３の加工形状が異なる点で相違する。図６は、本発明の第３の実施の形態を示す半導体装置の樹脂封止前の平面図であり、図７（ａ）は、樹脂封止後の図６におけるＢ−Ｂ’線での断面図である。また、図７（ｂ）は、図７（ａ）における絶縁テープ近傍を拡大した断面図である。
【００５６】
尚、構成部材については第１の実施の形態の半導体装置と同様であるので、同符号を用いる。第３の実施の形態の半導体装置において、半導体チップ４の表面構造は第１の実施の形態と同様であるので記載を省略する。リードフレーム１０の構成は第１の実施の形態に示したリードフレーム１０からバスバー６をなくした構成であり、他の部分は第１の実施の形態と同様である。インナーリード２と半導体チップ４との接着部分について、以下図面を用いて説明する。
【００５７】
第３の実施の形態における半導体装置は、図７（ａ）に示すように、対向するインナーリード２の先端部の間の部位からボンディングパッド１が臨むように、保護膜８が形成された半導体チップ４の上面にリードフレーム１０の下面が位置合わせされ、インナーリード２の先端部の下面が厚さ０．０８ｍｍ程度の絶縁テープ３を介して当該保護膜８に接着固定されている。
【００５８】
ここで、図７（ｂ）に示すように、インナーリード２の先端部位には下面が切り欠かれて凹部１９が形成されている。インナーリード２における凹部１９の位置は、その一部または全部がインナーリード２のうち半導体チップ４の上方に位置している範囲内にあればよく、パッケージまたは半導体チップ４の回路の設計などに合わせて自由に設定される。
【００５９】
この凹部１９の上面はボンディングワイヤが圧着される領域であるので、少なくとも凹部１９は０．３〜０．４ｍｍ程度の長さがあることが好ましい。凹部１９の厚さは加工限界まで薄型化することが可能である。尚、本実施の形態ではリードフレーム１０と半導体チップ４とを接着する際に、フレームが曲がったり折れたりすることを防止するために該当部分の厚みを０．０７ｍｍとしている。これにより、保護膜８上面からインナーリード２上面までの高さが従来の半導体装置では０．２０５ｍｍ程度であるのに比べ、本実施の形態の半導体装置では０．１５０ｍｍ程度と凹部１９を形成するためにインナーリード２の先端部位から切除された部分の厚さに相当する０．０５５ｍｍ分だけ低減されることになる。よって、パッケージ厚の薄型化が実現される。
【００６０】
第３の実施の形態の半導体装置の製造方法は、図４に示した第１の実施の形態における製造方法と同じであるので記載を省略する。
【００６１】
以上説明したように、第３の実施の形態においては、予めインナーリード２の先端部位の下面が切り欠かれて凹部１９が形成されている。この状態で絶縁テープ３の一方の面とこれらインナーリード２の凹部１９の下面を接着し、更に絶縁テープ３の他方の面と半導体チップ４に形成した保護膜８の上面とを接着する。即ちこの場合、保護膜８上面からインナーリード２の上面までの高さが、凹部１９を形成するためにインナーリード２の先端部位から切除した部分の肉厚分だけ低減されることになり、パッケージ厚の薄型化が実現される。
【００６２】
更に、インナーリード２形成される凹部１９の位置は、凹部１９の一部または全部がインナーリード２のうち半導体チップ４の上方に位置している範囲内にあればよい。よって、インナーリード２と半導体チップ４とを接着する位置はパッケージまたは半導体チップ４の回路の設計などに合わせて自由に設定できる。また、インナーリード２の所定部のみ薄型加工を施すので、アウターリード１２を所望の形状に加工する際やパッケージを電子機器内部に組み込む際にフレームが折れるのを防止できる。
【００６３】
従って、第３の実施の形態によれば、ＬＯＣ構造を有する半導体装置において、フレーム、半導体チップ、封止樹脂、及び絶縁テープの薄型化やボンディングワイヤの低ループ化によらず、信頼性に優れ、且つパッケージが薄型化されたＴＳＯＰを実現できる。
【００６４】
（第４の実施の形態）
次に、第４の実施の形態について説明する。初めに、この半導体装置の概略構成は、第１の実施の形態のそれとほぼ同様であるが、インナーリード２の加工形状が異なる点で相違する。図８は、本発明の第４の実施の形態の半導体装置の樹脂封止前を示す平面図であり、図９（ａ）は、樹脂封止後の図８におけるＣ−Ｃ’線での断面図である。また、図９（ｂ）は、図９（ａ）における絶縁テープ近傍を拡大した断面図である。尚、構成部材については第１の実施の形態の半導体装置と同様であるので、同符号を用いる。第４の実施の形態における半導体装置において、半導体チップ４の表面構造及びリードフレーム１０の構成は第１の実施の形態と同様であるので記載を省略する。第１の実施の形態と異なるインナーリード２と半導体チップ４との接着部分について、以下図面を用いて説明する。
【００６５】
第４の実施の形態における半導体装置は、図９（ａ）に示すように、対向するパスバー６間の部位からボンディングパッド１が臨むように、半導体チップ４の保護膜８が形成された上面にリードフレーム２の下面が位置合わせされ、インナーリード２の先端部位及びバスバー６の下面とが厚さ０．０８ｍｍ程度の絶縁テープ３を介して当該保護膜８の上面に接着固定されている。
【００６６】
ここで、図９（ｂ）に示すように、インナーリード２の先端部位及びバスバー６はリードフレーム１０に対して下方向にオフセットされており、更に絶縁テープ３と接触する部位はその下面が削られてアウターリード１２やインナーリード２の他の部位より薄く形成されている。この切除されたインナーリード２の先端部位及びバスバー６の厚さは加工限界まで薄型化されることが可能である。尚、本実施の形態ではリードフレーム１０と半導体チップ４とが接着される際に、フレームが曲がったり折れたりすることを防止するために該当部分の厚みを０．０７ｍｍとしている。また、インナーリード２の先端部位とバスバー６の厚さは等しく又はほぼ等しくなされている。これにより、リードの厚さが通常の場合と同様０．１２５ｍｍ程度であるとき、保護膜８上面からオフセットされたインナーリード２上面までの高さが従来の半導体装置では０．２０５ｍｍ程度であるのに比べ、本実施の形態の半導体装置では０．１５０ｍｍ程度と、インナーリード２の先端部位の下面が削り取られた厚さである０．０５５ｍｍ分だけ低減されることになり、パッケージ厚の薄型化が実現される。
【００６７】
更に、各インナーリード２のオフセットされた先端部位の上面とこれと対応するボンディングパッド１とが、いわゆるワイヤボンディング法によって金（Ａｕ）からなるボンディングワイヤ５により接続されている。このボシディングワイヤ５としては、銅（Ｃｕ）線や、金属ワイヤの表面に絶縁樹脂を被覆した被覆線を用いてもよい。
【００６８】
尚、図９（ａ）及び図９（ｂ）ではインナーリード２のオフセットされて薄型加工された部分の全てが絶縁テープ３と接着されているが、この接着されている部分のインナーリード２の長さは少なくとも０．３〜０．４ｍｍ程度あればボンディングワイヤの圧着領域として機能しうるので、図１０（ａ）及び図１０（ｂ）に示すように、インナーリード２のオフセットされて薄型加工された部分の一部のみが絶縁テープ３と接着されるように配置することも可能である。
【００６９】
次に、第４の実施の形態における半導体装置の製造方法について説明する。図１１は、本実施の形態における半導体装置の製造方法を工程順に示す概略工程フロー図である。
【００７０】
まず、半導体ウェハにメモリセル及びその周辺回路等が形成され、当該半導体ウェハに複数の半導体チップ４が形成される（ステップＳ３１）。
【００７１】
続いて、各半導体チップ３のプレヒューズテストを経て（ステップＳ３２）、各半導体チップ４の全面にα線保護膜８が形成される（ステップＳ３３）。続いて半導体ウュハに保護膜８をより強固に接着するために、半導体ウェハを加熱した後（ステップＳ３４）、半導体ウェハ全面にレジストを塗布し（ステップＳ３５）、通常のフォトリソグラフィー（ステップＳ３６）及び異方性エッチングにより、下層の半導体チップのボンディングパッド１を露出させるための複数の開孔９を保護膜８に形成する（ステップＳ３７）。灰化処理によりレジストを除去した後（ステップＳ３８）、バックグラインドにより半導体チップの厚みを調整し（ステップＳ３９）、レーザーリペアを経て（ステップＳ４０）フルウェハテストを実施する（ステップＳ４１）。
【００７２】
次に、ダイシングを行い半導体ウェハから半導体チップ４を切り出す（ステップＳ４２）。このとき、ステップＳ４２の作業と並んで、以下の５工程が行われる。まず、リードフレーム１０のインナーリード２の先端部及びバスバー６をプレスなどにより下方向にオフセットする（ステップＳ４３）。この場合、オフセット量はボンディングワイヤ５のループ高さと同じくらいにすることが好ましい。次に、オフセットされたインナーリード２の先端部とバスバー６の下面を削り、薄型加工を施す（ステップＳ４４）。この薄型加工切除以外の除去方法により行ってもよく、エッチング、研磨、プレス、または圧延などの方法で行うのが好ましい。次に、絶縁テープ３の両面に接着剤を塗布した後（ステップＳ４５）、インナーリード２及びバスバー６に絶縁テープ３を接着する（ステップＳ４６）。このとき、絶縁テープ３がインナーリード２の先端部及びバスバー６のオフセット部分にのみ接するように接着する。最後に絶縁テープ３を所定形状に整形する（ステップＳ４７）。
【００７３】
続いて、切り出された各半導体チップ４の保護膜８表面に絶縁テープ３を介してインナーリード２を配置し、加圧することで半導体チップ４とインナーリード２とを接着する（ステップＳ４８）、更に加熱することで半導体チップ４とインナーリード２とを強固に接着固定する（ステップＳ４９）。場合によっては、ステップＳ４９の加熱は省略することができる。しかる後、保護膜８に形成された開孔９内のボンディングパッド１とインナーリード２又はバスバー６とをボンディングワイヤ５により接続し（ステップＳ５０）、トランスファモールド法により封止樹脂７にて半導体チップ４全面を封止する（ステップＳ５１）。次に、リードフレーム１０のタイバー１３及びべース部１４を切断し、リードを所望の形状に成形してパッケージが完成する（ステップＳ５２）。
【００７４】
以上、説明したように、第４の実施の形態においては、予めインナーリード２の先端部とバスバー６をオフセットしてから、そのオフセット部の下面を削り取って薄型加工し、これらインナーリード２とバスバー６のオフセット部にのみ絶縁テープ３を接触させ、半導体チップ４とインナーリード２とを絶縁テープ３を介して接着する。即ちこの場合、保護膜８上面からインナーリード２上面までの高さがインナーリード２の先端部位及びパスバー６の下面を削り取られた肉厚分だけ低減されることになり、パッケージ厚の薄型化が実現される。また、インナーリード２とバスパー６の所定部のみ薄型加工を施すので、アウターリード１２の厚みは従来と同様に保つことができる。よって、アウターリード１２を所望の形状に加工する際やパッケージを電子機器内部に組み込む際にフレームが折れることを防止できる。
【００７５】
従って、第４の実施の形態によれば、ＬＯＣ構造を有する半導体装置において、フレーム、半導体チップ、封止樹脂、及び絶縁テープの薄型化やボンディングワイヤの低ループ化によらず、信頼性に優れ、且つパッケージが薄型化されたＴＳＯＰを実現できる。
【００７６】
（第５の実施の形態）
次に、第５の実施の形態について説明する。初めに、この半導体装置の概略構成は、第４の実施の形態のそれとほぼ同様であるが、インナーリード２の薄型化された部分と絶縁テープ３との位置関係が異なる点で相違する。本発明の第６の実施の形態における樹脂封止前の半導体装置の平面図は図８と全く同じであるので図示を省略する。図１２（ａ）は樹脂封止後の図８におけるＣ−Ｃ’線での断面図である。また、図１２（ｂ）は図１２（ａ）における絶縁テープ近傍を拡大した断面図である。
【００７７】
尚、構成部材については第４の実施の形態の半導体装置と同様であるので、同符号を用いる。第５の実施の形態における半導体装置において、半導体チップ４の表面構造及びリードフレーム１０の構成は第４の実施の形態と同様であるので記載を省略する。第４の実施の形態と異なるインナーリード２と半導体チップ４との接着部分について、以下図面を用いて説明する。
【００７８】
第５の実施の形態における半導体装置は、図１２（ａ）に示すように、対向するバスバー６間の部位からボンディングパッド１が臨むように、保護膜８が形成された半導体チップ４の上面にリードフレーム１０の下面が位置合わせされ、インナーリード２の先端部位及びバスバー６の下面とが厚さ０．０８ｍｍ程度の絶縁テープ３を介して当該保護膜８の上面に接着固定されている。
【００７９】
ここで、図１２（ｂ）に示すように、インナーリード２の先端部位及びバスバー６はリードフレーム１０に対して下方向にオフセットされており、更に絶縁テープ３と接触する部位はその下面に切り欠き部２０が形成されている。この切り欠き部２０及びバスバー６の厚さは加工限界まで薄型化されることが可能である。尚、本実施の形態ではリードフレーム１０と半導体チップ４とが接着される際に、フレームが曲がったり折れたりすることを防止するために該当部分の厚みを０．０７ｍｍとしている。また、インナーリード２の切り欠き部２０とバスバー６の厚さは等しく又はほぼ等しくなされている。
【００８０】
これにより、リードの厚さが通常の場合と同様０．１２５ｍｍ程度であるとき、保護膜８上面からオフセットされたインナーリード２上面までの高さが従来の半導体装置では０．２０５ｍｍ程度であるのに比べ、本実施の形態の半導体装置では０．１５０ｍｍ程度と、切り欠き部２０を形成するためにインナーリード２の先端部位が削り取られ厚さである０．０５５ｍｍ分だけ低減されることになり、パッケージ厚の薄型化が実現される。
【００８１】
第５の実施の形態の半導体装置の製造方法は、図１１に示した第４の実施の形態における製造方法と同じであるので記載を省略する。
【００８２】
以上、説明したように、第５の実施の形態においては、予めインナーリード２の先端部とバスバー６をオフセットしてから、そのオフセット部の先端部に切り欠き部２０を形成し、これらインナーリード２の切り欠き部２０とバスバー６の下面が切除された部分にのみ絶縁テープ３の一方の面を接着し、絶縁テープ３の他方の面と半導体チップ４に形成された保護膜８の上面とを接着する。即ちこの場合、保護膜８上面からインナーリード２上面までの高さが、切り欠き部２０及び切除されたパスバー６を形成するためにインナーリード２の先端部位及びバスバー６の下面を削り取った肉厚分だけ低減されることになり、パッケージ厚の薄型化が実現される。
【００８３】
また、インナーリード２とバスバー６の所定部のみ薄型加工を施すので、アウターリード１２の厚みは従来と同様に保つことができる。よって、アウターリード１２を所望の形状に加工する際やパッケージを電子機器内部に組み込む際にフレームが折れることを防止できる。
【００８４】
従って、第５の実施の形態によれば、ＬＯＣ構造を有する半導体装置において、フレーム、半導体チップ、封止樹脂、及び絶縁テープの薄型化やボンディングワイヤの低ループ化によらず、信頼性に優れ、且つパッケージが薄型化されたＴＳＯＰを実現できる。
【００８５】
（第６の実施の形態）
次に、第６の実施の形態について説明する。初めに、この半導体装置の概略構成は、第３の実施の形態のそれとほぼ同様であるが、インナーリード２の加工形状が異なる点で相違する。本発明の第６の実施の形態における樹脂封止前の半導体装置の平面図は図６と全く同じであるので図示を省略する。図１３（ａ）は樹脂封止後の図６におけるＢ−Ｂ’線での断面図である。また、図１３（ｂ）は図１３（ａ）における絶縁テープ近傍を拡大した断面図である。
【００８６】
尚、構成部材については第３の実施の形態の半導体装置と同様であるので、同符号を用いる。第６の実施の形態における半導体装置において、半導体チップ４の表面構造及びリードフレーム１０の構成は第１の実施の形態と同様であるので記載を省略する。第４の実施の形態と異なるインナーリード２と半導体チップ４との接着部分について、以下図面を用いて説明する。
【００８７】
第６の実施の形態における半導体装置は、図１２（ａ）に示すように、対向するインナーリード２の先端部の間の部位からボンディングパッド１が臨むように、保護膜８が形成された半導体チップ４の上面にリードフレーム１０の下面を位置合わせされ、インナーリード２の先端部が厚さ０．０８ｍｍ程度の絶縁テープ３を介して当該保護膜８に接着固定されている。
【００８８】
ここで、図１２（ｂ）に示すように、インナーリード２の先端部位はリードフレーム１０に対して下方向にオフセットされており、更に絶縁テープ３と接触する部位はその下面が切り欠かれて凹部２１が形成されている。インナーリード２における凹部２１の位置は、その一部または全部がインナーリード２のうち半導体チップ４の上方に位置している範囲内にあればよく、パッケージまたは半導体チップ４の回路の設計などに合わせて自由に設定される。
【００８９】
この凹部２１の上面はボンディングワイヤが圧着される領域であるので、少なくとも凹部２１は０．３〜０．４ｍｍ程度の長さがあることが好ましい。凹部２１の厚さは加工限界まで薄型化されることが可能である。尚、本実施の形態ではリードフレーム１０と半導体チップ４とが接着される際に、フレームが曲がったりや折れたりすることを防止するために該当部分の厚みを０．０７ｍｍとしている。これにより、保護膜８上面からインナーリード２上面までの高さが従来の半導体装置では０．２０５ｍｍ程度であるのに比べ、本実施の形態の半導体装置では０．１５０ｍｍ程度と凹部２１を形成するためにインナーリード２の先端部位から切除された部分の厚さに相当する０．０５５ｍｍ分だけ低減されることになる。よって、パッケージ厚の薄型化が実現される。
【００９０】
第６の実施の形態の半導体装置の製造方法は、図１１に示した第４の実施の形態における製造方法と同じであるので記載を省略する。
【００９１】
以上説明したように、第６の実施の形態においては、予めインナーリード２の先端部をオフセットしてから、そのオフセット部の先端部の下面に凹部２１を形成している。この状態で絶縁テープ３の一方の面にこれらインナーリード２の凹部２１を接着し、更に絶縁テープ３の他方の面と半導体チップ４とを接着する。即ちこの場合、保護膜８上面からインナーリード２の上面までの高さが、凹部２１を形成するためにインナーリード２の先端部位から切除した部分の肉厚分だけ低減されることになり、パッケージ厚の薄型化が実現される。
【００９２】
更に、インナーリード２に形成される凹部２１の位置は、凹部２１の一部または全部がインナーリード２のうち半導体チップ４の上方に位置している範囲内にあればよい。よって、インナーリード２と半導体チップ４とを接着する位置はパッケージまたは半導体チップ４の回路の設計などに合わせて自由に設定できる。また、インナーリード２の所定部のみ薄型加工が施されるので、アウターリード１２を所望の形状に加工する際やパッケージを電子機器内部に組み込む際にフレームが折れるのを防止できる。
【００９３】
従って、第６の実施の形態によれば、ＬＯＣ構造を有する半導体装置において、フレーム、半導体チップ、封止樹脂、及び絶縁テープの薄型化やボンディングワイヤの低ループ化によらず、信頼性に優れ、且つパッケージが薄型化されたＴＳＯＰを実現できる。
【００９４】
【発明の効果】
以上説明したように、本発明によれば、ＬＯＣ構造を有する半導体装置において、フレーム、半導体チップ、封止樹脂、及び絶縁テープの薄型化やボンディングワイヤの低ループ化によらず、インナーリードの先端部の板厚を予め薄型加工することで、信頼性に優れ、且つパッケージが薄型化されたＴＳＯＰを実現できる。
【図面の簡単な説明】
【図１】本発明の第１、第２の実施の形態の樹脂封止型半導体装置の樹脂封止前における概略平面図である。
【図２】本発明の第１の実施の形態の半導体装置の図１中のインナーリードとバスバーの一部を拡大した概略平面図である。
【図３】本発明の第１の実施の形態の半導体装置の図１中のＡ−Ａ’線における樹脂封止後の概略断面図である。
【図４】本発明の第１、第２、第３の実施の形態の樹脂封止型半導体装置の製造工程を工程順に示す概略工程フローチャートである。
【図５】本発明の第２の実施の形態の半導体装置の図１中のＡ−Ａ’線における樹脂封止後の概略断面図である。
【図６】本発明の第３、第６の実施の形態の樹脂封止型半導体装置の樹脂封止前における概略平面図である。
【図７】本発明の第３の実施の形態の半導体装置の図６中のＢ−Ｂ’線における樹脂封止後の概略断面図である。
【図８】本発明の第４、第５の実施の形態の樹脂封止型半導体装置の樹脂封止前における概略平面図である。
【図９】本発明の第４の実施の形態の半導体装置の図８中のＣ−Ｃ’線における樹脂封止後の概略断面図である。
【図１０】本発明の第４の実施の形態の半導体装置の図８中のＣ−Ｃ’線における樹脂封止後の概略断面図である。
【図１１】本発明の第４、第５、第６の実施の形態の樹脂封止型半導体装置の製造工程を工程順に示す概略工程フローチャートである。
【図１２】本発明の第５の実施の形態の半導体装置の図８中のＣ−Ｃ’線における樹脂封止後の概略断面図である。
【図１３】本発明の第６の実施の形態の半導体装置の図６中のＢ−Ｂ’線における樹脂封止後の概略断面図である。
【図１４】従来の半導体装置の樹脂封止前の概略平面図である。
【図１５】従来の半導体装置の図１４中のＤ−Ｄ’線における概略断面図である。
【符号の説明】
１ ボンディングパッド
２ インナーリード
３ 絶縁テープ
４ 半導体チップ
５ ボンディングワイヤ
６ バスバー
７ 封止樹脂
８ 保護膜
９ 開孔
１０ リードフレーム
１１ デバイスホール
１２ アウターリード
１３ ダイバー
１４ ベース部
１５ スプロケットホール
１６ 樹脂封止領域
１７，１８，２０ 切り欠き部
１９，２１ 凹部[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor integrated circuit device, and more particularly to a technology that is effective when applied to a resin-encapsulated LSI package (TSOP) having a LOC (Lead On Chip) structure of a large-scale integrated circuit.
[0002]
[Prior art]
In the information age in recent years, the demand for information / communication equipment is increasing year by year. Among information / communication devices, the demand for the mobile information devices such as a camera-integrated VTR, PHS (Personal Handyphone System), and notebook personal computer is particularly small. There is a tendency. Accordingly, the LSI package mounted inside these devices is naturally required to be smaller and thinner.
[0003]
On the other hand, as large-scale integration of semiconductor elements progresses, the chip area gradually increases, and the package method of die-bonding a chip to a lead frame island has a semiconductor element within a package having a required size. It has become difficult to store.
[0004]
In order to cope with this point, a LOC-structured TSOP as disclosed in Japanese Patent Laid-Open No. 4-291950 has been proposed and put into practical use.
[0005]
14 is a plan view showing a state of a TSOP having a typical LOC structure before resin sealing, and FIG. 15 is a cross-sectional view taken along the line DD ′ of FIG. 14 after resin sealing. This TSOP is assembled as follows. First, the insulating tape 3 is bonded to the inner lead portion 2 of the lead frame 10 including the inner lead 2, the outer lead 12, and the tie bar 13. Next, the insulating tape 3 to which the lead frame 10 is bonded is bonded to a predetermined position on the surface of the semiconductor chip 4 on which the bonding pad 1 is formed at the center. Then, the bonding pads 1 on the semiconductor chip 4 and the inner leads 2 are electrically connected by bonding wires 5. Subsequently, the entire surface of the semiconductor chip is sealed with a sealing resin 7 by a transfer molding method, the tie bar 13 and the base portion 14 of the lead frame 10 are cut, and the leads are formed into a desired shape to complete the manufacture of TSOP.
[0006]
The TSOP formed in this way can be reduced in size because the dimensions in the lateral direction can be particularly reduced as compared with the packaging method in which the inner leads are positioned outside the semiconductor chip and wire bonding is performed. .
[0007]
[Problems to be solved by the invention]
In the future, it is expected that a thin and highly reliable TSOP with a thickness of 1 mm or less will be required due to the spread of IC cards and the like. In the TSOP having the conventional LOC structure as described above, (1) a bonding wire with a low loop (to keep the bonding wire trace from the surface of the semiconductor chip low), (2) a semiconductor chip thickness reduction, and (3) Thinning is possible by any of the following methods: reduction of the frame thickness, (4) thinning of the insulating tape, and (5) thinning of the sealing resin thickness.
[0008]
However, when the thickness is reduced by the above-described method, the conventional LOC structure TSOP has the following problems. That is, (1) When the bonding wire is thinned by reducing the loop, the wire comes into contact with the inner lead or the bus bar due to the variation in the loop height, and the possibility of producing a defective device increases.
[0009]
In addition, (2) when reducing the thickness by reducing the thickness of the semiconductor chip, it is necessary to increase the polishing amount on the back surface of the wafer in the back grinding process before cutting the chip from the semiconductor wafer. However, in the future, it is inevitable that the wafer diameter will further increase for the purpose of improving productivity, and the larger the diameter, the greater the warpage of the wafer due to the stress of various films deposited in the semiconductor circuit manufacturing process. turn into. If the wafer is polished as it is, the thickness of the semiconductor chip will be different between the central part and the peripheral part of the wafer. Therefore, it is necessary to polish the wafer back after forcibly flattening it by vacuum suction. Is undesirable because it leads to wafer breakage. Further, it is not preferable to perform back grinding after cutting out the semiconductor chip, which leads to an extension of the manufacturing process period.
[0010]
(3) When the thickness is reduced by reducing the frame thickness, the strength of the lead frame material is reduced, and there is a high possibility that the frame will break when the outer lead is processed into a desired shape or incorporated into an electronic device. Therefore, the reliability is lowered.
[0011]
In addition, (4) when the thickness is reduced by reducing the thickness of the insulating tape, the capacitance between the lead frame and the semiconductor chip becomes too large, or the resistance to external stress on the semiconductor chip is reduced, In the worst case, there is a problem that a crack occurs in the semiconductor chip, so that electrical characteristics and reliability are also lowered.
[0012]
In addition, (5) when the thickness is reduced by reducing the thickness of the sealing resin, it is necessary to secure a region through which the bonding wire passes on the upper surface of the semiconductor chip. Therefore, there is a limit to thinning. Therefore, there is no choice but to reduce the thickness of the sealing resin film on the lower surface (back surface) of the chip. On the other hand, the warpage of the package is caused by a difference in shrinkage force (rate) of the sealing resin with the semiconductor chip as a boundary, and the difference in shrinkage force depends on the volume ratio of the sealing resin. Therefore, when the sealing resin film thickness is reduced on the lower surface of the chip, there is a problem that the package is warped because the sealing resin volume is smaller on the lower surface than on the upper surface of the chip.
[0013]
Accordingly, an object of the present invention is to realize a thin resin-encapsulated LSI package (TSOP) in a semiconductor device having a LOC structure without impairing reliability.
[0014]
Another object of the present invention is to reduce the thickness of a resin-encapsulated LSI package (TSOP) in a semiconductor device having a LOC structure without impairing reliability.
[0015]
[Means for Solving the Problems]
In order to solve the above problems, in the semiconductor device of the present invention, an inner lead is bonded onto a circuit forming surface of a semiconductor chip via an insulating tape, and the inner lead and a bonding pad formed on the semiconductor chip are bonded. A resin-encapsulated semiconductor device electrically connected by a wire and encapsulating the entire semiconductor chip with a resin, wherein a lower surface of a tip portion of the inner lead is partially cut away to form a notch The one surface of the insulating tape is bonded to at least the notch, the other surface is bonded to the upper surface of the semiconductor chip, and the upper surface of the portion where the notch of the inner lead is formed. A portion to which the bonding wire is crimped is formed.
[0016]
Here, the inner lead includes a plurality of inner leads, and has a bus bar supported by any two inner leads and arranged along the tip of the other inner lead, and at least the insulating tape of the bus bar is attached to the insulating tape. It is preferable that the thickness of the fixed part in contact is equal to the thickness of the notch of the inner lead.
[0017]
Here, it is preferable that the inner lead and the bonding pad are connected by the bonding wire passing above the fixed portion of the bus bar.
[0018]
In another semiconductor device of the present invention, an inner lead is bonded to a circuit forming surface of a semiconductor chip via an insulating tape, and the inner lead and a bonding pad formed on the semiconductor chip are electrically connected by a bonding wire. A resin-encapsulated semiconductor device in which the entire semiconductor chip is encapsulated with resin, the lower surface of the inner lead being partially cut away to form a recess, and at least one surface of the insulating tape is The inner surface of the recess is bonded, the other surface is bonded to the upper surface of the semiconductor chip, and the bonding wire is bonded to the upper surface of the inner lead where the recess is formed.
[0019]
In another semiconductor device of the present invention, an inner lead is bonded to a circuit forming surface of a semiconductor chip via an insulating tape, and the inner lead and a bonding pad formed on the semiconductor chip are electrically connected by a bonding wire. And a resin-encapsulated semiconductor device in which the entire semiconductor chip is encapsulated with resin, and a lower surface of a tip portion of the inner lead is partially cut away to form a notch, and the inner lead The portion where the notch is formed is offset downward from the side extending from the outer lead, one surface of the insulating tape is bonded to at least the notch, and the other surface is the semiconductor chip A portion to which the bonding wire is bonded is formed on the upper surface of the notch. To have.
[0020]
Here, the inner lead includes a plurality of inner leads, and has a bus bar supported by any two inner leads and arranged along the tip of the other inner lead, and at least the insulating tape of the bus bar is attached to the insulating tape. It is preferable that the thickness of the fixed part in contact is equal to the thickness of the notch of the inner lead.
[0021]
Here, it is preferable that the inner lead and the bonding pad are connected by the bonding wire passing above the fixed portion of the bus bar.
[0022]
In another semiconductor device of the present invention, an inner lead is bonded to a circuit forming surface of a semiconductor chip via an insulating tape, and the inner lead and a bonding pad formed on the semiconductor chip are electrically connected by a bonding wire. A resin-encapsulated semiconductor device in which the entire semiconductor chip is sealed with a resin, wherein a part of the lower surface of the inner lead is cut away to form a recess, and the recess of the inner lead is formed. A portion extending from the outer lead is offset downward, one surface of the insulating tape is bonded to at least the inner surface of the recess, and the other surface is bonded to the upper surface of the semiconductor chip. The portion where the bonding wire is crimped to the upper surface of the inner lead in which the recess is formed It has been made.
[0027]
[Action]
In the present invention, the end portions of the inner leads bonded to the semiconductor chip via the protective film and the insulating tape and the lower surface of the bus bar are cut in advance with a predetermined thickness. That is, in this case, the outer lead, insulating tape, sealing resin and semiconductor chip itself, which greatly affect the reliability, and the bonding wire loop height are not reduced, so that the reliability is not lowered. Moreover, the package can be thinned only by adding a thinning process.
[0028]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, some embodiments of the present invention will be described with reference to the drawings.
[0029]
(First embodiment)
First, the first embodiment will be described. First, a schematic configuration of this semiconductor device will be described. FIG. 1 is a plan view schematically showing a state of the semiconductor device before resin sealing, and FIG. 2 is an enlarged plan view of a part of the inner lead in FIG. Fig.3 (a) is sectional drawing in the AA 'line in FIG. 1 after resin sealing. Moreover, FIG.3 (b) is sectional drawing to which the insulating tape vicinity in FIG.3 (a) was expanded.
[0030]
The semiconductor device according to the first embodiment shown in FIG. 1 includes a semiconductor chip 4 on which a semiconductor element (DRAM is exemplified here) and a lead frame 10 fixed to the semiconductor chip 4. Has been.
[0031]
In the semiconductor chip 4, a plurality of memory cells (memory cell regions) each formed of at least one transistor and a capacitor are formed in a matrix, and a plurality of peripheral circuits for the memory cells ( Peripheral circuit region) and the like are formed. A protective film 8 for protecting these circuits from α rays is formed on the surface of the semiconductor chip 4 so as to cover the memory cell region and the peripheral region. The protective film 8 is formed with a plurality of apertures 9 for exposing a part of the surface of the semiconductor chip 4. The apertures 9 are made of a conductive material as shown in FIG. A bonding pad 1 that is electrically connected to a predetermined portion of the chip 4 is formed.
[0032]
In the lead frame 10 made of 42 alloy, a device hole 11 is formed in a rectangular shape at a substantially central portion. In the device hole 11 portion, the lead frame 10 has a plurality of inner leads 2 that are formed substantially symmetrically so as to protrude from the opposite ends of the peripheral edge to the device hole 11, and an outer member that is connected to each inner lead 2. The lead 12, the diver 13 provided so as to cross the boundary portion between the inner lead 2 and the outer lead 12, and the inner lead 2 arranged at opposite ends of the peripheral portion of the device hole 11 are arranged at the outermost end. The connected inner leads 2 are connected to each other and the bus bar 6 provided along the tip of the other inner lead 2, the base part 14 for supporting the diver 13, and the sprocket hole formed in the base part 14 at a constant interval. 15 is formed. Note that a plurality of lead frames 10 are formed continuously so that they can be used corresponding to a plurality of semiconductor chips 4. In FIG. 1, one lead corresponding to one semiconductor chip is formed. A frame 10 is shown. Further, the thickness of the lead frame 10 is usually about 0.125 mm.
[0033]
As shown in FIG. 3A, the lower surface of the lead frame 10 is aligned with the upper surface of the semiconductor chip 4 on which the protective film 8 is formed so that the bonding pad 1 faces from the portion between the opposing bus bars 6. The tip portion of the inner lead 2 and the lower surface of the bus bar 6 are bonded and fixed to the protective film 8 via an insulating tape 3 having a thickness of about 0.08 mm.
[0034]
Here, the tip portion of the inner lead 2 shown as a hatched portion in FIG. 2 and the portion of the bus bar 6 that contacts the insulating tape 3 are notched in a rectangular shape as shown in FIG. Accordingly, the inner lead 2 has a notch 17 at the tip portion thereof, and is formed thinner than the outer lead 12 and other portions of the inner lead 2. Since this notch part 17 is used as a crimping | compression-bonding area | region of a bonding wire, it is preferable that it has a length of about 0.3-0.4 mm. The thickness of the notch 17 and the bus bar 6 can be reduced to the processing limit. In this embodiment, when the lead frame 10 and the semiconductor chip 4 are bonded, the thickness of the corresponding portion is set to 0.07 mm in order to prevent the frame from being bent or broken. Moreover, the thickness of the notch part 17 and the bus-bar 6 is made equal. Thus, the height from the upper surface of the protective film 8 to the upper surface of the inner lead 2 is about 0.205 mm in the conventional semiconductor device, and is about 0.150 mm in the semiconductor device of the present embodiment. The thickness is reduced by 0.055 mm corresponding to the thickness of the portion removed from the tip portion of the inner lead 2 to form. Therefore, the package thickness can be reduced.
[0035]
Furthermore, the upper surface of the tip portion of the inner lead 2 and the bonding pad 1 corresponding to the inner lead 2 are connected by a so-called wire bonding method with a bonding wire 5 made of gold (Au). As the bonding wire 5, a copper (Cu) wire or a coated wire obtained by coating a metal wire surface with an insulating resin may be used.
[0036]
Here, the outer lead 12 connected to the inner lead 2 and independent of each other by cutting the diver 13 is a power supply terminal for supplying a power supply voltage to each circuit constituting the DRAM, a data signal input terminal, a write enable terminal. , A row address strobe signal terminal, a column address strobe signal terminal, a data signal output terminal, a reference voltage terminal, an empty terminal, and the like.
[0037]
The sealing resin 7 is sealed in the resin sealing region 16 shown in FIG. 1 using a mold (not shown), and the entire surface of the semiconductor chip 4 is covered with the sealing resin 7.
[0038]
Next, a method for manufacturing the semiconductor device according to the first embodiment will be described. FIG. 4 is a schematic process flow diagram showing the method of manufacturing the semiconductor device according to the present embodiment in the order of steps.
[0039]
First, a memory cell and its peripheral circuits are formed on a semiconductor wafer, and a plurality of semiconductor chips 4 are formed on the semiconductor wafer (step S1).
[0040]
Subsequently, through a pre-fuse test of each semiconductor chip 4 (step S2), an α-ray protective film 8 is formed on the entire surface of each semiconductor chip 4 (step S3). Subsequently, in order to make the protective film 8 more firmly adhere to the semiconductor wafer, the semiconductor wafer is heated (step S4), and then a resist is applied to the entire surface of the semiconductor wafer (step S5). A plurality of openings 9 for exposing the bonding pads 1 formed in the lower semiconductor chip 4 are formed in the protective film 8 by isotropic etching (step S7). After removing the resist by ashing (step S8), the thickness of the semiconductor chip 4 is adjusted by back grinding (step S9), and after laser repair (step S10), a full wafer test is performed (step S11).
[0041]
Next, dicing is performed to cut out the semiconductor chip 4 from the semiconductor wafer (step S12). At this time, the following four steps are performed along with the operation of step S12. First, a notch is formed at the tip of the inner lead 2. At this time, the lower surface of the lower surface of the bus bar 6 is also removed by the same thickness as the cutout portion (step S13). The formation of the notch and the excision of the lower surface of the bus bar 6 may be performed by a removal method other than the excision, and is preferably performed by a method such as etching, polishing, pressing, or rolling. Next, after applying an adhesive on both surfaces of the insulating tape 3 (step S14), one surface of the insulating tape 3 is bonded to the lower surfaces of the inner lead 2 and the bus bar 6 (step S15). At this time, the insulating tape 3 is bonded so that only the notched portion 17 at the tip end portion of the inner lead 2 formed in step S13 and the portion where the lower surface of the bus bar 6 is cut off are in contact. Finally, the insulating tape 3 is shaped into a predetermined shape (step S16).
[0042]
Subsequently, the inner lead 2 is disposed via the insulating tape 3 at a predetermined position on the surface of the protective film 8 formed on each cut-out semiconductor chip 4, and the semiconductor chip 4 and the inner lead 2 are bonded by pressing (step). S17) The semiconductor chip 4 and the inner lead 2 are firmly bonded and fixed by further heating (step S18). In some cases, the heating in step S18 can be omitted. Thereafter, the bonding pad 1 in the opening 9 formed in the protective film 8 and the inner lead 2 or the bus bar 6 are connected by the bonding wire 5 (step S19), and the semiconductor chip is sealed with the sealing resin 7 by the transfer molding method. 4 The entire surface is sealed (snubbing S20). Next, the tie bar 13 and the base portion 14 of the lead frame 10 are cut, and the leads are formed into a desired shape to complete the package (step S21).
[0043]
As described above, in the first embodiment, the lower surface of the tip portion of the inner lead 2 is cut out in a rectangular shape in advance to form the cutout portion 17, and the lower surface of the pass par 6 is also formed on the inner lead. It cuts out so that it may become the same thickness as the notch part 17 of 2 front-end | tip parts. In this state, one surface of the insulating tape 3 is bonded to the notched portion 17 of the inner lead 2 and a portion where the lower surface of the pass bar 6 is cut, and further formed on the other surface of the insulating tape 3 and the surface of the semiconductor chip 4. The upper surface of the protective film 8 is adhered. That is, in this case, the height from the upper surface of the protective film 8 to the upper surface of the inner lead 2 is such that the notch 17 and the cut portion of the inner lead 2 and the cut portion of the bus bar 6 are formed in order to form the cut bus bar 6. As a result, the thickness is reduced, and the package thickness is reduced. In addition, since only a predetermined portion of the inner lead 2 and the bus bar 6 is thinned, the thickness of the outer lead 12 can be maintained as in the conventional case. Therefore, it is possible to prevent the frame from being broken when the outer lead 12 is processed into a desired shape or incorporated into the electronic device.
[0044]
Therefore, according to the first embodiment, in the semiconductor device having the LOC structure, the frame, the semiconductor chip, the sealing resin, and the insulating tape are excellent in reliability regardless of the thinning of the bonding tape and the reduction of the bonding wire loop. In addition, a TSOP with a thin package can be realized.
[0045]
(Second Embodiment)
Next, a second embodiment will be described. First, the schematic configuration of this semiconductor device is almost the same as that of the first embodiment, but is different in that the positional relationship between the notch portion of the inner lead 2 and the insulating tape 3 is different. A plan view of the semiconductor device before resin sealing in the second embodiment of the present invention is shown in FIG. Fig.5 (a) is sectional drawing in the AA 'line in FIG. 1 after resin sealing. FIG. 5B is an enlarged cross-sectional view of the vicinity of the insulating tape in FIG.
[0046]
Since the constituent members are the same as those of the semiconductor device of the first embodiment, the same reference numerals are used. In the semiconductor device according to the second embodiment, the surface structure of the semiconductor chip 4 and the configuration of the lead frame 10 are the same as those in the first embodiment, and thus description thereof is omitted. A bonded portion between the inner lead 2 and the semiconductor chip 4 different from the first embodiment will be described below with reference to the drawings.
[0047]
As shown in FIG. 5A, the semiconductor device according to the second embodiment is formed on the upper surface of the semiconductor chip 4 on which the protective film 8 is formed so that the bonding pad 1 faces from a portion between the bus bars 6 facing each other. The lower surface of the lead frame 10 is aligned, and the tip portion of the inner lead 2 and the lower surface of the bus bar 6 are bonded and fixed to the upper surface of the protective film 8 via an insulating tape 3 having a thickness of about 0.08 mm.
[0048]
Here, as shown in FIG. 5B, the front end portion of the inner lead 2 and the bus bar 6 have a lower surface cut out in a rectangular shape, and the inner lead 2 has a cutout portion 18 in the front end portion. The inner lead 2 is formed thinner than other portions. In the present embodiment, a part of the notch 18 formed in the inner lead 2 is bonded to the insulating tape 3 so that the notch end surface 2a is separated from the end surface 3a of the insulating tape by a predetermined distance L. However, this is different from the first embodiment. The presence of the clearance L between the notch end surface 2a and the end surface 3a of the insulating tape allows the insulating tape 3 to be connected to the inner lead 2 even if the position is slightly shifted when the insulating tape 3 and the inner lead 2 are bonded. It can prevent that it adhere | attaches on parts other than the notch part 18 of this.
[0049]
The thickness of the notch 18 and the bus bar 6 can be reduced to the processing limit. In the present embodiment, when the lead frame 10 and the semiconductor chip 4 are bonded, the thickness of the corresponding portion is set to 0.07 mm in order to prevent the frame from being bent or broken. Further, the thicknesses of the notch 18 of the inner lead 2 and the bus bar 6 are equal or substantially equal. Thus, the height from the upper surface of the protective film 8 to the upper surface of the inner lead 2 is about 0.205 mm in the conventional semiconductor device, and is about 0.150 mm in the semiconductor device of the present embodiment. The thickness is reduced by 0.055 mm corresponding to the thickness of the portion excised from the tip portion of the inner lead 2 to form. Therefore, the package thickness can be reduced.
[0050]
The manufacturing method of the semiconductor device of the second embodiment is the same as the manufacturing method of the first embodiment shown in FIG.
[0051]
As described above, in the second embodiment, the lower surface of the tip portion of the inner lead 2 is cut out in a rectangular shape in advance to form the cutout portion 18, and the lower surface of the path bar 6 is also formed on the inner surface. The lead 2 is cut so as to have the same thickness as the notch 18 at the tip portion.
[0052]
In this state, one surface of the insulating tape 3 is bonded to the notched portion 18 of the inner lead 2 and the portion where the lower surface of the bus bar 6 is cut off, and the other surface of the insulating tape 3 and the semiconductor chip 4 are formed. The upper surface of the protective film 8 is adhered. In other words, in this case, the height from the upper surface of the protective film 8 to the upper surface of the inner lead 2 is equal to the thickness of the tip portion of the inner lead 2 and the portion removed from the bus bar 6 in order to form the cutout portion 18 and the cut bus bar 6. As a result, the package thickness can be reduced.
[0053]
Further, since one surface of the insulating tape 3 is bonded only to a part of the notch 18 of the inner lead 2 and a space is formed in the other part of the notch 18, the insulating tape 3 and the inner lead 2 are formed. Even if the position is slightly shifted when adhering to each other, the insulating tape 3 can be prevented from adhering to a portion other than the notch portion 18 of the inner lead 2. In addition, since only a predetermined portion of the inner lead 2 and the pass bar 6 is thinned, the thickness of the outer lead 12 can be maintained as in the conventional case. Therefore, it is possible to prevent the frame from being broken when the outer lead 12 is processed into a desired shape or when the package is incorporated into the electronic device.
[0054]
Therefore, according to the second embodiment, in the semiconductor device having the LOC structure, the frame, the semiconductor chip, the sealing resin, and the insulating tape are excellent in reliability regardless of the thinning of the bonding tape and the reduction of the bonding wire loop. In addition, a TSOP with a thin package can be realized.
[0055]
(Third embodiment)
Next, a third embodiment will be described. First, the schematic configuration of this semiconductor device is substantially the same as that of the first embodiment, but is different in that the processed shape of the inner lead 2 and the processed shape of the insulating tape 3 are different. FIG. 6 is a plan view of the semiconductor device according to the third embodiment of the present invention before resin sealing, and FIG. 7A is a cross-sectional view taken along line BB ′ in FIG. 6 after resin sealing. It is sectional drawing. Moreover, FIG.7 (b) is sectional drawing to which the insulating tape vicinity in FIG.7 (a) was expanded.
[0056]
Since the constituent members are the same as those of the semiconductor device of the first embodiment, the same reference numerals are used. In the semiconductor device of the third embodiment, the surface structure of the semiconductor chip 4 is the same as that of the first embodiment, so that the description is omitted. The configuration of the lead frame 10 is a configuration in which the bus bar 6 is omitted from the lead frame 10 shown in the first embodiment, and the other parts are the same as those in the first embodiment. A bonded portion between the inner lead 2 and the semiconductor chip 4 will be described below with reference to the drawings.
[0057]
As shown in FIG. 7A, the semiconductor device according to the third embodiment is a semiconductor in which a protective film 8 is formed so that the bonding pad 1 faces from a portion between the tip portions of the opposed inner leads 2. The lower surface of the lead frame 10 is aligned with the upper surface of the chip 4, and the lower surface of the tip portion of the inner lead 2 is bonded and fixed to the protective film 8 with an insulating tape 3 having a thickness of about 0.08 mm.
[0058]
Here, as shown in FIG. 7B, a recess 19 is formed by cutting the lower surface of the tip portion of the inner lead 2. The position of the recess 19 in the inner lead 2 may be within a range in which a part or all of the recess 19 is located above the semiconductor chip 4 in the inner lead 2, and is adapted to the design of the package or the circuit of the semiconductor chip 4. Can be set freely.
[0059]
Since the upper surface of the recess 19 is a region to which the bonding wire is crimped, at least the recess 19 preferably has a length of about 0.3 to 0.4 mm. The thickness of the recess 19 can be reduced to the processing limit. In the present embodiment, when the lead frame 10 and the semiconductor chip 4 are bonded, the thickness of the corresponding portion is set to 0.07 mm in order to prevent the frame from being bent or broken. Thereby, the height from the upper surface of the protective film 8 to the upper surface of the inner lead 2 is about 0.205 mm in the conventional semiconductor device, and the recess 19 is formed to be about 0.150 mm in the semiconductor device of the present embodiment. Therefore, the thickness is reduced by 0.055 mm corresponding to the thickness of the portion cut from the tip portion of the inner lead 2. Therefore, the package thickness can be reduced.
[0060]
The manufacturing method of the semiconductor device of the third embodiment is the same as the manufacturing method of the first embodiment shown in FIG.
[0061]
As described above, in the third embodiment, the lower surface of the tip portion of the inner lead 2 is cut out in advance to form the recess 19. In this state, one surface of the insulating tape 3 and the lower surface of the recess 19 of the inner lead 2 are bonded, and the other surface of the insulating tape 3 and the upper surface of the protective film 8 formed on the semiconductor chip 4 are bonded. That is, in this case, the height from the upper surface of the protective film 8 to the upper surface of the inner lead 2 is reduced by the thickness of the portion cut from the tip portion of the inner lead 2 to form the recess 19. Thinning is realized.
[0062]
Furthermore, the position of the concave portion 19 in which the inner lead 2 is formed may be within a range where a part or all of the concave portion 19 is located above the semiconductor chip 4 in the inner lead 2. Therefore, the position where the inner lead 2 and the semiconductor chip 4 are bonded can be freely set according to the design of the package or the circuit of the semiconductor chip 4. Further, since only a predetermined portion of the inner lead 2 is thinned, it is possible to prevent the frame from being broken when the outer lead 12 is processed into a desired shape or when the package is incorporated into the electronic device.
[0063]
Therefore, according to the third embodiment, in the semiconductor device having the LOC structure, the frame, the semiconductor chip, the sealing resin, and the insulating tape are excellent in reliability regardless of the thinning of the bonding tape and the low loop of the bonding wire. In addition, a TSOP with a thin package can be realized.
[0064]
(Fourth embodiment)
Next, a fourth embodiment will be described. First, the schematic configuration of this semiconductor device is substantially the same as that of the first embodiment, but differs in that the processed shape of the inner lead 2 is different. FIG. 8 is a plan view showing the semiconductor device of the fourth embodiment of the present invention before resin sealing, and FIG. 9A is a cross-sectional view taken along line CC ′ in FIG. 8 after resin sealing. It is sectional drawing. Moreover, FIG.9 (b) is sectional drawing to which the insulating tape vicinity in FIG.9 (a) was expanded. Since the constituent members are the same as those of the semiconductor device of the first embodiment, the same reference numerals are used. In the semiconductor device according to the fourth embodiment, the surface structure of the semiconductor chip 4 and the configuration of the lead frame 10 are the same as those in the first embodiment, and thus description thereof is omitted. A bonded portion between the inner lead 2 and the semiconductor chip 4 different from the first embodiment will be described below with reference to the drawings.
[0065]
As shown in FIG. 9A, the semiconductor device according to the fourth embodiment is formed on the upper surface of the semiconductor chip 4 on which the protective film 8 is formed so that the bonding pad 1 faces from the portion between the opposing pass bars 6. The lower surface of the lead frame 2 is aligned, and the tip portion of the inner lead 2 and the lower surface of the bus bar 6 are bonded and fixed to the upper surface of the protective film 8 via an insulating tape 3 having a thickness of about 0.08 mm.
[0066]
Here, as shown in FIG. 9B, the front end portion of the inner lead 2 and the bus bar 6 are offset downward with respect to the lead frame 10, and the lower surface of the portion that contacts the insulating tape 3 is shaved. Thus, the outer lead 12 and the inner lead 2 are formed thinner than other portions. The cut end portion of the inner lead 2 and the thickness of the bus bar 6 can be reduced to the processing limit. In this embodiment, when the lead frame 10 and the semiconductor chip 4 are bonded, the thickness of the corresponding portion is set to 0.07 mm in order to prevent the frame from being bent or broken. Further, the tip portion of the inner lead 2 and the thickness of the bus bar 6 are made equal or substantially equal. As a result, when the lead thickness is about 0.125 mm as in the normal case, the height from the upper surface of the protective film 8 to the upper surface of the inner lead 2 offset is about 0.205 mm in the conventional semiconductor device. In comparison with the semiconductor device according to the present embodiment, the thickness of the package is reduced to about 0.150 mm by 0.055 mm, which is the thickness of the lower surface of the tip portion of the inner lead 2, which is cut off. Is realized.
[0067]
Furthermore, the upper surface of the offset tip portion of each inner lead 2 and the corresponding bonding pad 1 are connected by a bonding wire 5 made of gold (Au) by a so-called wire bonding method. As the bossing wire 5, a copper (Cu) wire or a coated wire obtained by coating the surface of a metal wire with an insulating resin may be used.
[0068]
9 (a) and 9 (b), all of the offset and thinned portions of the inner lead 2 are bonded to the insulating tape 3, but the bonded portion of the inner lead 2 is attached. If the length is at least about 0.3 to 0.4 mm, it can function as a bonding region of the bonding wire. Therefore, as shown in FIGS. 10A and 10B, the inner lead 2 is offset and thinned. It is also possible to arrange so that only a part of the formed part is bonded to the insulating tape 3.
[0069]
Next, a method for manufacturing a semiconductor device in the fourth embodiment will be described. FIG. 11 is a schematic process flow diagram illustrating the method of manufacturing the semiconductor device according to the present embodiment in the order of processes.
[0070]
First, a memory cell and its peripheral circuit are formed on a semiconductor wafer, and a plurality of semiconductor chips 4 are formed on the semiconductor wafer (step S31).
[0071]
Subsequently, through a pre-fuse test of each semiconductor chip 3 (step S32), an α-ray protective film 8 is formed on the entire surface of each semiconductor chip 4 (step S33). Subsequently, in order to bond the protective film 8 to the semiconductor wafer more firmly, after heating the semiconductor wafer (step S34), a resist is applied to the entire surface of the semiconductor wafer (step S35), and normal photolithography (step S36) and A plurality of openings 9 for exposing the bonding pads 1 of the underlying semiconductor chip are formed in the protective film 8 by anisotropic etching (step S37). After removing the resist by ashing (step S38), the thickness of the semiconductor chip is adjusted by back grinding (step S39), and after laser repair (step S40), a full wafer test is performed (step S41).
[0072]
Next, dicing is performed to cut out the semiconductor chip 4 from the semiconductor wafer (step S42). At this time, the following five steps are performed along with the operation of step S42. First, the tip of the inner lead 2 of the lead frame 10 and the bus bar 6 are offset downward by a press or the like (step S43). In this case, it is preferable that the offset amount is approximately the same as the loop height of the bonding wire 5. Next, the tip end portion of the offset inner lead 2 and the lower surface of the bus bar 6 are cut and thinned (step S44). It may be performed by a removal method other than the thin-cut processing, and is preferably performed by a method such as etching, polishing, pressing, or rolling. Next, after applying an adhesive on both surfaces of the insulating tape 3 (step S45), the insulating tape 3 is bonded to the inner lead 2 and the bus bar 6 (step S46). At this time, the insulating tape 3 is bonded so as to contact only the tip of the inner lead 2 and the offset portion of the bus bar 6. Finally, the insulating tape 3 is shaped into a predetermined shape (step S47).
[0073]
Subsequently, the inner lead 2 is disposed on the surface of the protective film 8 of each cut-out semiconductor chip 4 via the insulating tape 3, and the semiconductor chip 4 and the inner lead 2 are bonded by applying pressure (step S48). The semiconductor chip 4 and the inner lead 2 are firmly bonded and fixed by heating (step S49). In some cases, the heating in step S49 can be omitted. Thereafter, the bonding pad 1 in the opening 9 formed in the protective film 8 and the inner lead 2 or the bus bar 6 are connected by the bonding wire 5 (step S50), and the semiconductor chip is sealed with the sealing resin 7 by the transfer molding method. 4 The entire surface is sealed (step S51). Next, the tie bar 13 and the base portion 14 of the lead frame 10 are cut, and the leads are formed into a desired shape to complete the package (step S52).
[0074]
As described above, in the fourth embodiment, the tip end portion of the inner lead 2 and the bus bar 6 are offset in advance, and then the lower surface of the offset portion is scraped to form a thin shape. The insulating tape 3 is brought into contact only with the offset portion 6, and the semiconductor chip 4 and the inner lead 2 are bonded via the insulating tape 3. That is, in this case, the height from the upper surface of the protective film 8 to the upper surface of the inner lead 2 is reduced by the thickness of the tip portion of the inner lead 2 and the lower surface of the pass bar 6, and the package thickness is reduced. Realized. In addition, since only a predetermined portion of the inner lead 2 and the bus bar 6 is thinned, the thickness of the outer lead 12 can be maintained as in the conventional case. Therefore, it is possible to prevent the frame from being broken when the outer lead 12 is processed into a desired shape or when the package is incorporated into the electronic device.
[0075]
Therefore, according to the fourth embodiment, in the semiconductor device having the LOC structure, the frame, the semiconductor chip, the sealing resin, and the insulating tape are excellent in reliability regardless of the thinning of the bonding tape and the reduction of the bonding wire loop. In addition, a TSOP with a thin package can be realized.
[0076]
(Fifth embodiment)
Next, a fifth embodiment will be described. First, the schematic configuration of this semiconductor device is substantially the same as that of the fourth embodiment, but differs in that the positional relationship between the thinned portion of the inner lead 2 and the insulating tape 3 is different. The plan view of the semiconductor device before resin sealing in the sixth embodiment of the present invention is exactly the same as FIG. FIG. 12A is a cross-sectional view taken along line CC ′ in FIG. 8 after resin sealing. FIG. 12B is an enlarged cross-sectional view of the vicinity of the insulating tape in FIG.
[0077]
In addition, since it is the same as that of the semiconductor device of 4th Embodiment about a structural member, the same code | symbol is used. In the semiconductor device according to the fifth embodiment, the surface structure of the semiconductor chip 4 and the configuration of the lead frame 10 are the same as those in the fourth embodiment, and thus description thereof is omitted. A bonded portion between the inner lead 2 and the semiconductor chip 4 different from the fourth embodiment will be described below with reference to the drawings.
[0078]
As shown in FIG. 12A, the semiconductor device according to the fifth embodiment is formed on the upper surface of the semiconductor chip 4 on which the protective film 8 is formed so that the bonding pad 1 faces from the portion between the bus bars 6 facing each other. The lower surface of the lead frame 10 is aligned, and the tip portion of the inner lead 2 and the lower surface of the bus bar 6 are bonded and fixed to the upper surface of the protective film 8 with an insulating tape 3 having a thickness of about 0.08 mm.
[0079]
Here, as shown in FIG. 12B, the tip portion of the inner lead 2 and the bus bar 6 are offset downward with respect to the lead frame 10, and further, the portion that contacts the insulating tape 3 is cut on the lower surface thereof. A notch 20 is formed. The thickness of the notch 20 and the bus bar 6 can be reduced to the processing limit. In this embodiment, when the lead frame 10 and the semiconductor chip 4 are bonded, the thickness of the corresponding portion is set to 0.07 mm in order to prevent the frame from being bent or broken. Further, the thicknesses of the notch portion 20 of the inner lead 2 and the bus bar 6 are made equal or substantially equal.
[0080]
As a result, when the lead thickness is about 0.125 mm as in the normal case, the height from the upper surface of the protective film 8 to the upper surface of the inner lead 2 offset is about 0.205 mm in the conventional semiconductor device. In contrast, in the semiconductor device of the present embodiment, about 0.150 mm, the tip portion of the inner lead 2 is scraped off to form the cutout portion 20, and the thickness is reduced by 0.055 mm. Thus, the package thickness can be reduced.
[0081]
Since the manufacturing method of the semiconductor device of the fifth embodiment is the same as the manufacturing method of the fourth embodiment shown in FIG.
[0082]
As described above, in the fifth embodiment, after the tip portion of the inner lead 2 and the bus bar 6 are offset in advance, the notch portion 20 is formed at the tip portion of the offset portion. 2, one surface of the insulating tape 3 is bonded only to the portion where the notch 20 and the lower surface of the bus bar 6 are cut off, and the other surface of the insulating tape 3 and the upper surface of the protective film 8 formed on the semiconductor chip 4 Glue. That is, in this case, the height from the upper surface of the protective film 8 to the upper surface of the inner lead 2 is a thickness obtained by scraping the tip portion of the inner lead 2 and the lower surface of the bus bar 6 to form the cutout portion 20 and the cut-off path bar 6. As a result, the package thickness is reduced.
[0083]
In addition, since only a predetermined portion of the inner lead 2 and the bus bar 6 is thinned, the thickness of the outer lead 12 can be maintained as in the conventional case. Therefore, it is possible to prevent the frame from being broken when the outer lead 12 is processed into a desired shape or when the package is incorporated into the electronic device.
[0084]
Therefore, according to the fifth embodiment, in the semiconductor device having the LOC structure, the frame, the semiconductor chip, the sealing resin, and the insulating tape are excellent in reliability irrespective of the thinning of the bonding tape and the reduction of the bonding wire loop. In addition, a TSOP with a thin package can be realized.
[0085]
(Sixth embodiment)
Next, a sixth embodiment will be described. First, the schematic configuration of this semiconductor device is substantially the same as that of the third embodiment, but is different in that the processed shape of the inner lead 2 is different. The plan view of the semiconductor device before resin sealing in the sixth embodiment of the present invention is exactly the same as FIG. FIG. 13A is a cross-sectional view taken along line BB ′ in FIG. 6 after resin sealing. FIG. 13B is an enlarged cross-sectional view of the vicinity of the insulating tape in FIG.
[0086]
In addition, since it is the same as that of the semiconductor device of 3rd Embodiment about a structural member, the same code | symbol is used. In the semiconductor device according to the sixth embodiment, the surface structure of the semiconductor chip 4 and the configuration of the lead frame 10 are the same as those in the first embodiment, and thus description thereof is omitted. A bonded portion between the inner lead 2 and the semiconductor chip 4 different from the fourth embodiment will be described below with reference to the drawings.
[0087]
As shown in FIG. 12A, the semiconductor device according to the sixth embodiment is a semiconductor in which a protective film 8 is formed so that the bonding pad 1 faces from a portion between the tips of the opposed inner leads 2. The lower surface of the lead frame 10 is aligned with the upper surface of the chip 4, and the tip portion of the inner lead 2 is bonded and fixed to the protective film 8 via an insulating tape 3 having a thickness of about 0.08 mm.
[0088]
Here, as shown in FIG. 12B, the tip portion of the inner lead 2 is offset downward with respect to the lead frame 10, and the lower surface of the portion that contacts the insulating tape 3 is notched. A recess 21 is formed. The position of the recess 21 in the inner lead 2 may be in a range where a part or all of the recess 21 is located above the semiconductor chip 4 in the inner lead 2, and is adapted to the design of the package or the circuit of the semiconductor chip 4. Can be set freely.
[0089]
Since the upper surface of the recess 21 is a region to which the bonding wire is crimped, at least the recess 21 preferably has a length of about 0.3 to 0.4 mm. The thickness of the recess 21 can be reduced to the processing limit. In this embodiment, when the lead frame 10 and the semiconductor chip 4 are bonded, the thickness of the corresponding portion is set to 0.07 mm in order to prevent the frame from being bent or broken. Thereby, the height from the upper surface of the protective film 8 to the upper surface of the inner lead 2 is about 0.205 mm in the conventional semiconductor device, and the recess 21 is formed to be about 0.150 mm in the semiconductor device of the present embodiment. Therefore, the thickness is reduced by 0.055 mm corresponding to the thickness of the portion cut from the tip portion of the inner lead 2. Therefore, the package thickness can be reduced.
[0090]
Since the manufacturing method of the semiconductor device according to the sixth embodiment is the same as the manufacturing method according to the fourth embodiment shown in FIG.
[0091]
As described above, in the sixth embodiment, after the tip portion of the inner lead 2 is offset in advance, the concave portion 21 is formed on the lower surface of the tip portion of the offset portion. In this state, the concave portion 21 of the inner lead 2 is bonded to one surface of the insulating tape 3, and the other surface of the insulating tape 3 and the semiconductor chip 4 are bonded. That is, in this case, the height from the upper surface of the protective film 8 to the upper surface of the inner lead 2 is reduced by the thickness of the portion cut away from the tip portion of the inner lead 2 to form the recess 21. Thinning is realized.
[0092]
Furthermore, the position of the recess 21 formed in the inner lead 2 may be in a range where a part or all of the recess 21 is positioned above the semiconductor chip 4 in the inner lead 2. Therefore, the position where the inner lead 2 and the semiconductor chip 4 are bonded can be freely set according to the design of the package or the circuit of the semiconductor chip 4. Further, since only a predetermined portion of the inner lead 2 is thinned, it is possible to prevent the frame from being broken when the outer lead 12 is processed into a desired shape or when the package is incorporated into the electronic device.
[0093]
Therefore, according to the sixth embodiment, in the semiconductor device having the LOC structure, the frame, the semiconductor chip, the sealing resin, and the insulating tape are excellent in reliability irrespective of the thinning of the bonding tape and the low loop of the bonding wire. In addition, a TSOP with a thin package can be realized.
[0094]
【The invention's effect】
As described above, according to the present invention, in the semiconductor device having the LOC structure, the tip of the inner lead can be used regardless of the thinning of the frame, the semiconductor chip, the sealing resin, and the insulating tape and the reduction of the bonding wire loop. By thinning the plate thickness of the part in advance, it is possible to realize a TSOP having excellent reliability and a thin package.
[Brief description of the drawings]
FIG. 1 is a schematic plan view of a resin-encapsulated semiconductor device according to first and second embodiments of the present invention before resin encapsulation.
2 is an enlarged schematic plan view of a part of an inner lead and a bus bar in FIG. 1 of the semiconductor device according to the first embodiment of the present invention. FIG.
3 is a schematic cross-sectional view of the semiconductor device according to the first embodiment of the present invention after resin sealing taken along line AA ′ in FIG. 1;
FIG. 4 is a schematic process flowchart showing a manufacturing process of the resin-encapsulated semiconductor device according to the first, second, and third embodiments of the present invention in order of process.
5 is a schematic cross-sectional view of the semiconductor device according to the second embodiment of the present invention after resin sealing along the line AA ′ in FIG. 1; FIG.
FIG. 6 is a schematic plan view of the resin-encapsulated semiconductor device according to the third and sixth embodiments of the present invention before resin encapsulation.
7 is a schematic cross-sectional view of the semiconductor device according to the third embodiment of the present invention after resin sealing along the line BB ′ in FIG. 6;
FIG. 8 is a schematic plan view of the resin-encapsulated semiconductor device according to the fourth and fifth embodiments of the present invention before resin encapsulation.
FIG. 9 is a schematic cross-sectional view of the semiconductor device according to the fourth embodiment of the present invention after resin sealing along the line CC ′ in FIG. 8;
10 is a schematic cross-sectional view of the semiconductor device according to the fourth embodiment of the present invention after resin sealing along the line CC ′ in FIG. 8;
FIG. 11 is a schematic process flowchart showing the manufacturing process of the resin-encapsulated semiconductor device according to the fourth, fifth and sixth embodiments of the present invention in the order of processes;
12 is a schematic cross-sectional view of the semiconductor device according to the fifth embodiment of the present invention after resin sealing along the line CC ′ in FIG. 8;
13 is a schematic cross-sectional view of the semiconductor device according to the sixth embodiment of the present invention after resin sealing taken along the line BB ′ in FIG. 6;
FIG. 14 is a schematic plan view of a conventional semiconductor device before resin sealing.
15 is a schematic cross-sectional view of the conventional semiconductor device taken along line DD ′ in FIG.
[Explanation of symbols]
1 Bonding pad
2 Inner lead
3 Insulation tape
4 Semiconductor chip
5 Bonding wire
6 Busbar
7 Sealing resin
8 Protective film
9 Opening
10 Lead frame
11 Device Hall
12 Outer lead
13 Diver
14 Base part
15 Sprocket hole
16 Resin sealing area
17, 18, 20 Notch
19, 21 recess

Claims (8)

インナーリードが絶縁テープを介して半導体チップの回路形成面上に接着され、前記インナーリードと前記半導体チップに形成されたボンディングパッドとがボンディングワイヤによって電気的に接続され、前記半導体チップ全体を樹脂によって封止した樹脂封止型半導体装置であって、
前記インナーリードの先端部の下面が一部切除されて切り欠き部が形成されており、
前記絶縁テープの一方の面が少なくとも前記切り欠き部に接着され、他方の面が前記半導体チップの上面に接着されており、
前記インナーリードの前記切り欠き部が形成されている部分の上面に前記ボンディングワイヤが圧着される部分が形成されていることを特徴とする半導体装置。Inner leads are bonded to the circuit forming surface of the semiconductor chip via an insulating tape, the inner leads and bonding pads formed on the semiconductor chip are electrically connected by bonding wires, and the entire semiconductor chip is made of resin. A sealed resin-encapsulated semiconductor device,
The lower surface of the tip of the inner lead is partly cut to form a notch,
One surface of the insulating tape is bonded to at least the notch, and the other surface is bonded to the upper surface of the semiconductor chip;
2. A semiconductor device according to claim 1, wherein a portion to which the bonding wire is crimped is formed on an upper surface of a portion of the inner lead where the cutout portion is formed. 前記インナーリードは複数のインナーリードからなり、
任意の２つのインナーリードによって支持され他のインナーリードの先端に沿って配置されているバスバーを有し、少なくとも前記バスバーのうち前記絶縁テープに接している固定部の厚みが、前記インナーリードの前記切り欠き部の厚みと等しいことを特徴とする請求項１に記載の半導体装置。The inner lead is composed of a plurality of inner leads,
The bus bar is supported by any two inner leads and arranged along the tip of the other inner lead, and at least the thickness of the fixing portion of the bus bar that is in contact with the insulating tape is the thickness of the inner lead. The semiconductor device according to claim 1, wherein the thickness is equal to the thickness of the notch. 前記バスバーの前記固定部の上方を通過する前記ボンディングワイヤによって、前記インナーリードと前記ボンディングパッドとが接続されていることを特徴とする請求項２に記載の半導体装置。  The semiconductor device according to claim 2, wherein the inner lead and the bonding pad are connected by the bonding wire that passes above the fixing portion of the bus bar. インナーリードが絶縁テープを介して半導体チップの回路形成面上に接着され、前記インナーリードと前記半導体チップに形成されたボンディングパッドとがボンディングワイヤによって電気的に接続され、前記半導体チップ全体を樹脂によって封止した樹脂封止型半導体装置であって、
前記インナーリードの下面が一部切除されて凹部が形成されており、
前記絶縁テープの一方の面が少なくとも前記凹部の内面に接着され、他方の面が前記半導体チップの上面に接着されており、
前記凹部が形成されている前記インナーリードの上面に前記ボンディングワイヤが圧着される部分が形成されていることを特徴とする半導体装置。Inner leads are bonded to the circuit forming surface of the semiconductor chip via an insulating tape, the inner leads and bonding pads formed on the semiconductor chip are electrically connected by bonding wires, and the entire semiconductor chip is made of resin. A sealed resin-encapsulated semiconductor device,
The lower surface of the inner lead is partly cut to form a recess,
One surface of the insulating tape is bonded to at least the inner surface of the recess, and the other surface is bonded to the upper surface of the semiconductor chip;
A semiconductor device, wherein a portion to which the bonding wire is crimped is formed on an upper surface of the inner lead in which the concave portion is formed. インナーリードが絶縁テープを介して半導体チップの回路形成面上に接着され、前記インナーリードと前記半導体チップに形成されたボンディングパッドとがボンディングワイヤによって電気的に接続され、前記半導体チップ全体を樹脂によって封止した樹脂封止型半導体装置であって、
前記インナーリードの先端部の下面が一部切除されて切り欠き部が形成されるとともに、前記インナーリードの前記切り欠き部が形成されている部分が前記アウターリードから延在する側より下方にオフセットされており、
前記絶縁テープの一方の面が少なくとも前記切り欠き部に接着され、他方の面が前記半導体チップの上面に接着されており、
前記ボンディングワイヤが圧着される部分が、前記切り欠き部の上面に形成されていることを特徴とする半導体装置。Inner leads are bonded to the circuit forming surface of the semiconductor chip via an insulating tape, the inner leads and bonding pads formed on the semiconductor chip are electrically connected by bonding wires, and the entire semiconductor chip is made of resin. A sealed resin-encapsulated semiconductor device,
The lower surface of the tip of the inner lead is partly cut to form a notch, and the portion of the inner lead where the notch is formed is offset downward from the side extending from the outer lead. Has been
One surface of the insulating tape is bonded to at least the notch, and the other surface is bonded to the upper surface of the semiconductor chip;
The semiconductor device according to claim 1, wherein a portion to which the bonding wire is crimped is formed on an upper surface of the notch. 前記インナーリードは複数のインナーリードからなり、
任意の２つのインナーリードによって支持され他のインナーリードの先端に沿って配置されているバスバーを有し、
少なくとも前記バスバーのうち前記絶縁テープに接している固定部の厚みが、前記インナーリードの前記切り欠き部の厚みと等しいことを特徴とする請求項５に記載の半導体装置。The inner lead is composed of a plurality of inner leads,
A bus bar supported by any two inner leads and disposed along the tip of the other inner lead;
6. The semiconductor device according to claim 5, wherein a thickness of at least a fixing portion of the bus bar that is in contact with the insulating tape is equal to a thickness of the notch portion of the inner lead. 前記バスバーの前記固定部の上方を通過する前記ボンディングワイヤによって、前記インナーリードと前記ボンディングパッドとが接続されていることを特徴とする請求項６に記載の半導体装置。  The semiconductor device according to claim 6, wherein the inner lead and the bonding pad are connected by the bonding wire passing above the fixing portion of the bus bar. インナーリードが絶縁テープを介して半導体チップの回路形成面上に接着され、前記インナーリードと前記半導体チップに形成されたボンディングパッドとがボンディングワイヤによって電気的に接続され、前記半導体チップ全体を樹脂によって封止した樹脂封止型半導体装置であって、
前記インナーリードの下面が一部切除されて凹部が形成されるとともに、前記インナーリードの前記凹部が形成されている部分が前記アウターリードから延在する側より下方にオフセットされており、
前記絶縁テープの一方の面が少なくとも前記凹部の内面に接着され、他方の面が前記半導体チップの上面に接着されており、
前記凹部が形成されている前記インナーリードの上面に前記ボンディングワイヤが圧着される部分が形成されていることを特徴とする半導体装置。Inner leads are bonded to the circuit forming surface of the semiconductor chip via an insulating tape, the inner leads and bonding pads formed on the semiconductor chip are electrically connected by bonding wires, and the entire semiconductor chip is made of resin. A sealed resin-encapsulated semiconductor device,
The lower surface of the inner lead is partially cut away to form a recess, and the portion of the inner lead where the recess is formed is offset downward from the side extending from the outer lead,
One surface of the insulating tape is bonded to at least the inner surface of the recess, and the other surface is bonded to the upper surface of the semiconductor chip;
A semiconductor device, wherein a portion to which the bonding wire is crimped is formed on an upper surface of the inner lead in which the concave portion is formed.
JP05153898A 1997-02-17 1998-02-17 Semiconductor device Expired - Fee Related JP3789633B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP05153898A JP3789633B2 (en) 1997-02-17 1998-02-17 Semiconductor device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP9-46920 1997-02-17
JP4692097 1997-02-17
JP05153898A JP3789633B2 (en) 1997-02-17 1998-02-17 Semiconductor device

Publications (2)

Publication Number Publication Date
JPH10289920A JPH10289920A (en) 1998-10-27
JP3789633B2 true JP3789633B2 (en) 2006-06-28

Family

ID=26387072

Family Applications (1)

Application Number Title Priority Date Filing Date
JP05153898A Expired - Fee Related JP3789633B2 (en) 1997-02-17 1998-02-17 Semiconductor device

Country Status (1)

Country Link
JP (1) JP3789633B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100585585B1 (en) * 1999-07-05 2006-06-07 삼성테크윈 주식회사 Semiconductor package
KR100561549B1 (en) * 1999-10-07 2006-03-17 삼성전자주식회사 Pad on chip type semiconductor package

Also Published As

Publication number Publication date
JPH10289920A (en) 1998-10-27

Similar Documents

Publication Publication Date Title
US6548911B2 (en) Multimedia chip package
US6518655B2 (en) Multi-chip package-type semiconductor device
US6362532B1 (en) Semiconductor device having ball-bonded pads
JP3420057B2 (en) Resin-sealed semiconductor device
JP3521758B2 (en) Method for manufacturing semiconductor device
US4774633A (en) Method for assembling an integrated circuit with raised contacts on a substrate, device thereby produced and an electronic microcircuit card incorporating said device
US6046504A (en) Resin-encapsulated LOC semiconductor device having a thin inner lead
JP3207738B2 (en) Resin-sealed semiconductor device and method of manufacturing the same
US5882955A (en) Leadframe for integrated circuit package and method of manufacturing the same
US5646829A (en) Resin sealing type semiconductor device having fixed inner leads
JP3449796B2 (en) Method for manufacturing resin-encapsulated semiconductor device
JP2000036549A (en) Chip-size package and manufacture thereof
US5889317A (en) Leadframe for integrated circuit package
EP1639644A2 (en) Integrated circuit package having stacked integrated circuits and method therefor
US5994767A (en) Leadframe for integrated circuit package and method of manufacturing the same
JP2891692B1 (en) Semiconductor device
US20020153601A1 (en) Multi-chip package
US6100598A (en) Sealed semiconductor device with positional deviation between upper and lower molds
JP3540793B2 (en) Resin-sealed semiconductor device and method of manufacturing the same
US7495255B2 (en) Test pads on flash memory cards
US20020182773A1 (en) Method for bonding inner leads of leadframe to substrate
JPH1092865A (en) Semiconductor device and its manufacture
JP3789633B2 (en) Semiconductor device
JPH11214434A (en) Semiconductor element and its manufacture
US6105245A (en) Method of manufacturing a resin-encapsulated semiconductor package

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050215

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050215

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051213

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060213

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060307

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060329

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100407

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110407

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110407

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130407

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140407

Year of fee payment: 8

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140407

Year of fee payment: 8

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees