JP2018133521A - Power semiconductor device, power conversion device, and method of manufacturing power semiconductor device - Google Patents

Power semiconductor device, power conversion device, and method of manufacturing power semiconductor device Download PDF

Info

Publication number
JP2018133521A
JP2018133521A JP2017027847A JP2017027847A JP2018133521A JP 2018133521 A JP2018133521 A JP 2018133521A JP 2017027847 A JP2017027847 A JP 2017027847A JP 2017027847 A JP2017027847 A JP 2017027847A JP 2018133521 A JP2018133521 A JP 2018133521A
Authority
JP
Japan
Prior art keywords
semiconductor device
spacer
power
heat sink
mold
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017027847A
Other languages
Japanese (ja)
Other versions
JP6825408B2 (en
Inventor
隼人 寺田
hayato Terada
隼人 寺田
裕史 川島
Yuji Kawashima
裕史 川島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2017027847A priority Critical patent/JP6825408B2/en
Publication of JP2018133521A publication Critical patent/JP2018133521A/en
Application granted granted Critical
Publication of JP6825408B2 publication Critical patent/JP6825408B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor device in which a heat sink is bonded to the back surface of a die pad on which a semiconductor element is mounted and the whole of the heat sink except for the heat radiation surface is resin-sealed, which is capable of holding each member at a predetermined position by a simple means and preventing occurrence of a thin film of sealing resin on the heat radiation surface of the heat sink.SOLUTION: An insulating spacer 100 is disposed on the upper surface of a die pad 13 Pf disposed on the upper surface of the heat sink 16, which is a portion where a semiconductor element 5 is not joined. When a resin is sealed, a resin is sealed by pressing a spacer 100 with an upper mold while the heat sink is pressed against a lower mold to prevent the resin from flowing around the heat radiation surface of the heat sink 16. Therefore, it is possible to hold each member in a predetermined position inside a sealing metal mold by simple means and to suppress occurrence of a thin film of the sealing resin on the heat radiation surface of the heat sink 16.SELECTED DRAWING: Figure 2

Description

本発明は、電力用半導体装置に関し、特に、半導体素子を接合したリードフレームにヒートシンクが取り付けられ、封止樹脂により一体化された電力用半導体装置に関する。   The present invention relates to a power semiconductor device, and more particularly, to a power semiconductor device in which a heat sink is attached to a lead frame joined with semiconductor elements and integrated with a sealing resin.

半導体装置の中でも電力用半導体装置は、鉄道車両、ハイブリッドカー、電気自動車等の車両、家電機器、産業用機械等において、比較的大きな電力を制御、整流するために利用されている。そのため、半導体素子へ流れる電流も大きく、半導体素子の抵抗からジュール熱によって発熱する。熱による温度上昇は、半導体素子の特性、信頼性の低下につながる。従って、電力用半導体装置は、半導体素子の熱を効率よく放熱することが必要である。   Among semiconductor devices, power semiconductor devices are used to control and rectify relatively large power in vehicles such as railway vehicles, hybrid cars, and electric vehicles, home appliances, and industrial machines. For this reason, a large current flows through the semiconductor element, and heat is generated by Joule heat from the resistance of the semiconductor element. Temperature rise due to heat leads to deterioration of characteristics and reliability of the semiconductor element. Therefore, the power semiconductor device needs to efficiently dissipate the heat of the semiconductor element.

このような電力用半導体装置の構成の一つとして、リードフレームのダイパッドに半導体素子を実装し、ダイパッドの反対側の面に絶縁膜を介して放熱用のヒートシンクを接合し、半導体素子が発生する熱を効率よく放熱するようにするとともに、ヒートシンクの放熱面を除いた全体を樹脂で封止して、回路部材を保持するモールドモジュールがある（例えば、特許文献１を参照）。上記のようなモールドモジュールでは、樹脂封止の際に封止用金型と金型内に設置したヒートシンクとの間に隙間があると、この隙間に封止樹脂が侵入して硬化し、ヒートシンクの放熱面に樹脂膜が形成される。実使用時において、半導体素子の熱はヒートシンクを介して放熱フィンに伝達されるが、樹脂膜がヒートシンクと放熱フィンの間に存在すると、ヒートシンクから放熱フィンへの熱伝達が阻害される。その結果、半導体素子の放熱が阻害され、パワーサイクル信頼性が低下する要因となる。   As one configuration of such a power semiconductor device, a semiconductor element is generated by mounting a semiconductor element on a die pad of a lead frame and bonding a heat sink for heat dissipation to an opposite surface of the die pad via an insulating film. There is a mold module that efficiently dissipates heat and that seals the entire heat sink except the heat dissipation surface with a resin to hold a circuit member (see, for example, Patent Document 1). In the mold module as described above, if there is a gap between the mold for sealing and the heat sink installed in the mold at the time of resin sealing, the sealing resin penetrates into this gap and cures, and the heat sink A resin film is formed on the heat radiation surface. In actual use, the heat of the semiconductor element is transferred to the heat radiating fin through the heat sink. However, if the resin film exists between the heat sink and the heat radiating fin, heat transfer from the heat sink to the heat radiating fin is hindered. As a result, the heat dissipation of the semiconductor element is hindered, causing power cycle reliability to decrease.

そこで、樹脂封止を行う際に、ヒートシンクと金型との間に隙間が生じないよう、ヒートシンクを所定の位置に保持して、封止樹脂の回り込みを防ぐ必要がある。また、封止樹脂の注入により各部材の位置がずれないように、各部材を所定の位置に保持する必要がある。例えば、特許文献２には、樹脂封止前に金型から摺動する棒状の保持機構を設けて各部材の位置を補正し、所定の位置に各部材を保持する製造方法が提案されている。   Therefore, when resin sealing is performed, it is necessary to prevent the sealing resin from wrapping around by holding the heat sink in a predetermined position so that no gap is generated between the heat sink and the mold. Moreover, it is necessary to hold each member at a predetermined position so that the position of each member does not shift due to the injection of the sealing resin. For example, Patent Document 2 proposes a manufacturing method in which a rod-like holding mechanism that slides from a mold before resin sealing is provided to correct the position of each member and hold each member at a predetermined position. .

特開２００８−２８３１３８号公報JP 2008-283138 A 特開平９−２６０４１０号公報JP-A-9-260410

引用文献１のモールドモジュールにおいて、特許文献２のような、金型に摺動する棒状の保持機構を用いて各部材を所定の位置に保持しようとすると、構造が複雑かつ部品点数が多くなるためメンテナンスに時間がかかり生産性が低下するという問題がある。また、摺動部に封止樹脂が侵入することで金型の摩耗が発生したり、侵入し金型に固着した樹脂を除去するために定期的に金型を分解し清掃する頻度が高くなる。また、保持機構を引き抜いたあとに痕跡が残る、ヒートシンク上面内に棒状の保持機構が当接するための場所を別途設ける必要があるため、ヒートシンクおよび半導体装置の小型化が難しいという問題もあった。   In the mold module of Cited Document 1, if each member is held in a predetermined position using a rod-shaped holding mechanism that slides on a mold as in Patent Document 2, the structure is complicated and the number of parts increases. There is a problem in that maintenance takes time and productivity is lowered. Also, the sealing resin intrudes into the sliding part, causing the mold to wear, and the frequency of periodically disassembling and cleaning the mold in order to remove the resin that has entered and fixed to the mold increases. . In addition, there is a problem that it is difficult to reduce the size of the heat sink and the semiconductor device because it is necessary to separately provide a place for the stick-shaped holding mechanism to come into contact with the upper surface of the heat sink, where traces remain after the holding mechanism is pulled out.

本発明は、上記のような課題を解決するためになされたものであり、より簡素な手段で各部材を所定の位置に保持し、ヒートシンクの放熱面に封止樹脂の薄膜が発生することを防ぐことのできる電力用半導体装置及びその製造方法を提供することを目的とする。   The present invention has been made in order to solve the above-described problems, and it is possible to hold each member in a predetermined position with simpler means and to generate a sealing resin thin film on the heat dissipation surface of the heat sink. An object of the present invention is to provide a power semiconductor device that can be prevented and a method for manufacturing the same.

本発明の電力用半導体装置は、
ヒートシンクと、
前記ヒートシンクの上面に配置されたダイパッドを含むリードフレームと、
前記ダイパッドの上面に接合された半導体素子と、
前記半導体素子に接続された金属線と、
前記ダイパッドの上面であって前記半導体素子が接合されていない部分に配置された絶縁性のスペーサと、
前記ヒートシンク、前記リードフレーム、前記半導体素子、前記金属線および前記スペーサを封止する封止樹脂と、を備え、
前記ヒートシンクの下面および前記スペーサの上面が前記封止樹脂から露出した、ことを特徴とする。 The power semiconductor device of the present invention is
A heat sink,
A lead frame including a die pad disposed on an upper surface of the heat sink;
A semiconductor element bonded to the upper surface of the die pad;
A metal wire connected to the semiconductor element;
An insulating spacer disposed on a portion of the upper surface of the die pad where the semiconductor element is not bonded;
A sealing resin that seals the heat sink, the lead frame, the semiconductor element, the metal wire, and the spacer;
The lower surface of the heat sink and the upper surface of the spacer are exposed from the sealing resin.

また、本発明の電力用半導体装置の製造方法は、
封止金型の下金型上に、前記下金型に接したヒートシンクと、前記ヒートシンクの上面に配置されたダイパッドを含むリードフレームと、前記ダイパッドの上に接合された半導体素子と、前記半導体素子に接続された金属線と、前記ダイパッドの上面であって前記半導体素子が接合されていない部分に配置された絶縁性のスペーサと、を設置する工程と、
前記封止金型の上金型によって前記スペーサの上面を押圧し、前記ヒートシンクを前記下金型に押し当てるように、前記封止金型を閉じる工程と、
前記封止金型内に封止樹脂を注入する工程と、
前記封止樹脂を硬化させる工程と、
前記封止金型から、樹脂封止された半導体装置を取り出す工程と、を含むことを特徴とする。 In addition, a method for manufacturing a power semiconductor device of the present invention includes:
A heat sink in contact with the lower mold, a lead frame including a die pad disposed on an upper surface of the heat sink, a semiconductor element bonded on the die pad, and the semiconductor A step of installing a metal wire connected to the element and an insulating spacer disposed on a portion of the upper surface of the die pad where the semiconductor element is not bonded;
Pressing the upper surface of the spacer with the upper mold of the sealing mold, and closing the sealing mold so as to press the heat sink against the lower mold;
Injecting a sealing resin into the sealing mold;
Curing the sealing resin;
And a step of taking out the resin-sealed semiconductor device from the sealing mold.

本発明の電力用半導体装置およびその製造方法によれば、ダイパッド上にスペーサを設置するという簡素な手段により、各部材を所定の位置に保持して、ヒートシンクの放熱面に樹脂膜が発生するのを防ぐことができる。   According to the power semiconductor device and the manufacturing method thereof of the present invention, the resin film is generated on the heat dissipation surface of the heat sink by holding each member in a predetermined position by a simple means of installing a spacer on the die pad. Can be prevented.

本発明の実施の形態１にかかる電力用半導体装置の下面図である。1 is a bottom view of a power semiconductor device according to a first embodiment of the present invention. 図１の電力用半導体装置のＢ−Ｂ断面図である。FIG. 3 is a cross-sectional view of the power semiconductor device of FIG. 1 taken along the line BB. 図１の電力用半導体装置のＣ−Ｃ断面の一部を示した図である。It is the figure which showed a part of CC cross section of the power semiconductor device of FIG. 本発明の実施の形態１にかかる電力用半導体装置の上面図である。1 is a top view of a power semiconductor device according to a first embodiment of the present invention. 本発明の実施の形態１にかかる電力用半導体装置の製造途中におけるモジュールを示す図である。It is a figure which shows the module in the middle of manufacture of the semiconductor device for electric power concerning Embodiment 1 of this invention. 本発明の実施の形態１にかかる電力用半導体装置の製造途中におけるモジュールの一部を示す上面図である。It is a top view which shows a part of module in the middle of manufacture of the power semiconductor device concerning Embodiment 1 of this invention. 本発明の実施の形態１にかかる電力用半導体装置の製造工程を示す図である。It is a figure which shows the manufacturing process of the semiconductor device for electric power concerning Embodiment 1 of this invention. 本発明の実施の形態１にかかる電力用半導体装置の製造工程を示す図である。It is a figure which shows the manufacturing process of the semiconductor device for electric power concerning Embodiment 1 of this invention. 本発明の実施の形態１にかかる電力用半導体装置の製造工程を示す図である。It is a figure which shows the manufacturing process of the semiconductor device for electric power concerning Embodiment 1 of this invention. 本発明の実施の形態１にかかる電力用半導体装置の製造途中における封止体を示す図である。It is a figure which shows the sealing body in the middle of manufacture of the power semiconductor device concerning Embodiment 1 of this invention. リードフレームが変形した場合の本発明の実施の形態１にかかる電力用半導体装置の製造工程を示す図である。It is a figure which shows the manufacturing process of the power semiconductor device concerning Embodiment 1 of this invention when a lead frame deform | transforms. リードフレームが変形した場合の本発明の実施の形態１にかかる電力用半導体装置の製造工程を示す図である。It is a figure which shows the manufacturing process of the power semiconductor device concerning Embodiment 1 of this invention when a lead frame deform | transforms. スペーサが無い場合の比較例を示した図である。It is the figure which showed the comparative example when there is no spacer. スペーサがない場合の比較例における電力用半導体装置の下面図である。It is a bottom view of the power semiconductor device in the comparative example when there is no spacer. 本発明の実施の形態２にかかる電力用半導体装置の製造途中におけるモジュールを示す図である。It is a figure which shows the module in the middle of manufacture of the semiconductor device for electric power concerning Embodiment 2 of this invention. 図１５の電力用半導体装置の別断面を示す図である。It is a figure which shows another cross section of the power semiconductor device of FIG. 本発明の実施の形態２にかかる電力用半導体装置の製造工程を示す図である。It is a figure which shows the manufacturing process of the semiconductor device for electric power concerning Embodiment 2 of this invention. 本発明の実施の形態２にかかる電力用半導体装置の製造工程を示す図である。It is a figure which shows the manufacturing process of the semiconductor device for electric power concerning Embodiment 2 of this invention. 本発明の実施の形態２にかかる電力用半導体装置の製造工程を示す図である。It is a figure which shows the manufacturing process of the semiconductor device for electric power concerning Embodiment 2 of this invention. 本発明の実施の形態２にかかる電力用半導体装置の上面図である。It is a top view of the semiconductor device for electric power concerning Embodiment 2 of this invention. 本発明の実施の形態３にかかる電力変換装置を適用した電力変換システムの構成を示すブロック図である。It is a block diagram which shows the structure of the power conversion system to which the power converter device concerning Embodiment 3 of this invention is applied.

実施の形態１．
図１は本発明の実施の形態１にかかる電力用半導体装置１の裏面を示す図である。図２は図１のＢ−Ｂ線における切断面を示す断面図であり、図３は図１のＣ−Ｃ線における切断面のうち一部を示す断面図である。図４は電力用半導体装置１の上面図である。 Embodiment 1 FIG.
FIG. 1 is a diagram showing the back surface of the power semiconductor device 1 according to the first embodiment of the present invention. 2 is a cross-sectional view showing a cut surface taken along line BB in FIG. 1, and FIG. 3 is a cross-sectional view showing a part of the cut surface taken along line CC in FIG. FIG. 4 is a top view of the power semiconductor device 1.

はじめに、電力用半導体装置１及び主な部材の構成について説明する。図１、図２に示すように、実施の形態１にかかる電力用半導体装置１は、裏面からヒートシンク１６の放熱面が露出するとともに、トランスファーモールドにより形成された封止樹脂１０により略平板状にパッケージされる。電力用半導体装置１の厚みは３〜３５ｍｍ程度である。   First, the configuration of the power semiconductor device 1 and main members will be described. As shown in FIGS. 1 and 2, the power semiconductor device 1 according to the first embodiment has a heat dissipation surface of the heat sink 16 exposed from the back surface and is formed into a substantially flat plate shape by a sealing resin 10 formed by transfer molding. Packaged. The thickness of the power semiconductor device 1 is about 3 to 35 mm.

電力用半導体装置１の長手方向の両側面に配置されるパワーリード端子１３Ｐｔ、制御リード端子１３Ｃｔは、それぞれパッケージ内部で内部パワーリード１３Ｐｉ、内部制御リード１３Ｃｉに連なっており、パワーリード端子１３Ｐｔと内部パワーリードからパワーリード１３Ｐ、制御リード端子１３Ｃｔと内部制御リード１３Ｃｉから制御リード１３Ｃが構成される。パワーリード１３Ｐ、制御リード１３Ｃは、後述する製造工程において少なくとも封止体２を形成するまでは、厚み０．３〜１．５ｍｍほどの銅製リードフレーム１３に連なったものである。
パワーリード１３Ｐにおける複数の内部パワーリード１３Ｐｉのうち一部は、平坦に形成されてダイパッド１３Ｐｆをなしており、当該ダイパッド１３Ｐｆ上に半導体素子５がはんだ１５を介して接合されている。半導体素子５としては、例えばＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）が用いられる。ダイパッド１３Ｐｆの半導体素子５が接合された面の反対側の面には、放熱性と絶縁性の高い絶縁膜１４を介してヒートシンク１６が接着されている。そして、他の内部パワーリード１３Ｐｉは、金属線からなるパワーワイヤ１１Ｐによって半導体素子５や、その他図示しない半導体素子５の上面電極と電気接続されている。
また、制御リード１３Ｃの内部制御リード１３Ｃｉは、金属線からなる制御ワイヤ１１Ｃによって半導体素子５のゲート電極と電気接続されている。内部制御リード１３Ｃｉには、半導体素子５を駆動するための駆動素子６が配置され、当該駆動素子６にはワイヤ１２が接続されている。 The power lead terminal 13Pt and the control lead terminal 13Ct disposed on both side surfaces in the longitudinal direction of the power semiconductor device 1 are respectively connected to the internal power lead 13Pi and the internal control lead 13Ci inside the package. The power lead 13P, the control lead terminal 13Ct, and the internal control lead 13Ci constitute the control lead 13C. The power lead 13P and the control lead 13C are connected to the copper lead frame 13 having a thickness of about 0.3 to 1.5 mm until at least the sealing body 2 is formed in the manufacturing process described later.
A part of the plurality of internal power leads 13Pi in the power lead 13P is formed flat to form the die pad 13Pf, and the semiconductor element 5 is joined to the die pad 13Pf via the solder 15. As the semiconductor element 5, for example, an IGBT (Insulated Gate Bipolar Transistor) is used. A heat sink 16 is bonded to the surface of the die pad 13Pf opposite to the surface to which the semiconductor element 5 is bonded via an insulating film 14 having high heat dissipation and insulating properties. The other internal power leads 13Pi are electrically connected to the semiconductor element 5 and other upper surface electrodes of the semiconductor element 5 (not shown) by a power wire 11P made of a metal wire.
Further, the internal control lead 13Ci of the control lead 13C is electrically connected to the gate electrode of the semiconductor element 5 by a control wire 11C made of a metal wire. A drive element 6 for driving the semiconductor element 5 is disposed on the internal control lead 13Ci, and a wire 12 is connected to the drive element 6.

パワーリード１３Ｐにおけるダイパッド１３Ｐｆの上面にはスペーサ１００が設置されている。図３に示すように、スペーサ１００は、ダイパッド１３Ｐｆ上面のうち、半導体素子５が接合された以外の部分に設置される。後述するように、スペーサ１００を設置することにより、樹脂封止の際に各部材を所定の位置に保持してヒートシンクの放熱面に樹脂膜が発生するのを防ぐことができる。   A spacer 100 is provided on the upper surface of the die pad 13Pf in the power lead 13P. As shown in FIG. 3, the spacer 100 is installed on a portion of the upper surface of the die pad 13Pf other than the semiconductor element 5 being bonded. As will be described later, by installing the spacer 100, it is possible to prevent the resin film from being generated on the heat radiation surface of the heat sink by holding each member in a predetermined position during resin sealing.

スペーサ１００は、例えばＳｉＯ２から成る。材質は他のセラミック材でも良く、またセラミック材に限らず絶縁性の有機物または無機物であればよい。スペーサ１００の上面部１００Ｕは電力用半導体装置１の上面に露出している（図４）。スペーサ１００の下面には、はんだもしくは樹脂性接着剤を用いた接合材１７、ダイパッド１３Ｐｆ、絶縁膜１４、ヒートシンク１６がこの順に設けられ、電力用半導体装置１の上面から裏面までつながっている。接合材１７の設置面積は一か所当たり、幅０．３〜２．５ｍｍ×長さ１〜６０ｍｍである。設置は、接合材を用いなくても良く、例えば嵌め合いでもよい。
スペーサ１００は、１つのダイパッド上に設置されても良いが、２以上のダイパッドに跨って設置されても良い。一つのスペーサを二以上のダイパッドに跨って配置することにより、配置の自由度が上がり、多様な配置を行うことができる。 The spacer 100 is made of, for example, SiO 2 . The material may be another ceramic material, and is not limited to a ceramic material, but may be any insulating organic or inorganic material. The upper surface portion 100U of the spacer 100 is exposed on the upper surface of the power semiconductor device 1 (FIG. 4). A bonding material 17 using a solder or a resin adhesive, a die pad 13Pf, an insulating film 14, and a heat sink 16 are provided in this order on the lower surface of the spacer 100, and are connected from the upper surface to the back surface of the power semiconductor device 1. The installation area of the bonding material 17 is 0.3 to 2.5 mm in width and 1 to 60 mm in length per place. The installation may not use a bonding material, for example, it may be fitted.
The spacer 100 may be installed on one die pad, but may be installed across two or more die pads. By disposing one spacer across two or more die pads, the degree of freedom of arrangement increases and various arrangements can be performed.

スペーサ１００の形状は、単純な角柱または円柱形状でも良いが、図３に示すようにスペーサ１００の上面部１００Ｕの周囲に、スペーサ上面部１００Ｕよりも低い位置に段差面１００Ｄが設けられていると好ましい。これにより、単純な角柱または円柱形状に比べ、スペーサ上面からダイパッド１３Ｐｆまでの沿面距離（樹脂と接触している距離）を長くすることができ、アンカー効果が働き樹脂の剥離を抑制できる。また、仮にスペーサ上面部１００Ｕの周囲の樹脂が一部剥離した場合でも、最初に露出するのは段差面１００Ｄとなり、ダイパッド１３Ｐｆや半導体素子５が直接外部に露出するのを防ぐことができる。樹脂の剥離が抑制されることで、電力用半導体装置１の信頼性を向上することができる。
段差面１００Ｄは平坦でもよいが、外縁から中心部に向かって下方向へ傾斜しているとさらに好ましい。外縁から中心部に向かって下方向へ傾斜することで、樹脂封止後の半導体装置１が反って変形したときに、当該段差面１００Ｄに樹脂が引っかかるため、さらなるアンカー効果が働き樹脂の剥離がさらに抑制される。
なお、スペーサ１００は一体物に限らず、複数の部品を組み合わせてスペーサ１００の形状を形成してもよい。 The shape of the spacer 100 may be a simple prism or cylinder, but when a step surface 100D is provided around the upper surface portion 100U of the spacer 100 at a position lower than the spacer upper surface portion 100U as shown in FIG. preferable. As a result, the creepage distance (distance in contact with the resin) from the upper surface of the spacer to the die pad 13Pf can be increased as compared with a simple prismatic or cylindrical shape, and the anchor effect works to suppress separation of the resin. Even if the resin around the spacer upper surface portion 100U is partially peeled, the step surface 100D is first exposed, and the die pad 13Pf and the semiconductor element 5 can be prevented from being directly exposed to the outside. By suppressing the peeling of the resin, the reliability of the power semiconductor device 1 can be improved.
The step surface 100D may be flat, but is more preferably inclined downward from the outer edge toward the center. By inclining downward from the outer edge toward the center, when the semiconductor device 1 after resin sealing is warped and deformed, the resin is caught on the step surface 100D. It is further suppressed.
Note that the spacer 100 is not limited to a single object, and the shape of the spacer 100 may be formed by combining a plurality of components.

半導体素子５はスイッチング素子（トランジスタ）や整流素子として機能する。半導体素子５としては、シリコンウエハを基材とした一般的な素子でも良いが、本発明においては炭化珪素（ＳｉＣ）や窒化ガリウム（ＧａＮ）系材料、またはダイヤモンドといったシリコンと比べてバンドギャップが広い、いわゆるワイドバンドギャップ半導体材料を用いることができる。ワイドバンドギャップ半導体材料を用いて形成され、電流許容量および高温動作が可能な半導体素子を用いた場合に、本発明の電力用半導体装置１は、特に顕著な効果が現れる。特に炭化珪素を用いた半導体素子に好適に用いることができる。デバイスの種類としては、特に限定する必要はないが、ＩＧＢＴの他にＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ−Ｅｆｆｅｃｔ−Ｔｒａｎｓｉｓｔｏｒ）でもよく、その他縦型半導体素子であればよい。   The semiconductor element 5 functions as a switching element (transistor) or a rectifying element. The semiconductor element 5 may be a general element based on a silicon wafer, but in the present invention, the band gap is wider than silicon carbide (SiC), gallium nitride (GaN) -based materials, or silicon such as diamond. A so-called wide band gap semiconductor material can be used. The power semiconductor device 1 of the present invention exhibits a particularly remarkable effect when a semiconductor element that is formed using a wide band gap semiconductor material and is capable of current tolerance and high-temperature operation is used. In particular, it can be suitably used for a semiconductor element using silicon carbide. The type of device is not particularly limited, but may be a MOSFET (Metal Oxide Semiconductor Field-Effect-Transistor) in addition to the IGBT, or any other vertical semiconductor element.

次に、本実施の形態１の半導体装置の製造方法について図５〜図１０を用いて説明する。図５は、図１の電力用半導体装置１の製造途中におけるモジュール１Ｍを示す図である。図６は、図５を上面からみた平面図である。図７〜図１０は図１の電力用半導体装置１の製造工程を示す図である。図７は、半導体回路が形成されたモジュール１Ｍを封止するために、モジュール１Ｍを金型１１０に設置した状態の断面図であり、図８は封止のために上金型１１１が降下し、封止直前で上金型１１１とスペーサ１００の上面全体が接触した状態の断面図であり、図９は封止樹脂が金型内に充填完了した断面図である。なお、図７〜図１０は、図１のＢ−Ｂ線に対応した切断面を示している。   Next, a method for manufacturing the semiconductor device according to the first embodiment will be described with reference to FIGS. FIG. 5 is a diagram showing the module 1M in the process of manufacturing the power semiconductor device 1 of FIG. FIG. 6 is a plan view of FIG. 5 as viewed from above. 7 to 10 are diagrams showing manufacturing steps of the power semiconductor device 1 of FIG. FIG. 7 is a cross-sectional view of a state in which the module 1M is installed in the mold 110 in order to seal the module 1M in which the semiconductor circuit is formed, and FIG. 8 is a view in which the upper mold 111 is lowered for sealing. FIG. 9 is a cross-sectional view showing a state in which the upper mold 111 and the entire upper surface of the spacer 100 are in contact immediately before sealing, and FIG. 7-10 has shown the cut surface corresponding to the BB line of FIG.

はじめに、図５に示すように、ダイパッド１３Ｐｆの上面の所定位置へはんだ１５を介して半導体素子５を接合し、ダイパッド１３Ｐｆの下面に絶縁膜１４を介してヒートシンク１６を接合し、その他図示しない回路部材の設置を行う。そして、ダイパッド１３Ｐｆ上面のうち、半導体素子５が接合された箇所以外の所定の位置へ、接合材１７を用いてスペーサ１００を設置する。次に、内部パワーリード１３Ｐｉの所定位置と半導体素子５の表面の主電力の電極とを金属製のワイヤを用いたパワーワイヤ１１Ｐで電気的に接続し、内部制御リード１３Ｃｉの所定位置と半導体素子５の表面のゲート電極とを金属製のワイヤを用いた制御ワイヤ１１Ｃで電気的に接続して、モジュール１Ｍが形成される。次に、図７に示すように、電力回路を備えたモジュール１Ｍを、樹脂封止するためのトランスファーモールド用の金型１１０（上金型１１１、下金型１１２）内に、ヒートシンク１６と下金型１１２が接するようにして設置する。
なお、モジュール１Ｍの形成順および金型内への設置の順序はこれに限定されず、異なる順序でモジュール１Ｍの形成および金型内への設置を行っても良い。 First, as shown in FIG. 5, the semiconductor element 5 is bonded to a predetermined position on the upper surface of the die pad 13Pf via the solder 15, the heat sink 16 is bonded to the lower surface of the die pad 13Pf via the insulating film 14, and other circuits (not shown). Install the components. And the spacer 100 is installed using the bonding | jointing material 17 in predetermined positions other than the location where the semiconductor element 5 was joined among the upper surfaces of the die pad 13Pf. Next, the predetermined position of the internal power lead 13Pi and the main power electrode on the surface of the semiconductor element 5 are electrically connected by the power wire 11P using a metal wire, and the predetermined position of the internal control lead 13Ci and the semiconductor element are connected. The module 1M is formed by electrically connecting the gate electrode on the surface of 5 with a control wire 11C using a metal wire. Next, as shown in FIG. 7, the module 1M having the power circuit is placed in a transfer mold die 110 (upper die 111, lower die 112) for resin sealing, and the heat sink 16 and the lower die. Installed so that the mold 112 is in contact.
The order in which the modules 1M are formed and the order of installation in the mold are not limited to this, and the modules 1M may be formed and installed in the mold in different orders.

次に、図８に示すように、リードフレーム１３の一部を上金型１１１と下金型１１２とで挟み込み、金型１１０を締める。このとき、上金型１１１とスペーサ１００が接触してスペーサ１００が下方に押し込まれることにより、ヒートシンク１６を含む各部材が下方に押し付けられ、ヒートシンク１６の放熱面が下金型１１２と平行になり互いに密着した状態で保持される。このようにしてモジュール１Ｍが三次元的に位置決めされる。そして、図９のように、モジュール１Ｍが３次元的に位置決めされた金型１１０内の空間にトランスファーモールドを注入し、モジュール１Ｍを樹脂封止する。樹脂封止後、金型１１０から封止体２を取り出し、トリミング工程を行う。封止体２からはみ出たリードフレーム１３の一部を除去し、その後スペーサ１００の一部が露出している方向へ変形させる。これにより、図１〜図３に示す電力用半導体装置１が製造される。   Next, as shown in FIG. 8, a part of the lead frame 13 is sandwiched between the upper mold 111 and the lower mold 112, and the mold 110 is tightened. At this time, when the upper mold 111 and the spacer 100 come into contact with each other and the spacer 100 is pressed downward, each member including the heat sink 16 is pressed downward, and the heat dissipation surface of the heat sink 16 becomes parallel to the lower mold 112. They are held in close contact with each other. In this way, the module 1M is positioned three-dimensionally. Then, as shown in FIG. 9, the transfer mold is injected into the space in the mold 110 where the module 1M is three-dimensionally positioned, and the module 1M is resin-sealed. After resin sealing, the sealing body 2 is taken out from the mold 110 and a trimming process is performed. A part of the lead frame 13 protruding from the sealing body 2 is removed, and then deformed in a direction in which a part of the spacer 100 is exposed. Thereby, the power semiconductor device 1 shown in FIGS. 1 to 3 is manufactured.

モジュール１Ｍは、図７の金型１１０に設置する以前に、搬送時の振動や治具等との接触によりリードフレーム１３が変形しダイパッド１３Ｐｆが半導体素子５の方向に変形する場合がある。ダイパッド１３Ｐｆが変形した状態で金型１１０内に設置すると、図１１に示すようにヒートシンク１６と下金型１１２との間に隙間が発生する。図１３に示す比較例のように、スペーサ１００がない場合は、ヒートシンク１６と下金型１１２の間に発生した隙間に樹脂が充填され、ヒートシンク１６の放熱面に樹脂が覆いかぶさる場合があった（図１４）。   Before the module 1M is installed in the mold 110 of FIG. 7, the lead frame 13 may be deformed due to vibration during transportation or contact with a jig or the like, and the die pad 13Pf may be deformed in the direction of the semiconductor element 5. When the die pad 13Pf is deformed and installed in the mold 110, a gap is generated between the heat sink 16 and the lower mold 112 as shown in FIG. When the spacer 100 is not provided as in the comparative example shown in FIG. 13, the resin is filled in the gap generated between the heat sink 16 and the lower mold 112, and the heat dissipation surface of the heat sink 16 may be covered. (FIG. 14).

これに対して、本実施の形態１のスペーサ１００を設けた電力用半導体装置１は、図１２に示すように、ダイパッド１３Ｐｆが変形した状態でモジュール１Ｍを金型１１０内に設置し金型を締めていくと、上金型１１１の一部とスペーサ１００の一部が接触しダイパッド１３Ｐｆが下金型１１２のほうへ押しこまれる。このとき、スペーサ１００が上金型１１１から受けた力は、ダイパッド１３Ｐｆ、絶縁膜１４を介してヒートシンク１６へ伝わり、ヒートシンク１６は下金型１１２に押しつけられる。これにより、水平方向が位置決めされたモジュール１Ｍは垂直方向でも位置決めされることになり、図８に示すように、ヒートシンク１６と下金型１１２との間に隙間が無い状態を作ることができる。
このようにしてモジュール１Ｍが３次元的に位置決めされた金型１１０内の空間にトランスファーモールドを注入し樹脂封止すると、図１０のようにダイパッド１３Ｐｆの回路部材を封止するとともにヒートシンク１６の放熱面に封止樹脂の薄膜がない封止体２を形成することができる。 In contrast, in the power semiconductor device 1 provided with the spacer 100 according to the first embodiment, as shown in FIG. 12, the module 1M is installed in the mold 110 with the die pad 13Pf deformed, and the mold is used. When tightening, part of the upper mold 111 and part of the spacer 100 come into contact with each other, and the die pad 13Pf is pushed toward the lower mold 112. At this time, the force received by the spacer 100 from the upper mold 111 is transmitted to the heat sink 16 through the die pad 13Pf and the insulating film 14, and the heat sink 16 is pressed against the lower mold 112. Thereby, the module 1M in which the horizontal direction is positioned is also positioned in the vertical direction, and as shown in FIG. 8, there can be created a state in which there is no gap between the heat sink 16 and the lower mold 112.
When the transfer mold is injected into the space in the mold 110 where the module 1M is positioned three-dimensionally in this way and sealed with resin, the circuit member of the die pad 13Pf is sealed and the heat dissipation of the heat sink 16 is performed as shown in FIG. The sealing body 2 having no sealing resin thin film on the surface can be formed.

本実施の形態１は、特許文献２のように上金型に摺動する棒状の保持機構でヒートシンクを保持する場合と比較して簡素であり、金型の部品点数が少なく、メンテナンスにかける時間を少なくできるため生産性が向上する。また、摺動部が無いので摺動部への樹脂の侵入が問題となることもない。保持機構を引き抜く必要が無いので痕跡ができず各部材の露出のおそれもない。また、スペーサはダイパッドの上に設置されることから、ヒートシンク上面内に保持機構のための専用の場所を別途設ける必要がないため、ヒートシンクおよび半導体装置１の小型化が容易である。   The first embodiment is simpler than the case where the heat sink is held by a rod-like holding mechanism that slides on the upper mold as in Patent Document 2, and the number of parts of the mold is small, and the time for maintenance is reduced. Productivity can be improved. Moreover, since there is no sliding part, the penetration | invasion of the resin to a sliding part does not become a problem. Since there is no need to pull out the holding mechanism, there is no trace and there is no risk of exposing each member. In addition, since the spacer is installed on the die pad, it is not necessary to separately provide a dedicated place for the holding mechanism in the upper surface of the heat sink, so that the heat sink and the semiconductor device 1 can be easily downsized.

また、スペーサ１００の設置によって、従来は封止樹脂１０ですべて満たされていたパッケージ内の容量の一部をスペーサが占めることになり、封止樹脂１０の使用量が減少し、より短い時間で封止を完了させることができるため、生産性が向上する。
さらに、封止樹脂１０の使用量が減少することにより、吸湿による樹脂の膨張によって発生する電力用半導体装置１の反りを低減することができ、電気接続部や回路部材等への応力を低減して劣化を防止することができる。これにより、電力用半導体装置１の吸湿に対する信頼性を向上することができる。
また、スペーサ１００にＡｌ２Ｏ３やＡｌＮなど弾性率の高い材料を用いることで、反りをさらに低減することができる。 In addition, the spacer 100 occupies a part of the capacity in the package that has been filled with the sealing resin 10 in the past, thereby reducing the amount of the sealing resin 10 used, and in a shorter time. Since the sealing can be completed, productivity is improved.
Furthermore, by reducing the amount of the sealing resin 10 used, it is possible to reduce the warpage of the power semiconductor device 1 caused by the expansion of the resin due to moisture absorption, and to reduce the stress on the electrical connection portion and the circuit member. Deterioration can be prevented. Thereby, the reliability with respect to moisture absorption of the power semiconductor device 1 can be improved.
Further, by using a material having a high elastic modulus such as Al 2 O 3 or AlN for the spacer 100, the warp can be further reduced.

一方、スペーサ１００の傾きやダイパッド間の高さバラつきが有る場合、例えばスペーサ１００にＰＴＦＥなど弾性率が低い材料を用いてもよい。これにより、上金型１１１と下金型１１２で挟み込んだときにスペーサ１００が圧縮されるとともにスペーサ１００の傾きやダイパッド間の高さバラつきを吸収し、下金型１１２とスペーサ１００の放熱面を平行状態に形成することができる。   On the other hand, when the spacer 100 is inclined or the height of the die pad varies, for example, a material having a low elastic modulus such as PTFE may be used for the spacer 100. This compresses the spacer 100 when it is sandwiched between the upper mold 111 and the lower mold 112 and absorbs the inclination of the spacer 100 and the height variation between the die pads. They can be formed in a parallel state.

また、図６のように、ヒートシンク上面に垂直な方向から見て、スペーサ１００の長手方向がワイヤの配線方向に沿うようにスペーサ１００を配置してもよい。これにより、トランスファーモールドによって封止する際に、スペーサ１００に沿って樹脂が流動することでワイヤの配線方向に平行に樹脂を流動させることができる。これにより、流動してきた封止樹脂１０によってパワーワイヤ１１Ｐや制御ワイヤ１１Ｃが押し流されることを防ぐことが可能となり、パワーワイヤ１１Ｐや制御ワイヤ１１Ｃの配置の制約が少なくなる。
特に、半導体素子５のゲート電極と接続される制御ワイヤ１１Ｃは、パワーワイヤ１１Ｐほど大電流を流す必要がないことから、細くて柔らかいことが多く、樹脂に押し流され倒れやすい。スペーサ１００の長手方向を制御ワイヤ１１Ｃの配線方向に沿わせることにより、制御ワイヤ１１Ｃが倒れるのを防ぐことができる。
また、封止樹脂１０を金型１１０内に注入するゲートが、当該樹脂注入ゲートから流動してきた封止樹脂１０がパワーワイヤ１１Ｐや制御ワイヤ１１Ｃに直撃するように配置されている場合、先述と同じようにワイヤが倒される。その際、封止樹脂１０の直撃を防ぐために、上記樹脂注入ゲートとワイヤとの間にスペーサ１００を配置するとよい。
また、仮にワイヤ１１が流されて倒れた場合、スペーサ１００はリードフレーム１３と絶縁されているため接触しても電気回路へ影響がなく、また、スペーサ１００でワイヤを保持でき、かつ金型でワイヤ１１を保持する場合と異なりワイヤ１１の露出を防げるため、スペーサ１００をワイヤ間に置くことが望ましい。 Further, as shown in FIG. 6, the spacer 100 may be arranged so that the longitudinal direction of the spacer 100 is along the wiring direction of the wire when viewed from the direction perpendicular to the upper surface of the heat sink. Thereby, when sealing with a transfer mold, resin can flow in parallel with the wiring direction of a wire because resin flows along the spacer 100. FIG. As a result, it is possible to prevent the power wire 11P and the control wire 11C from being pushed away by the flowing sealing resin 10, and restrictions on the arrangement of the power wire 11P and the control wire 11C are reduced.
In particular, since the control wire 11C connected to the gate electrode of the semiconductor element 5 does not need to flow as much current as the power wire 11P, the control wire 11C is often thin and soft, and is easily pushed down by the resin. By causing the longitudinal direction of the spacer 100 to follow the wiring direction of the control wire 11C, the control wire 11C can be prevented from falling.
Further, when the gate for injecting the sealing resin 10 into the mold 110 is arranged so that the sealing resin 10 flowing from the resin injection gate hits the power wire 11P and the control wire 11C directly, The wire is knocked down in the same way. At that time, in order to prevent direct hitting of the sealing resin 10, a spacer 100 may be disposed between the resin injection gate and the wire.
In addition, if the wire 11 is caused to flow and falls down, the spacer 100 is insulated from the lead frame 13 so that it does not affect the electric circuit even if the spacer 100 comes into contact. Unlike the case where the wire 11 is held, it is desirable to place the spacer 100 between the wires in order to prevent the wire 11 from being exposed.

また、実施の形態１の電力用半導体装置１は、スペーサ１００の形状が、上面部１００Ｕの周囲の、当該上面部１００Ｕよりも低い位置に段差面１００Ｄを設け、さらに当該段差面１００Ｄが外縁から中心部に向かって下方向に傾斜した形状であるため、スペーサ上面部１００Ｕからダイパッド１３Ｐｆまでの沿面距離（封止樹脂１０と接触している距離）を長くすることができ、さらに封止樹脂１０が段差面１００Ｄに引っ掛かることにより、アンカー効果が働き樹脂の剥離を抑制することができるので、電力用半導体装置１の信頼性を向上することができる。   Further, in the power semiconductor device 1 of the first embodiment, the stepped surface 100D is provided at a position where the shape of the spacer 100 is lower than the upper surface portion 100U around the upper surface portion 100U, and the step surface 100D is further from the outer edge. Since the shape is inclined downward toward the center, the creepage distance (distance in contact with the sealing resin 10) from the spacer upper surface portion 100U to the die pad 13Pf can be increased. Is caught on the step surface 100D, the anchor effect works and the resin peeling can be suppressed, so that the reliability of the power semiconductor device 1 can be improved.

また、実施の形態１の電力用半導体装置１は、半導体素子５から発熱した熱を、接合材１７、ダイパッド１３Ｐｆ、スペーサ１００を通じて、電力用半導体装置１の上面から露出するスペーサ上面部１００Ｕから放熱することができる。その結果、電気接続部や回路部材等への熱応力を低減して劣化を防止でき、電力用半導体装置１の信頼性を向上させることができる。また、スペーサ１００にＡＩＮなど熱伝導率が高い材料を用いることで放熱性能をさらに向上させることができる。   The power semiconductor device 1 of the first embodiment dissipates heat generated from the semiconductor element 5 from the spacer upper surface portion 100U exposed from the upper surface of the power semiconductor device 1 through the bonding material 17, the die pad 13Pf, and the spacer 100. can do. As a result, it is possible to reduce the thermal stress on the electrical connection portion, the circuit member, etc., prevent the deterioration, and improve the reliability of the power semiconductor device 1. Further, by using a material having high thermal conductivity such as AIN for the spacer 100, the heat dissipation performance can be further improved.

実施の形態２．
図１５〜図１９を参照して、本発明の実施の形態２における電力用半導体装置について説明する。図１５は本発明の実施の形態２によるスペーサ１００を設置したモジュール１Mａを示す図であり、図１のＢ−Ｂ線の断面図である。図１６は本発明の実施の形態２によるスペーサ１００を設置したモジュール１Ｍａを示す図であり、図１のＣ−Ｃ線の断面図である。図１７〜図１９は図１５及び図１６に示すモジュール１Ｍａをトランスファーモールド金型１１０内で樹脂封止する過程を示す図である。図２０は図１９で樹脂封止した電力用半導体装置１の上面図である。 Embodiment 2. FIG.
A power semiconductor device according to the second embodiment of the present invention will be described with reference to FIGS. FIG. 15 is a diagram showing a module 1Ma provided with the spacer 100 according to the second embodiment of the present invention, and is a cross-sectional view taken along the line BB of FIG. FIG. 16 is a diagram showing a module 1Ma provided with the spacer 100 according to the second embodiment of the present invention, and is a cross-sectional view taken along the line CC of FIG. 17 to 19 are views showing a process of resin-sealing the module 1Ma shown in FIGS. 15 and 16 in the transfer mold 110. FIG. 20 is a top view of the power semiconductor device 1 sealed with resin in FIG.

本実施の形態２における電力用半導体装置１は、スペーサ１００の上面部１００Ｕの形状が異なる点以外は、実施の形態１と同一である。このため以下ではこの点のみについて説明する。   The power semiconductor device 1 in the second embodiment is the same as that in the first embodiment except that the shape of the upper surface portion 100U of the spacer 100 is different. Therefore, only this point will be described below.

図１５に示すように、本実施の形態２のスペーサ１００は、上面部１００Ｕが上に凸状に湾曲した形状を有する。スペーサ上面部１００Ｕが平面の場合、スペーサ１００をダイパッド１３Ｐｆに設置した際に、接合材１７の厚みに差が生じたり、スペーサの形状バラついたりすることによってスペーサ上面部１００Ｕとヒートシンク１６の放熱面が平行でなくなると、上金型１１１とスペーサ上面部１００Ｕが片当たりになる。これに対して、本実施の形態２のようにスペーサ上面部１００Ｕが上に凸状に湾曲していると、片当たりにならない。このため、スペーサ１００を設置した際の傾きに関係なく上金型１１１と点で接触することができるので、より安定してヒートシンク１６を下金型１１２に押しこみヒートシンク１６の放熱面に樹脂の薄膜が発生することを防ぐことができる（図１７〜図２０）。   As shown in FIG. 15, the spacer 100 of the second embodiment has a shape in which the upper surface portion 100U is curved upwardly. When the spacer upper surface portion 100U is flat, when the spacer 100 is installed on the die pad 13Pf, a difference in the thickness of the bonding material 17 occurs or the spacer shape varies, so that the heat dissipation surfaces of the spacer upper surface portion 100U and the heat sink 16 Are not parallel to each other, the upper mold 111 and the spacer upper surface portion 100U come into contact with each other. On the other hand, when the spacer upper surface portion 100U is curved upwardly as in the second embodiment, it does not come into contact with each other. For this reason, since it is possible to make point contact with the upper mold 111 regardless of the inclination when the spacer 100 is installed, the heat sink 16 is more stably pushed into the lower mold 112 and the heat dissipation surface of the heat sink 16 is made of resin. Generation of a thin film can be prevented (FIGS. 17 to 20).

これにより放熱面への樹脂の回り込みを防止することができ、電気接続部や回路部材等への熱応力を低減して劣化を防止でき、電力用半導体装置１の信頼性を向上させることができる。また、スペーサ上面部１００Ｕの角が丸いことにより、熱によるスペーサ１００の膨張時に樹脂にかかる応力を緩和することができるため、冷熱サイクルによる信頼性を向上させることができる。   As a result, it is possible to prevent the resin from wrapping around the heat radiating surface, to reduce the thermal stress to the electrical connection portion, the circuit member, etc., to prevent the deterioration, and to improve the reliability of the power semiconductor device 1. . In addition, since the corners of the spacer upper surface portion 100U are round, stress applied to the resin when the spacer 100 is expanded due to heat can be relieved, so that reliability by a cooling cycle can be improved.

実施の形態３．
本実施の形態は、上述した実施の形態１，２にかかる半導体装置を電力変換装置に適用したものである。本発明は特定の電力変換装置に限定されるものではないが、以下、実施の形態３として、三相のインバータに本発明を適用した場合について説明する。 Embodiment 3 FIG.
In the present embodiment, the semiconductor device according to the first and second embodiments described above is applied to a power conversion device. Although the present invention is not limited to a specific power converter, hereinafter, a case where the present invention is applied to a three-phase inverter will be described as a third embodiment.

図２１は、本実施の形態にかかる電力変換装置を適用した電力変換システムの構成を示すブロック図である。   FIG. 21 is a block diagram showing a configuration of a power conversion system to which the power conversion device according to the present embodiment is applied.

本実施の形態の電力変換システムは、電源１５０、電力変換装置２００、負荷３００から構成される。電源１５０は、直流電源であり、電力変換装置２００に直流電力を供給する。電源１５０は種々のもので構成することが可能であり、例えば、直流系統、太陽電池、蓄電池で構成することができるし、交流系統に接続された整流回路やＡＣ／ＤＣコンバータで構成することとしてもよい。また、電源１５０を、直流系統から出力される直流電力を所定の電力に変換するＤＣ／ＤＣコンバータによって構成することとしてもよい。   The power conversion system according to the present embodiment includes a power supply 150, a power conversion device 200, and a load 300. The power supply 150 is a DC power supply and supplies DC power to the power conversion device 200. The power supply 150 can be composed of various types, for example, can be composed of a direct current system, a solar battery, a storage battery, or can be composed of a rectifier circuit or an AC / DC converter connected to the alternating current system. Also good. The power source 150 may be configured by a DC / DC converter that converts direct-current power output from the direct-current system into predetermined power.

電力変換装置２００は、電源１５０と負荷３００の間に接続された三相のインバータであり、電源１５０から供給された直流電力を交流電力に変換し、負荷３００に交流電力を供給する。電力変換装置２００は、図２１に示すように、直流電力を交流電力に変換して出力する主変換回路２０１と、主変換回路２０１を制御する制御信号を主変換回路２０１に出力する制御回路２０３とを備えている。   The power conversion device 200 is a three-phase inverter connected between the power source 150 and the load 300, converts the DC power supplied from the power source 150 into AC power, and supplies the AC power to the load 300. As shown in FIG. 21, the power conversion device 200 converts a DC power into an AC power and outputs the main conversion circuit 201, and a control circuit 203 outputs a control signal for controlling the main conversion circuit 201 to the main conversion circuit 201. And.

負荷３００は、電力変換装置２００から供給された交流電力によって駆動される三相の電動機である。なお、負荷３００は特定の用途に限られるものではなく、各種電気機器に搭載された電動機であり、例えば、ハイブリッド自動車や電気自動車、鉄道車両、エレベーター、もしくは、空調機器向けの電動機として用いられる。   The load 300 is a three-phase electric motor that is driven by AC power supplied from the power conversion device 200. Note that the load 300 is not limited to a specific application, and is an electric motor mounted on various electric devices. For example, the load 300 is used as an electric motor for a hybrid vehicle, an electric vehicle, a railway vehicle, an elevator, or an air conditioner.

以下、電力変換装置２００の詳細を説明する。主変換回路２０１は、スイッチング素子と還流ダイオードを備えており（図示せず）、スイッチング素子がスイッチングすることによって、電源１５０から供給される直流電力を交流電力に変換し、負荷３００に供給する。主変換回路２０１の具体的な回路構成は種々のものがあるが、本実施の形態にかかる主変換回路２０１は２レベルの三相フルブリッジ回路であり、６つのスイッチング素子とそれぞれのスイッチング素子に逆並列された６つの還流ダイオードから構成することができる。主変換回路２０１の各スイッチング素子や各還流ダイオードは、上述した実施の形態１，２のいずれかの半導体装置に相当する半導体モジュール２０２によって構成する。６つのスイッチング素子は２つのスイッチング素子ごとに直列接続され上下アームを構成し、各上下アームはフルブリッジ回路の各相（Ｕ相、Ｖ相、Ｗ相）を構成する。そして、各上下アームの出力端子、すなわち主変換回路２０１の３つの出力端子は、負荷３００に接続される。   Hereinafter, details of the power conversion device 200 will be described. The main conversion circuit 201 includes a switching element and a free wheel diode (not shown). When the switching element switches, the main conversion circuit 201 converts DC power supplied from the power supply 150 into AC power and supplies the AC power to the load 300. Although there are various specific circuit configurations of the main conversion circuit 201, the main conversion circuit 201 according to the present embodiment is a two-level three-phase full bridge circuit, and includes six switching elements and respective switching elements. It can be composed of six anti-parallel diodes. Each switching element and each free-wheeling diode of the main conversion circuit 201 are configured by the semiconductor module 202 corresponding to any one of the semiconductor devices of the first and second embodiments described above. The six switching elements are connected in series for each of the two switching elements to constitute upper and lower arms, and each upper and lower arm constitutes each phase (U phase, V phase, W phase) of the full bridge circuit. The output terminals of the upper and lower arms, that is, the three output terminals of the main conversion circuit 201 are connected to the load 300.

また、上述した実施の形態１で説明したように、スイッチング素子としての各半導体素子５を駆動する駆動素子６が半導体モジュール２０２に内蔵されているため、主変換回路２０１は駆動回路を備えている。駆動回路は、主変換回路２０１のスイッチング素子を駆動する駆動信号を生成し、主変換回路２０１のスイッチング素子の制御電極に供給する。具体的には、後述する制御回路２０３からの制御信号に従い、スイッチング素子をオン状態にする駆動信号とスイッチング素子をオフ状態にする駆動信号とを各スイッチング素子の制御電極に出力する。スイッチング素子をオン状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以上の電圧信号（オン信号）であり、スイッチング素子をオフ状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以下の電圧信号（オフ信号）となる。   As described in the first embodiment, the main conversion circuit 201 includes a drive circuit because the drive element 6 that drives each semiconductor element 5 as a switching element is built in the semiconductor module 202. . The drive circuit generates a drive signal for driving the switching element of the main conversion circuit 201 and supplies the drive signal to the control electrode of the switching element of the main conversion circuit 201. Specifically, in accordance with a control signal from the control circuit 203 described later, a drive signal for turning on the switching element and a drive signal for turning off the switching element are output to the control electrode of each switching element. When the switching element is kept on, the drive signal is a voltage signal (on signal) that is equal to or higher than the threshold voltage of the switching element. When the switching element is kept off, the drive signal is a voltage that is equal to or lower than the threshold voltage of the switching element. Signal (off signal).

制御回路２０３は、負荷３００に所望の電力が供給されるよう主変換回路２０１のスイッチング素子を制御する。具体的には、負荷３００に供給すべき電力に基づいて主変換回路２０１の各スイッチング素子がオン状態となるべき時間（オン時間）を算出する。例えば、出力すべき電圧に応じてスイッチング素子のオン時間を変調するＰＷＭ制御によって主変換回路２０１を制御することができる。そして、各時点においてオン状態となるべきスイッチング素子にはオン信号を、オフ状態となるべきスイッチング素子にはオフ信号が出力されるよう、主変換回路２０１が備える駆動回路に制御指令（制御信号）を出力する。駆動回路は、この制御信号に従い、各スイッチング素子の制御電極にオン信号又はオフ信号を駆動信号として出力する。   The control circuit 203 controls the switching element of the main conversion circuit 201 so that desired power is supplied to the load 300. Specifically, based on the power to be supplied to the load 300, the time (ON time) during which each switching element of the main converter circuit 201 is to be turned on is calculated. For example, the main conversion circuit 201 can be controlled by PWM control that modulates the ON time of the switching element in accordance with the voltage to be output. Then, a control command (control signal) is supplied to the drive circuit included in the main conversion circuit 201 so that an ON signal is output to the switching element that should be turned on at each time point and an OFF signal is output to the switching element that should be turned off. Is output. In accordance with this control signal, the drive circuit outputs an ON signal or an OFF signal as a drive signal to the control electrode of each switching element.

本実施の形態に係る電力変換装置では、主変換回路２０１のスイッチング素子と還流ダイオードとして実施の形態１，２にかかる半導体装置を適用するため、実施の形態１，２と同様の効果が得られる。   In the power conversion device according to the present embodiment, since the semiconductor device according to the first and second embodiments is applied as the switching element and the free wheel diode of the main conversion circuit 201, the same effect as in the first and second embodiments can be obtained. .

本実施の形態では、２レベルの三相インバータに本発明を適用する例を説明したが、本発明は、これに限られるものではなく、種々の電力変換装置に適用することができる。本実施の形態では、２レベルの電力変換装置としたが３レベルやマルチレベルの電力変換装置であっても構わないし、単相負荷に電力を供給する場合には単相のインバータに本発明を適用しても構わない。また、直流負荷等に電力を供給する場合にはＤＣ／ＤＣコンバータやＡＣ／ＤＣコンバータに本発明を適用することも可能である。   In the present embodiment, the example in which the present invention is applied to the two-level three-phase inverter has been described. However, the present invention is not limited to this, and can be applied to various power conversion devices. In the present embodiment, a two-level power converter is used. However, a three-level or multi-level power converter may be used. When power is supplied to a single-phase load, the present invention is applied to a single-phase inverter. You may apply. In addition, when power is supplied to a direct current load or the like, the present invention can be applied to a DC / DC converter or an AC / DC converter.

また、本発明を適用した電力変換装置は、上述した負荷が電動機の場合に限定されるものではなく、例えば、放電加工機やレーザー加工機、又は誘導加熱調理器や非接触器給電システムの電源装置として用いることもでき、さらには太陽光発電システムや蓄電システム等のパワーコンディショナーとして用いることも可能である   In addition, the power conversion device to which the present invention is applied is not limited to the case where the load described above is an electric motor. For example, the power source of an electric discharge machine, a laser processing machine, an induction heating cooker, or a non-contact power supply system It can also be used as a device, and it can also be used as a power conditioner for solar power generation systems, power storage systems, etc.

なお、本発明は、矛盾のない範囲内において、各実施の形態の内容を自由に組み合わせたり、各実施の形態を適宜、変形、省略したりすることが可能である。   In the present invention, it is possible to freely combine the contents of the respective embodiments within a consistent range, and to appropriately modify and omit the respective embodiments.

１ 電力用半導体装置
１Ｍ モジュール
１Ｍａ モジュール
２ 封止体
５ 半導体素子
６ 駆動素子
１０ 封止樹脂
１１ ワイヤ
１１Ｃ 制御ワイヤ
１１Ｐ パワーワイヤ
１２ ワイヤ
１３ リードフレーム
１３Ｃ 制御リード
１３Ｃｉ 内部制御リード
１３Ｃｔ 制御リード端子
１３Ｐ パワーリード
１３Ｐｉ 内部パワーリード
１３Ｐｔ パワーリード端子
１３Ｐｆ ダイパッド
１４ 絶縁膜
１６ ヒートシンク
１７ 接合材
１８ ねじ穴
１００ スペーサ
１００Ｄ 段差面
１００Ｕ 上面部
１１０ 金型
１１１ 上金型
１１２ 下金型
１５０ 電源
２００ 電力変換装置
２０１ 主変換回路
２０２ 半導体モジュール
２０３ 制御回路
３００ 負荷 DESCRIPTION OF SYMBOLS 1 Power semiconductor device 1M Module 1Ma Module 2 Sealing body 5 Semiconductor element 6 Drive element 10 Sealing resin 11 Wire 11C Control wire 11P Power wire 12 Wire 13 Lead frame 13C Control lead 13Ci Internal control lead 13Ct Control lead terminal 13P Power lead 13Pi Internal power lead 13Pt Power lead terminal 13Pf Die pad 14 Insulating film 16 Heat sink 17 Bonding material 18 Screw hole 100 Spacer 100D Stepped surface 100U Upper surface 110 Mold 111 Upper mold 112 Lower mold 150 Power supply 200 Power conversion device 201 Main conversion circuit 202 Semiconductor module 203 Control circuit 300 Load

Claims (10)

ヒートシンクと、
前記ヒートシンクの上面に絶縁膜を介して配置されたダイパッドを含むリードフレームと、
前記ダイパッドの上面に接合された半導体素子と、
前記半導体素子に接続された金属線と、
前記ダイパッドの上面であって前記半導体素子が接合されていない部分に配置された絶縁性のスペーサと、
前記ヒートシンク、前記リードフレーム、前記半導体素子、前記金属線および前記スペーサを封止する封止樹脂と、を備え、
前記ヒートシンクの下面および前記スペーサの上面が前記封止樹脂から露出した、電力用半導体装置。 A heat sink,
A lead frame including a die pad disposed on an upper surface of the heat sink via an insulating film;
A semiconductor element bonded to the upper surface of the die pad;
A metal wire connected to the semiconductor element;
An insulating spacer disposed on a portion of the upper surface of the die pad where the semiconductor element is not bonded;
A sealing resin that seals the heat sink, the lead frame, the semiconductor element, the metal wire, and the spacer;
A power semiconductor device in which a lower surface of the heat sink and an upper surface of the spacer are exposed from the sealing resin. 前記スペーサは、前記上面の周囲に、前記上面よりも低い段差面を有する、請求項１に記載の電力用半導体装置。   The power semiconductor device according to claim 1, wherein the spacer has a step surface lower than the upper surface around the upper surface. 前記段差面は、外縁から中心部に向かって下方向へ傾斜した形状を有する、請求項２に記載の電力用半導体装置。   The power semiconductor device according to claim 2, wherein the step surface has a shape inclined downward from an outer edge toward a center portion. 前記ヒートシンクの上面に垂直な方向から見て、前記スペーサの長手方向が前記金属線の配線方向に沿うように、前記スペーサが設置された、請求項１から３のいずれか一項に記載の電力用半導体装置。   4. The electric power according to claim 1, wherein the spacer is installed such that a longitudinal direction of the spacer is along a wiring direction of the metal wire when viewed from a direction perpendicular to the upper surface of the heat sink. Semiconductor device. 前記スペーサの前記上面が、上に凸状の湾曲面である、請求項１から４のいずれか一項に記載の電力用半導体装置。   5. The power semiconductor device according to claim 1, wherein the upper surface of the spacer is a curved surface convex upward. 6. 前記スペーサは、少なくとも２以上のダイパッドにまたがって設置された、請求項１から５のいずれか一項に記載の電力用半導体装置。   The power semiconductor device according to claim 1, wherein the spacer is installed across at least two or more die pads. 前記半導体素子は、ワイドギャップ半導体材料により形成された、請求項１から６のいずれか一項に記載の電力用半導体装置。   The power semiconductor device according to claim 1, wherein the semiconductor element is formed of a wide gap semiconductor material. 前記ワイドギャップ半導体材料は、炭化珪素、窒化ガリウム系材料またはダイヤモンドのいずれかである、請求項７に記載の電力用半導体装置。   The power semiconductor device according to claim 7, wherein the wide gap semiconductor material is any one of silicon carbide, a gallium nitride-based material, and diamond. 請求項１から８のいずれか一項に記載の電力用半導体装置を有し、入力される電力を変換して出力する主変換回路と、
前記主変換回路を制御する制御信号を前記主変換回路に出力する制御回路と、
を備えた電力変換装置。 A main conversion circuit that has the power semiconductor device according to any one of claims 1 to 8 and converts and outputs input power;
A control circuit for outputting a control signal for controlling the main conversion circuit to the main conversion circuit;
The power converter provided with. 封止金型の下金型上に、前記下金型に接するヒートシンクと、前記ヒートシンクの上面に絶縁膜を介して配置されたダイパッドを含むリードフレームと、前記ダイパッドの上に接合された半導体素子と、前記半導体素子に接続された金属線と、前記ダイパッドの上面であって前記半導体素子が接合されていない部分に配置された絶縁性のスペーサと、を設置する工程と、
前記封止金型の上金型によって前記スペーサの上面を押圧し、前記ヒートシンクを前記下金型に押し当てるように、前記封止金型を閉じる工程と、
前記封止金型内に封止樹脂を注入し封止する工程と、
封止された半導体装置を前記封止金型から取り出す工程と、
を備えた電力用半導体装置の製造方法。 A semiconductor device bonded on the die pad, a heat sink in contact with the lower die, a lead frame including a die pad disposed on an upper surface of the heat sink via an insulating film on a lower die of the sealing die And a step of installing a metal wire connected to the semiconductor element, and an insulating spacer disposed on a portion of the upper surface of the die pad where the semiconductor element is not bonded,
Pressing the upper surface of the spacer with the upper mold of the sealing mold, and closing the sealing mold so as to press the heat sink against the lower mold;
Injecting a sealing resin into the sealing mold and sealing;
Removing the sealed semiconductor device from the sealing mold;
A method for manufacturing a power semiconductor device comprising:
JP2017027847A 2017-02-17 2017-02-17 Manufacturing method of power semiconductor device, power conversion device and power semiconductor device Active JP6825408B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017027847A JP6825408B2 (en) 2017-02-17 2017-02-17 Manufacturing method of power semiconductor device, power conversion device and power semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017027847A JP6825408B2 (en) 2017-02-17 2017-02-17 Manufacturing method of power semiconductor device, power conversion device and power semiconductor device

Publications (2)

Publication Number Publication Date
JP2018133521A true JP2018133521A (en) 2018-08-23
JP6825408B2 JP6825408B2 (en) 2021-02-03

Family

ID=63249856

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017027847A Active JP6825408B2 (en) 2017-02-17 2017-02-17 Manufacturing method of power semiconductor device, power conversion device and power semiconductor device

Country Status (1)

Country Link
JP (1) JP6825408B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020092120A (en) * 2018-12-03 2020-06-11 三菱電機株式会社 Semiconductor device and power conversion device
CN111790974A (en) * 2019-04-04 2020-10-20 罗伯特·博世有限公司 Rectifier for a welding transformer of a welding system and method for producing such a rectifier
CN112992795A (en) * 2019-12-17 2021-06-18 株洲中车时代半导体有限公司 Crimping type IGBT sub-module structure and crimping type IGBT device

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07122586A (en) * 1993-10-25 1995-05-12 Sony Corp Resin-sealed type semiconductor device and manufacture thereof
JP2000183279A (en) * 1998-10-05 2000-06-30 Fuji Electric Co Ltd Package for semiconductor element and manufacture thereof
JP2013074724A (en) * 2011-09-28 2013-04-22 Mitsubishi Electric Corp Power converter
JP2015170785A (en) * 2014-03-10 2015-09-28 三菱電機株式会社 Insulation substrate and electric power semiconductor device
JP2015185835A (en) * 2014-03-26 2015-10-22 株式会社デンソー Semiconductor device and manufacturing method of the same
JP2016025154A (en) * 2014-07-17 2016-02-08 三菱電機株式会社 High breakdown voltage resin molded type semiconductor device and metal mold

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07122586A (en) * 1993-10-25 1995-05-12 Sony Corp Resin-sealed type semiconductor device and manufacture thereof
JP2000183279A (en) * 1998-10-05 2000-06-30 Fuji Electric Co Ltd Package for semiconductor element and manufacture thereof
JP2013074724A (en) * 2011-09-28 2013-04-22 Mitsubishi Electric Corp Power converter
JP2015170785A (en) * 2014-03-10 2015-09-28 三菱電機株式会社 Insulation substrate and electric power semiconductor device
JP2015185835A (en) * 2014-03-26 2015-10-22 株式会社デンソー Semiconductor device and manufacturing method of the same
JP2016025154A (en) * 2014-07-17 2016-02-08 三菱電機株式会社 High breakdown voltage resin molded type semiconductor device and metal mold

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020092120A (en) * 2018-12-03 2020-06-11 三菱電機株式会社 Semiconductor device and power conversion device
CN111276448A (en) * 2018-12-03 2020-06-12 三菱电机株式会社 Semiconductor device and power conversion device
JP7109347B2 (en) 2018-12-03 2022-07-29 三菱電機株式会社 Semiconductor equipment and power conversion equipment
US11450594B2 (en) 2018-12-03 2022-09-20 Mitsubishi Electric Corporation Semiconductor device and power converter
CN111790974A (en) * 2019-04-04 2020-10-20 罗伯特·博世有限公司 Rectifier for a welding transformer of a welding system and method for producing such a rectifier
CN111790974B (en) * 2019-04-04 2023-09-19 罗伯特·博世有限公司 Rectifier for a welding transformer of a welding device and method for producing such a rectifier
CN112992795A (en) * 2019-12-17 2021-06-18 株洲中车时代半导体有限公司 Crimping type IGBT sub-module structure and crimping type IGBT device
CN112992795B (en) * 2019-12-17 2024-04-19 株洲中车时代半导体有限公司 Crimping type IGBT sub-module structure and crimping type IGBT device

Also Published As

Publication number Publication date
JP6825408B2 (en) 2021-02-03

Similar Documents

Publication Publication Date Title
US10546800B2 (en) Semiconductor module, method for manufacturing the same and electric power conversion device
JP7196815B2 (en) Semiconductor module and power converter
JP6816825B2 (en) Manufacturing method of semiconductor device, power conversion device and semiconductor device
JP6825408B2 (en) Manufacturing method of power semiconductor device, power conversion device and power semiconductor device
JP7091878B2 (en) Power modules, power converters, and methods for manufacturing power modules
JP6575739B1 (en) Semiconductor device, semiconductor device manufacturing method, and power conversion device
CN111052325B (en) Semiconductor module and power conversion device
CN113316844A (en) Semiconductor device, method for manufacturing semiconductor device, and power conversion device
US11450594B2 (en) Semiconductor device and power converter
US11908822B2 (en) Power semiconductor module and power conversion apparatus
CN112074954B (en) Power semiconductor module, method for manufacturing the same, and power conversion device
US11652032B2 (en) Semiconductor device having inner lead exposed from sealing resin, semiconductor device manufacturing method thereof, and power converter including the semiconductor device
WO2020148879A1 (en) Semiconductor device, production method for semiconductor device, and power conversion device
US11887903B2 (en) Power semiconductor device, method for manufacturing power semiconductor device, and power conversion apparatus
CN111602232A (en) Semiconductor device, method for manufacturing semiconductor device, and power conversion device
WO2023195325A1 (en) Power module and power conversion device
CN111448653B (en) Semiconductor device and power conversion device
JPWO2018146799A1 (en) Semiconductor device and power conversion device
WO2020255297A1 (en) Semiconductor device and power converter
US20220199476A1 (en) Semiconductor device, method for manufacturing semiconductor device, and power conversion device
CN116438655A (en) Power semiconductor module, method for manufacturing the same, and power conversion device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190917

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200630

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200818

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201012

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201201

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201215

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201228

R151 Written notification of patent or utility model registration

Ref document number: 6825408

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250