JP2015170785A - Insulation substrate and electric power semiconductor device - Google Patents
Insulation substrate and electric power semiconductor device Download PDFInfo
- Publication number
- JP2015170785A JP2015170785A JP2014045893A JP2014045893A JP2015170785A JP 2015170785 A JP2015170785 A JP 2015170785A JP 2014045893 A JP2014045893 A JP 2014045893A JP 2014045893 A JP2014045893 A JP 2014045893A JP 2015170785 A JP2015170785 A JP 2015170785A
- Authority
- JP
- Japan
- Prior art keywords
- power semiconductor
- thickness
- insulating substrate
- base material
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
Description
本発明は、電力用半導体素子を実装するための絶縁基板、およびそれを用いた電力用半導体装置に関する。 The present invention relates to an insulating substrate for mounting a power semiconductor element and a power semiconductor device using the same.
電力用半導体装置は、電力用半導体素子(チップ)を用いて電力回路を形成したものであるが、小型化・大容量化にともない、発熱量が増大し、効率よく放熱することが求められている。そこで、熱伝導性に優れたセラミック材の両面に銅または銅合金の導体層が形成された絶縁基板が用いられるようになってきた。また、電力回路を保護するために、エポキシ樹脂などの熱硬化性樹脂やゲル状樹脂により、回路面が封止されている。 A power semiconductor device is a power circuit formed by using power semiconductor elements (chips), but as the size and capacity increase, the amount of heat generation increases and efficient heat dissipation is required. Yes. Therefore, an insulating substrate in which a copper or copper alloy conductor layer is formed on both surfaces of a ceramic material excellent in thermal conductivity has been used. In order to protect the power circuit, the circuit surface is sealed with a thermosetting resin such as an epoxy resin or a gel resin.
例えば、シリコーンゲルなどのゲル状樹脂は、非常に柔らかく扱いが容易である。しかし、酸素や水分の透過性が高いため、高温環境下では耐熱性が不足してゲル内部での気泡発生、導体層の酸化の影響によるゲルと導体層界面での剥離発生により、絶縁信頼性が低下することが懸念される。一方、例えば、モールド樹脂として用いられる熱硬化樹脂は、高温環境下での気泡発生、導体層の酸化に対しては防止効果が高いが、ゲル状樹脂と比べて弾性率が高い。そのため、熱応力によりモールド樹脂とチップ、モールド樹脂と絶縁基板界面での剥離が発生しやすくなるという課題がある。 For example, a gel-like resin such as silicone gel is very soft and easy to handle. However, because of the high permeability of oxygen and moisture, insulation reliability is improved due to insufficient heat resistance under high temperature environment, and bubbles are generated inside the gel and peeling occurs at the interface between the gel and the conductor layer due to the effect of oxidation of the conductor layer. There is a concern about the decline. On the other hand, for example, a thermosetting resin used as a mold resin has a high effect of preventing bubble generation and oxidation of the conductor layer in a high temperature environment, but has a higher elastic modulus than a gel resin. Therefore, there is a problem that peeling at the interface between the mold resin and the chip and the mold resin and the insulating substrate is likely to occur due to thermal stress.
そこで、絶縁基板の見かけの熱膨張係数を金属ベース板に近づけるため、絶縁基板の両面に形成された回路配線パターン(導体層)の厚みを大きくすることが提案されている(例えば、特許文献1参照。)。 Therefore, in order to bring the apparent thermal expansion coefficient of the insulating substrate closer to the metal base plate, it has been proposed to increase the thickness of the circuit wiring pattern (conductor layer) formed on both surfaces of the insulating substrate (for example, Patent Document 1). reference.).
しかしながら、特許文献1では、セラミック材の厚み範囲および導体層の厚み範囲が個別に規定されているだけであり、絶縁基板の熱膨張係数についての具体的な指標については何ら示されていない。そのため、様々な部材を用いる電力用半導体装置において、有効に熱応力を低減することは困難であった。とくに、高効率が期待されるワイドバンドギャップ半導体と称される炭化ケイ素(SiC)を用いたチップは、従来のシリコン(Si)に比較して弾性率が高いため、発生する熱応力が大きくなる。さらに、Si表面にある水酸基等の極性基が、SiC表面にはないため、モールド樹脂との接着強度も低くなり、剥離対策がますます重要となってくる。
However, in
この発明は、上記のような問題点を解決するためになされたものであり、高温に対応する信頼性の高い電力用半導体装置を得ることを目的とする。 The present invention has been made to solve the above-described problems, and an object of the present invention is to obtain a highly reliable power semiconductor device corresponding to a high temperature.
本発明にかかる絶縁基板は、セラミックの基材の両面に導体層が形成され、前記両面の導体層のうちの一方に電力用半導体素子が接合される絶縁基板であって、平面方向の見かけの線膨張係数が8ppm/K以上、11ppm/K以下に調整されていることを特徴とする。 An insulating substrate according to the present invention is an insulating substrate in which a conductor layer is formed on both surfaces of a ceramic base material, and a power semiconductor element is bonded to one of the two conductor layers. The linear expansion coefficient is adjusted to 8 ppm / K or more and 11 ppm / K or less.
あるいは、本発明にかかる絶縁基板は、セラミックの基材の両面に導体層が形成され、前記両面の導体層のうちの一方に電力用半導体素子が接合される絶縁基板であって、前記基材は第一厚みを有する窒化ケイ素板であり、前記両面の導体層はそれぞれ第二厚みを有する銅材であり、前記第二厚みを前記第一厚みで除した値が2.19以上、3.44以下であることを特徴とする。 Alternatively, the insulating substrate according to the present invention is an insulating substrate in which a conductor layer is formed on both surfaces of a ceramic base material, and a power semiconductor element is joined to one of the two conductor layers. Is a silicon nitride plate having a first thickness, the conductor layers on both sides are each a copper material having a second thickness, and a value obtained by dividing the second thickness by the first thickness is 2.19 or more. 44 or less.
この発明によれば、封止体と電力用半導体素子間、および封止体と絶縁基板間にかかる応力をともに低減できるので、封止体と電力用半導体素子界面、絶縁基板界面での剥離をともに防止でき、高温に対応する信頼性の高い電力用半導体装置を得ることができる。 According to the present invention, since the stress applied between the sealing body and the power semiconductor element and between the sealing body and the insulating substrate can be reduced, peeling at the interface between the sealing body and the power semiconductor element and the insulating substrate interface is prevented. Both can be prevented, and a highly reliable power semiconductor device corresponding to high temperatures can be obtained.
実施の形態1.
図1〜図3は、本発明の実施の形態1にかかる絶縁基板およびその絶縁基板を用いた電力用半導体装置について説明するためのもので、図1は電力用半導体装置の断面模式図であり、図2は絶縁基板部分の平面図である。また、図3は複合材である絶縁基板としての線膨張係数の測定方法を説明するためのもので、絶縁基板を測定機器に設置した際の様子を示す側面模式図である。以下、詳細について説明する。
1 to 3 are diagrams for explaining an insulating substrate and a power semiconductor device using the insulating substrate according to the first embodiment of the present invention, and FIG. 1 is a schematic cross-sectional view of the power semiconductor device. FIG. 2 is a plan view of the insulating substrate portion. FIG. 3 is a schematic side view illustrating a method of measuring a linear expansion coefficient as an insulating substrate that is a composite material, and shows a state when the insulating substrate is installed in a measuring device. Details will be described below.
本発明の実施の形態1にかかる絶縁基板2は、図1に示すように、熱伝導性に優れたセラミックの基材5の両面に導体層6a、6b(まとめて導体層6)が形成されたものである。そして、本実施の形態1にかかる電力用半導体装置10は、上述した絶縁基板2の一方の面(回路面)の導体層6aに、接合層3によって電力用半導体素子1(の裏面電極)が接合され、電力用半導体素子1の表側の主電極に、接合層3によってリードフレーム4Bの一端部が接合されている。また、導体層6aの別の部分には、接合層3によってリードフレーム4Aの一端部が接合されている。また、電力用半導体素子1の表面側の図示しない制御用電極は、図示しないアルミワイヤボンドによって、外部と電気接続されている。
As shown in FIG. 1, the
そして、絶縁基板2の他方の面の導体層6bの面が露出した状態で、電力用半導体素子1を含む回路面全体を包むように、封止樹脂(封止体9)で封止されている。このとき、リードフレーム4Aと4B(まとめてリードフレーム4)の他端部は、封止体9から露出しており、電力用半導体素子1と外部回路との電気接続が可能となる。なお、以降、単に機械的な性質を述べる場合、あるいは複数の仕様のものをまとめて述べる場合、電力用半導体装置10を「モジュール」、電力用半導体素子1を「チップ」、絶縁基板2を「基板」と称することがある。
And it seals with sealing resin (sealing body 9) so that the whole circuit surface including
絶縁基板2は、図2に示すように、基材5には、外形25mm×15mm、厚さ0.32mmの窒化ケイ素(SN)板を使用し、両面の導体層6として、それぞれ22mm×12mm、厚さ1.0mmの無酸素銅(C1020)によるパターンが形成されている。基材5となるセラミック材としては、SN、窒化アルミ(AlN)、アルミナ、Zr含有アルミナを用いることができる。特に、熱伝導性の点からAlN、SNが好ましく、材料強度の点からSNがより好ましい。
As shown in FIG. 2, the
なお、導体層6aと6bは同じ厚みを有する必要はあるが、面積については必ずしも同一である必要はない。例えば、一方の導体層と他方の導体層の面積の比が1〜0.85の範囲に入るようであれば、厚み方向の仕様の違いによる反り等の発生を抑制することができる。なお、一般的には、チップが実装される側の導体層6aの面積を他方の導体層6bの面積よりも狭くすることが多く、例えば、導体層6aの面積を導体層6bの面積の85%以上、100%以下にするように調整される。導体層6の構成材としては、電気伝導、熱伝導性に優れた金属、例えば、アルミニウムおよびアルミニウム合金、銅および銅合金を用いることができる。特に、熱伝導、電気伝導の観点から銅を用いるのが好ましい。
The
電力用半導体素子1は、電力(パワー)を制御するための素子であり、パワー半導体素子とも称される。具体的には、例えば、MOSFET(Metal Oxide Semiconductor Field Effect Transistor)やIGBT(Insulated Gate Bipolar Transistor)等のスイッチング素子、あるいは還流ダイオードのような整流素子が用いられる。電力用半導体素子1には、本実施の形態1および以降の実施の形態においては、背景技術で説明したように、耐剥離性の克服が従来のシリコンと比べて重要となるワイドバンドギャップ半導体であるSiCを用いた例について示す。
The
なお、ワイドバンドギャップ半導体を構成する材料(半導体材料)としては、例えば、SiCの他、窒化ガリウム系材料またはダイヤモンドなどがある。ワイドバンドギャップ半導体を用いた場合、許容電流密度が高く、電力損失も低いため、装置の小型化が可能となる。なお、本実施の形態では条件が過酷になるワイドバンドギャップ半導体を例に示しているが、従来のシリコン半導体に対しても適用できることは言うまでもない。 In addition, as a material (semiconductor material) which comprises a wide band gap semiconductor, there exist a gallium nitride type material or diamond other than SiC, for example. When a wide band gap semiconductor is used, the allowable current density is high and the power loss is low, so that the device can be miniaturized. In this embodiment, a wide band gap semiconductor whose conditions are severe is shown as an example, but it goes without saying that the present invention can also be applied to a conventional silicon semiconductor.
電力用半導体素子1には、チップ厚が0.3mmのものを使用したが、とくに制約はない。しかし、0.1〜0.4mmの範囲に調整することが好ましい。チップ厚を0.1mmより薄くするためには、非常に硬いSiCウエハを研削するため、時間と費用が余分にかかる。一方、0.4mmより厚い場合は、チップの放熱性の低下やモジュールの縦方向が厚くなるという弊害がある。つまり、チップ厚は、製造上、あるいは製品としての放熱性等への影響を考慮して選定したが、耐温度サイクル性を考慮したものではなく、後述するように絶縁基板2の構成を最適化することで信頼性を向上させることができる。
A
チップと絶縁基板2(厳密には導体層6)とを接合する接合層3には、はんだを用いる例を示すが、はんだに限ることなく、焼結銀なども適用可能である。焼結銀は熱伝導性がはんだより良好なため、チップの放熱性が向上して信頼性が向上する。また、すべての接合層3を同じ接合材で形成する必要はなく、適宜変更可能であるのは言うまでもない。
Although an example in which solder is used is shown for the
リードフレーム4は、例えば、厚み0.5mmの銅リードフレームで、エッチング、金型打ち抜きで所定の形状に加工する。 The lead frame 4 is a copper lead frame having a thickness of 0.5 mm, for example, and is processed into a predetermined shape by etching and die punching.
つぎに、本実施の形態1にかかる絶縁基板2の線膨張係数を最適化するため、基材5と導体層6の外形は、上述した値で一定とし、基材5の厚みt5と導体層6の厚みt6(片面分)構成をパラメータとして、様々なサンプル(例)を試作した。そして、絶縁基板2単体の線膨張係数を測定するとともに、モジュールに組み込んで温度サイクル試験を実施し、耐温度サイクル性として、剥離の有無の評価を行った。
Next, in order to optimize the linear expansion coefficient of the insulating
絶縁基板2の線膨張係数は、熱機械分析装置TMA7100(日立ハイテクサイエス社製)を用いて測定した。なお、基板の平面方向における線膨張係数を測定するため、線膨張係数測定用のサンプルでは、両端に導体層6が存在するように、基板の両端を切断し、外形を20mm×10mmにしている。そして、図3に示すように、切断した両端の一方を分析装置の基準面Fbに、他方を端子の端面Fpに接触させ、温度が30℃〜175℃における基準面Fbと端面Fp間の距離L2の変化から、線膨張係数を算出した。
The linear expansion coefficient of the insulating
一方、耐温度サイクル性評価用の基板は、図2で説明した外形のものを使用し、図1で説明したように、チップおよびリードフレーム4を所定の位置にはんだ接合する。このようにして形成された回路部材に対し、チップおよび基板に接合されたリードフレーム4を用いてモールド金型に位置決めしてセットする。そして、トランスファモールド装置により、シリカ粒子が充填されたエポキシ樹脂/フェノール樹脂硬化剤系の封止樹脂(線膨張係数:12ppm/K)で、180℃−3分間の条件でモールド成形した。その後、封止樹脂を175℃―6時間硬化させて評価用モジュールを作製した。 On the other hand, the substrate for temperature cycle resistance evaluation is the one having the outer shape described in FIG. 2, and the chip and the lead frame 4 are soldered at predetermined positions as described in FIG. The circuit member thus formed is positioned and set in a mold using the lead frame 4 bonded to the chip and the substrate. And it mold-molded on condition of 180 degreeC-3 minutes with the sealing resin (linear expansion coefficient: 12 ppm / K) of the epoxy resin / phenol resin hardening | curing agent type | system | group filled with the silica particle with the transfer mold apparatus. Thereafter, the sealing resin was cured at 175 ° C. for 6 hours to produce an evaluation module.
評価用モジュールの封止樹脂(封止体9)と基板(絶縁基板2)との界面、封止樹脂とチップ(電力用半導体素子1)との界面での剥離の有無は、超音波映像装置FineSAT(日立エンジニアリングアンドサービス社製)で行った。剥離観察は、初期と温度サイクル試験(−40〜175℃:各30分)500サイクル後に行った。 The presence or absence of peeling at the interface between the sealing resin (sealing body 9) and the substrate (insulating substrate 2) of the evaluation module and the interface between the sealing resin and the chip (power semiconductor element 1) is determined by an ultrasonic imaging device. Performed with FineSAT (manufactured by Hitachi Engineering & Service). The peeling observation was performed after 500 cycles of the initial stage and the temperature cycle test (-40 to 175 ° C .: 30 minutes each).
上述した厚み構成をパラメータとした各試験サンプル(例)の仕様と測定結果、および評価結果を表1に示す。表中、例5が、実施の形態1にかかる電力用半導体装置10として用いた絶縁基板2の仕様である。例1〜例12は、基板の仕様が異なるだけで、他の部分については、同様の仕様(部材構成、製造方法)でモジュール化したものである。線膨張係数は、30℃から175℃の間の平均値を示し、温度サイクル剥離判定の結果では、温度サイクル後に剥離が観察されない場合を「○」、剥離が観察された場合を「×」で示している。
Table 1 shows the specifications, measurement results, and evaluation results of each test sample (example) using the above-described thickness configuration as a parameter. In the table, Example 5 is the specification of the insulating
表1に示すように、導体層の厚みt6が厚くなると封止樹脂とチップとの界面で剥離が生じやすくなり、厚みt6が薄くなると封止樹脂と基板との界面で剥離が生じやすくなり、導体層6の厚みt6には最適領域があることがわかる。これは、基材5を構成するSN板の線膨張係数が3ppm/K、導体層6を構成する銅の線膨張係数が16ppm/Kと異なるため、線膨張係数の測定結果が示すように、その厚さの比率により、基板の見かけの線膨張係数が変動する。そのため、導体層6の厚みt6と基材5の厚みt5の比率を適正化して、基板の線膨張係数を最適化すると、封止樹脂と基板との界面、および封止樹脂とチップとの界面の双方で、剥離を防止することが可能となる。
As shown in Table 1, when the thickness t6 of the conductor layer is increased, peeling tends to occur at the interface between the sealing resin and the chip, and when the thickness t6 is decreased, peeling is likely to occur at the interface between the sealing resin and the substrate. It can be seen that there is an optimum region for the thickness t6 of the
表1の結果から、基材5の厚みt5が0.32mm、0.25mmと異なっていても、基板の線膨張係数が8ppm/K以上、11ppm/K以下の範囲であれば、剥離を防止できることがわかる。なお、表1に示す以外の厚みt5を有する基材5を用いて同様の評価を行ったところ、同様の結果が得られた。つまり、基材5にどのような厚みt5のSN板を用いても、基板の線膨張係数が8ppm/K以上、11ppm/K以下の範囲に入るように調整すれば、剥離を防止できることがわかった。
From the results of Table 1, even if the thickness t5 of the
さらには、両面に同じ厚みと材質の導体層6が形成されていれば、導体層6および基材5に、表1の評価に用いた材料と異なる材質(線膨張係数、弾性率)を有する材料を使用しても、同様の結果を得ることができた。つまり、どのような材料の組合せでも、基板の線膨張係数が8〜11ppm/Kの範囲に入るように、厚み構成を調整すれば、封止樹脂と基板との界面、および封止樹脂とチップとの界面の双方で、剥離を防止できることがわかった。
Furthermore, if the
一方、SN板を用いた基材5の厚みt5と銅を用いた導体層6の厚みt6の関係について検討したところ、t6とt5の比を式(1)に示すように、2.19〜3.44の範囲に入るように調整すれば、上述した線膨張係数を得られることがわかった。
2.19 ≦ t6/t5 ≦ 3.44 ・・・(1)
また、式(1)の関係は、本実施の形態で示した無酸素銅(C1020)に限らず、一般的な配線部材として用いられる銅材であれば、成立することがわかった。
On the other hand, when the relationship between the thickness t5 of the
2.19 ≤ t6 / t5 ≤ 3.44 (1)
Moreover, it turned out that the relationship of Formula (1) will be materialized if it is not only oxygen-free copper (C1020) shown in this Embodiment but the copper material used as a general wiring member.
つまり、式(1)に示す関係が、基材5にSN板を、導体層6に銅材を用いたときの、上述した線膨張係数を得るための実効的な指標となる。ただし、上述した関係を維持するためには、基材5の厚みt5が厚くなると、導体層6の厚みt6も厚くなる。その結果、基板トータルの厚さが厚くなるので、熱抵抗が増大し、加工性も低下する。一方、基材5の厚みt5を薄くすると、絶縁耐圧が低下し、また基板の強度が低下して、基板を製造する際、あるいはモジュール組立時に基板が割れ、製造歩留まりが低下する。これらの観点から、基材5の厚みt5は、0.2mm以上、0.4mm以下の範囲に調整することが望ましい。
That is, the relationship shown in Formula (1) is an effective index for obtaining the above-described linear expansion coefficient when an SN plate is used for the
次に、基板中の導体層6の基材5に対する被覆率の影響について評価を行った。評価用サンプルとしては、基材5の寸法(厚さ0.32mm、外形25×15)、および導体層6の厚みを一定とし、導体層6の外形(被覆率)が異なるものを作成した。被覆率は、導体層6の面積(片側)を基材5の面積で割った値で定義している。例えば、基材5の外形が25×15に対し、導体層6の外形が22×12の場合、70%(0.704:(22×12=264mm2)/(25×15=375mm2))となる。なお、基材5はSN板、導体層6は上述した無酸素銅で形成している。
Next, the influence of the coverage on the
作成した被覆率の異なる基板に対し、厚み構成をパラメータとした試験と同様にモジュールを作成し、温度サイクル試験を行って剥離の有無を評価した。なお、被覆率をパラメータとする試験では、被覆率の影響を最も受けると考えられる基材5の端部での封止樹脂の剥離の有無を判断基準とした。上述した被覆率をパラメータとした各試験サンプル(例)の仕様、および評価結果を表2に示す。表中、例15が、実施の形態1にかかる電力用半導体装置10として用いた絶縁基板2の仕様である。
For the prepared substrates with different coverage ratios, modules were prepared in the same manner as the test using the thickness configuration as a parameter, and a temperature cycle test was performed to evaluate the presence or absence of peeling. In the test using the coverage as a parameter, whether or not the sealing resin was peeled off at the end portion of the
表2に示すように、導体層6の被覆率が低下すると、基材5の端部で、封止樹脂と基板との界面で剥離が生じやすくなることがわかる。基材5の端部において封止樹脂との界面で剥離が発生すると、基材5の表裏の導体層6a−6b間で、放電や短絡が発生し、絶縁特性が低下して信頼性が低下するため、この評価項目も重要である。
As shown in Table 2, it can be seen that when the coverage of the
導体層6と基材5とが接合した基板部分は、見かけの線膨張係数が大きくなり、封止樹脂との線膨張係数との差が小さくなり、温度サイクルでの熱応力が低下して剥離が防止可能となる。しかし、導体層6の被覆率が低くなると、基材5の端部は、導体層6による熱膨張への影響が減少して、SN板単体とほぼ同様の熱膨張挙動を示す。更に、基材5の端部は基板の最外周部であるため、熱応力が集中する場所であり、剥離が発生しやすい。そのため、導体層6の被覆率が低くなると、基材5の端部で封止樹脂との線膨張係数との差が大きくなり、温度サイクルでの熱応力が増加して剥離が発生する。
The substrate portion where the
しかしながら、本試験で明らかなように、導体層の被覆率を62%以上に設定すれば、基材5の端部と封止樹脂との界面での剥離を防止できることがわかった。なお、本試験においては、基材5の両側の導体層6a、6bが同じ外形(被覆率)を有するものを使用したが、上述したように、一般的には回路面側(導体層6a)の方が、放熱面側(導体層6b)よりも被覆率が低くなるように設定されることがある。このように、導体層6aと6bの被覆率が異なる場合、両導体層6a、6bの平均の被覆率が62%以上になるように構成すれば、基材5の端部と封止樹脂との界面での剥離を防止することができる。
However, as is clear from this test, it has been found that if the coverage of the conductor layer is set to 62% or more, peeling at the interface between the end of the
なお、本実施の形態1において、封止体9を構成する封止樹脂には、マトリクス樹脂であるエポキシ樹脂/フェノール樹脂硬化剤系の樹脂に、フィラーとしてシリカ粒子が充填されたものを用いた例を示した。封止樹脂において、充填されるシリカ粒子の含有率は、モジュールに用いられる部材の線膨張係数などを考慮して最適な量が選定される。例えば、線膨張係数が上述した8〜11pp/Kの絶縁基板2を用いた場合、封止樹脂の線膨張係数が8〜13ppm/Kになるように、マトリクス樹脂へのフィラーの充填量が設定される。このようにすることにより、熱応力が小さく、反りのない電力用半導体装置10を得ることができる。なお、封止樹脂の線膨張係数が10〜13ppm/Kの範囲内であれば、さらに耐剥離性が向上する。
In the first embodiment, as the sealing resin constituting the sealing body 9, an epoxy resin / phenolic resin curing agent resin, which is a matrix resin, filled with silica particles as a filler is used. An example is shown. In the sealing resin, an optimal amount of the silica particles to be filled is selected in consideration of a linear expansion coefficient of a member used for the module. For example, when the insulating
以上のように、本発明の実施の形態1にかかる絶縁基板2によれば、セラミックの基材5の両面に導体層6が形成され、両面の導体層6のうちの一方(例えば、導体層6a)に電力用半導体素子1が接合される絶縁基板2であって、平面方向の見かけの線膨張係数が8ppm/K以上、11ppm/K以下に調整されているように構成したので、チップと封止樹脂、および基板と封止樹脂との界面に発生する熱応力が低減され、チップと封止樹脂との界面、および基板と封止樹脂との界面での剥離やクラックが防止でき、高温に対応する信頼性の高い電力用半導体装置10を得ることができる。
As described above, according to the insulating
あるいは、本発明の実施の形態1にかかる絶縁基板2によれば、セラミックの基材5の両面に導体層6が形成され、両面の導体層6のうちの一方(例えば、導体層6a)に電力用半導体素子1が接合される絶縁基板2であって、基材5は第一厚み(厚み5t)を有する窒化ケイ素板であり、両面の導体層6はそれぞれ第二厚み(厚み6t)を有する銅材であり、第二厚みを第一厚みで除した値(6t/5t)が2.19以上、3.44以下であるように構成したので、チップと封止樹脂、および基板と封止樹脂との界面に発生する熱応力が低減され、チップと封止樹脂との界面、および基板と封止樹脂との界面での剥離やクラックが防止でき、高温に対応する信頼性の高い電力用半導体装置10を得ることができる。
Or according to the
両面の導体層6のそれぞれ(6a、6b)が基材5を覆う被覆率の平均値が、62%以上であるように構成すれば、基材5の端部と封止樹脂との界面での剥離を防止できる。
If each of the conductor layers 6 on both sides (6a, 6b) is configured such that the average coverage of covering the
また、本実施の形態1にかかる電力用半導体装置10によれば、上述した絶縁基板2と、絶縁基板2の一方の面(導体層6a)に接合された電力用半導体素子1と、電力用半導体素子1を含む回路部材を封止する封止体9と、を備えたので、チップと封止樹脂との界面、および基板と封止樹脂との界面での剥離やクラックが防止でき、高温に対応する信頼性の高い電力用半導体装置10を得ることができる。
Further, according to the
実施の形態2.
上記実施の形態1にかかる絶縁基板、およびそれを用いた電力用半導体装置では、基材の両面に単層の導体層が形成される例について説明した。本実施の形態2にかかる絶縁基板は、2層構成の導体層を用いるようにしたものである。図4は、本発明の実施の形態2にかかる絶縁基板の構成を説明するための断面模式図である。図中、実施の形態1と同様のものには同じ符号を付し、詳細な説明は省略する。なお、絶縁基板以外の部材については実施の形態1と同様であり、本実施の形態2にかかる電力用半導体装置、あるいは、線膨張係数の測定方法については、図1〜3を援用し、重複する説明は省略する。
In the insulating substrate according to the first embodiment and the power semiconductor device using the same, an example in which a single conductor layer is formed on both surfaces of a base material has been described. The insulating substrate according to the second embodiment uses a two-layered conductor layer. FIG. 4 is a schematic cross-sectional view for explaining the configuration of the insulating substrate according to the second embodiment of the present invention. In the figure, the same components as those in the first embodiment are denoted by the same reference numerals and detailed description thereof is omitted. The members other than the insulating substrate are the same as those in the first embodiment, and the power semiconductor device according to the second embodiment or the method for measuring the linear expansion coefficient is duplicated with the aid of FIGS. The description to be omitted is omitted.
本発明の実施の形態2にかかる絶縁基板2は、図4に示すように、基材5の両面に形成された導体層6a、6bのそれぞれが、銅製の銅パターン61a、61b(まとめて銅パターン61)と、基材5と銅パターン61との間に介在するアルミニウム製の緩衝層62a、62b(まとめて緩衝層62)によって構成された2層構造になっている。セラミック(SN板)の基材5と銅パターン61との間に介在する緩衝層62は、銅よりも弾性率が低い(柔らかい)ので、応力緩和効果を発揮する。そのため、緩衝層62を設けることで、温度サイクルにおける基材5と銅パターン61間の応力を緩和し、基材5からの銅パターン61の剥離を防止することができ、信頼性が向上する。
As shown in FIG. 4, in the insulating
次に、実施の形態1で示したように、銅パターン61の厚みの性能への影響について評価を行った。評価用サンプルとしては、基材5の寸法(厚さ0.32mm、外形25×15)、導体層6については、外形(銅パターン61と緩衝層62は同一:21×11)と緩衝層62の厚みt62(0.5mm)を一定とし、銅パターン61の厚みt61が異なるものを作成した。そして、実施の形態1における厚み構成をパラメータとした試験と同様に、線膨張係数測定用のサンプルと温度サイクルにおける耐剥離性試験用のモジュールを作製した。
Next, as shown in
上述した、緩衝層62が形成された基板における、銅パターン61の厚みt61をパラメータとした各試験サンプル(例)の仕様と測定結果、および評価結果を表3に示す。 Table 3 shows the specifications, measurement results, and evaluation results of each test sample (example) using the thickness t61 of the copper pattern 61 as a parameter on the substrate on which the buffer layer 62 is formed.
表3に示すように、銅パターン61と基材5との間に緩衝層62を介在させた場合でも、基板の線膨張係数が8〜11ppm/K以下の範囲であれば、剥離を防止できることがわかる。なお、表3では、基材5の厚みt5が0.32mm、緩衝層62の厚みt62が0.5mmの場合を示したが、それ以外の厚み構成でも、基材としての線膨張係数を上述した範囲内に調整できれば、同様の効果が得られる。
As shown in Table 3, even when the buffer layer 62 is interposed between the copper pattern 61 and the
なお、緩衝層62の厚みt62をパラメータとして試験したところ、緩衝層62の厚みt62を薄くすると、基材5と銅パターン62間の応力緩和効果が低下し、厚みt62を0.2mm以上にすることが好ましい。一方、緩衝層62の厚みt62を厚くした場合、上述した範囲の線膨張係数を得るために必要な銅パターン61の厚みt61が増大することが分かった。つまり、緩衝層62の厚みt62を厚くすると、銅パターン62も厚くする必要が生じて、熱抵抗が大きくなり、また、加工性も低下する。これらの観点から、緩衝層62の厚みt62は、0.2mm以上、0.8mm以下の範囲に収めることが好ましいことがわかった。
When the thickness t62 of the buffer layer 62 was tested as a parameter, when the thickness t62 of the buffer layer 62 was reduced, the stress relaxation effect between the
なお、緩衝層62を設けた導体層6であっても、基材に対する被覆率を62%以上にすることで、基材5の端部と封止樹脂との界面での剥離を防止することができる。
In addition, even if it is the
以上のように、本実施の形態2にかかる絶縁基板2によれば、両面の導体層6のそれぞれは、第一部材(銅)で形成された第一層(銅パターン61)と、第一層(銅パターン61)と基材5との間に介在し、第一部材(銅)よりも弾性率が低い第二部材(Al)によって形成された第二層(緩衝層62)とで構成されているので、温度サイクルにおける基材5と銅パターン61間の応力を緩和し、基材5からの銅パターン61の剥離を防止することができ、信頼性が向上する。
As described above, according to the insulating
また、本実施の形態2にかかる電力用半導体装置10によれば、緩衝層62を有する導体層6が形成された絶縁基板2と、絶縁基板2の一方の面(導体層6a)に接合された電力用半導体素子1と、電力用半導体素子1を含む回路部材を封止する封止体9と、を備えたので、チップと封止樹脂との界面、および基板と封止樹脂との界面での剥離やクラックが防止でき、高温に対応する信頼性の高い電力用半導体装置10を得ることができる。
Further, according to the
実施の形態3.
上記実施の形態1あるいは2では、トランスファモールド成型のように成形金型による成形で封止体を形成し、封止体がモジュールの筐体を兼ねるように構成していた。しかし、本実施の形態3にかかる電力用半導体装置では、筐体となるケースを別途製造し、ケース内に硬化前の液状の樹脂材料を注入し、封止体を形成するようにしたものである。絶縁基板については、実施の形態1あるいは2で説明したものを用いている。図5は、本発明の実施の形態3にかかる電力用半導体装置の構成を説明するための断面模式図である。図中、実施の形態1または2と同様のものには同じ符号を付し、詳細な説明は省略する。
In the first or second embodiment, the sealing body is formed by molding using a molding die, such as transfer molding, and the sealing body also serves as a module housing. However, in the power semiconductor device according to the third embodiment, a case serving as a housing is separately manufactured, and a liquid resin material before curing is injected into the case to form a sealing body. is there. As the insulating substrate, the one described in the first or second embodiment is used. FIG. 5 is a schematic cross-sectional view for explaining the configuration of the power semiconductor device according to the third embodiment of the present invention. In the figure, the same components as those in the first or second embodiment are denoted by the same reference numerals, and detailed description thereof is omitted.
本発明の実施の形態3にかかる電力用半導体装置10は、図5に示すように、絶縁基板2にケース8をシリコーンゴム系の接着剤(図示せず)で接合して、回路部材を内包する容器を形成し、その内部に液状の樹脂材料を注入して封止したものである。モールド金型を使用せずに樹脂封止するため、リードフレーム4を上出しにすることが可能となり、モジュール幅を狭くすることができるので、電力用半導体装置10の小型化が可能となる。
As shown in FIG. 5, the
液状の樹脂材料は、シリカ粒子が充填された2液タイプのエポキシ樹脂/酸無水物硬化剤系の液状封止樹脂(線膨張係数:13ppm/K)を用い、減圧注入装置を用いた。具体的には、減圧脱泡した2液をミキサーで混合し、減圧チャンバー内でケース8(と基板とで形成した空間)内に所定量の液状封止樹脂を注入して封止を行った(封止体9を形成した)。その後、100℃−1hr、さらに150℃−2hrの条件で封止樹脂を硬化させ、電力用半導体装置10を作製した。
As the liquid resin material, a two-pack type epoxy resin / acid anhydride curing agent type liquid sealing resin (linear expansion coefficient: 13 ppm / K) filled with silica particles was used, and a vacuum injection device was used. Specifically, the two liquids degassed under reduced pressure were mixed with a mixer, and sealing was performed by injecting a predetermined amount of liquid sealing resin into the case 8 (the space formed by the substrate) in the vacuum chamber. (The sealing body 9 was formed). Thereafter, the sealing resin was cured under conditions of 100 ° C.-1 hr, and further 150 ° C.-2 hr, and the
このような封止体9を用いてモジュールを形成した際の耐温度サイクル性を評価するため、実施の形態1における厚み構成をパラメータとした評価試験を行った。その際の仕様、および評価結果を表4に示す。 In order to evaluate the temperature cycle resistance when a module was formed using such a sealing body 9, an evaluation test was performed using the thickness configuration in the first embodiment as a parameter. Table 4 shows the specifications and evaluation results.
表4に示すように、導体層6の厚みt6と基材5の厚みt5の比(t6/t5)、および基板の線膨張係数に対する温度サイクル剥離判定結果は、実施の形態1と同様の結果が得られた。つまり、液状の封止樹脂を用いた封止体9でモジュールを形成しても、基板の線膨張係数を8〜11ppm/Kの範囲に調整することにより、封止樹脂とチップとの界面、および封止樹脂と基板との面の双方で、剥離を防止でき、耐熱性や信頼性の高い電力用半導体装置10を得ることができる。あるいは、基材5にSN板、導体層6に銅を用いた場合、基材5と導体層6(片面あたり)の厚み比(t6/t5)を2.19〜3.44の範囲に調整することにより、封止樹脂とチップとの界面、および封止樹脂と基板との面の双方で、剥離を防止でき、耐熱性や信頼性の高い電力用半導体装置10を得ることができる。
As shown in Table 4, the ratio of the thickness t6 of the
なお、液状の封止樹脂を注入して封止体9を形成した場合でも、基材に対する被覆率を62%以上にすることで、基材5の端部と封止樹脂との界面での剥離を防止することができる。
Even when the sealing body 9 is formed by injecting a liquid sealing resin, by setting the coverage to the base material to 62% or more, at the interface between the end portion of the
また、封止樹脂の線膨張係数を8〜13ppm/Kの範囲内にフィラーの充填量を調整すれば、熱応力が小さく、反りのない電力用半導体装置10を得ることができる。さらに、封止樹脂の線膨張係数が10〜13ppm/Kの範囲内であれば、耐剥離性がさらに向上する。
Moreover, if the filling amount of the filler is adjusted so that the linear expansion coefficient of the sealing resin is within the range of 8 to 13 ppm / K, the
以上のように、本実施の形態3にかかる電力用半導体装置10によれば、モジュールの外枠となるケース8を備え、封止体9は、硬化前の液状の樹脂をケース8の中に注入することによって形成されたものであっても、絶縁基板2の仕様を調整していれば、上記実施の形態1あるいは2と同様に、封止樹脂とチップとの界面、および封止樹脂と基板との面の双方で、剥離を防止でき、耐熱性や信頼性の高い電力用半導体装置10を得ることができる。
As described above, according to the
なお、上記実施の形態1〜3においては、電力用半導体素子1にワイドバンドギャップ半導体材料であるSiCを適用することを想定しているが、一般的に用いられているシリコンを使用してもよいことは言うまでもない。しかし、バンドギャップが大きい、いわゆるワイドギャップ半導体を形成できる炭化ケイ素や、窒化ガリウム系材料又はダイヤモンド又は酸化ガリウム系材料を用いた時の方が、高耐電圧、耐高温動作を要求されるため、本発明の効果が顕著に顕れる。とくに、SiCチップは封止樹脂との接着性が低いので、より一層、本発明の効果を発揮できる。つまり、本発明による効果を発揮することで、ワイドバンドギャップ半導体の特性を活かすことができるようになる。
In the first to third embodiments, it is assumed that SiC, which is a wide bandgap semiconductor material, is applied to the
1:電力用半導体素子、 2:絶縁基板、 3:接合層、 4:リードフレーム、 5:基材、 6:導体層、 8:ケース、 9:封止体、 10:電力用半導体装置、 61:銅パターン(第一層)、 62:緩衝層(第二層)、
t5:基材の厚み(第一厚み)、 t6:導体層(のそれぞれ)の厚み(第二厚み)。
1: power semiconductor element, 2: insulating substrate, 3: bonding layer, 4: lead frame, 5: base material, 6: conductor layer, 8: case, 9: sealing body, 10: power semiconductor device, 61 : Copper pattern (first layer), 62: Buffer layer (second layer),
t5: thickness of substrate (first thickness), t6: thickness of conductor layer (each) (second thickness).
Claims (9)
平面方向の見かけの線膨張係数が8ppm/K以上、11ppm/K以下に調整されていることを特徴とする絶縁基板。 A conductive layer is formed on both surfaces of a ceramic base material, and an insulating substrate to which a power semiconductor element is bonded to one of the conductive layers on both surfaces,
An insulating substrate, wherein an apparent linear expansion coefficient in a planar direction is adjusted to 8 ppm / K or more and 11 ppm / K or less.
前記基材は第一厚みを有する窒化ケイ素板であり、
前記両面の導体層はそれぞれ第二厚みを有する銅材であり、
前記第二厚みを前記第一厚みで除した値が2.19以上、3.44以下であることを特徴とする絶縁基板。 A conductive layer is formed on both surfaces of a ceramic base material, and an insulating substrate to which a power semiconductor element is bonded to one of the conductive layers on both surfaces,
The substrate is a silicon nitride plate having a first thickness;
Each of the conductive layers on both sides is a copper material having a second thickness,
A value obtained by dividing the second thickness by the first thickness is 2.19 or more and 3.44 or less.
前記絶縁基板の一方の面に接合された電力用半導体素子と、
前記電力用半導体素子を含む回路部材を封止する封止体と、
を備えたことを特徴とする電力用半導体装置。 An insulating substrate according to any one of claims 1 to 5,
A power semiconductor element bonded to one surface of the insulating substrate;
A sealing body for sealing a circuit member including the power semiconductor element;
A power semiconductor device comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014045893A JP2015170785A (en) | 2014-03-10 | 2014-03-10 | Insulation substrate and electric power semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014045893A JP2015170785A (en) | 2014-03-10 | 2014-03-10 | Insulation substrate and electric power semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015170785A true JP2015170785A (en) | 2015-09-28 |
Family
ID=54203236
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014045893A Pending JP2015170785A (en) | 2014-03-10 | 2014-03-10 | Insulation substrate and electric power semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2015170785A (en) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2017183222A1 (en) * | 2016-04-21 | 2017-10-26 | 三菱電機株式会社 | Semiconductor device and method for manufacturing same |
JP2018133521A (en) * | 2017-02-17 | 2018-08-23 | 三菱電機株式会社 | Power semiconductor device, power conversion device, and method of manufacturing power semiconductor device |
CN108735692A (en) * | 2017-04-14 | 2018-11-02 | 富士电机株式会社 | Semiconductor device |
JPWO2019026836A1 (en) * | 2017-08-04 | 2020-07-16 | デンカ株式会社 | Power module |
JP2020178076A (en) * | 2019-04-19 | 2020-10-29 | 三菱電機株式会社 | Semiconductor module |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000119071A (en) * | 1998-10-14 | 2000-04-25 | Fuji Electric Co Ltd | Ceramic substrate for semiconductor device |
JP2003078086A (en) * | 2001-09-04 | 2003-03-14 | Kubota Corp | Lamination structure of semiconductor module substrate |
JP2006228969A (en) * | 2005-02-17 | 2006-08-31 | Hitachi Metals Ltd | Ceramics circuit board and semiconductor module using it |
JP2008041851A (en) * | 2006-08-04 | 2008-02-21 | Hitachi Ltd | Power semiconductor device |
JP2008124416A (en) * | 2006-03-31 | 2008-05-29 | Hitachi Metals Ltd | Ceramics circuit board and semiconductor module using this |
JP2010283169A (en) * | 2009-06-04 | 2010-12-16 | Honda Motor Co Ltd | Method of manufacturing semiconductor device |
WO2011096542A1 (en) * | 2010-02-05 | 2011-08-11 | 三菱マテリアル株式会社 | Substrate for power module, and power module |
JP2011253950A (en) * | 2010-06-02 | 2011-12-15 | Mitsubishi Electric Corp | Power semiconductor device |
JP2012138541A (en) * | 2010-12-28 | 2012-07-19 | Hitachi Ltd | Circuit board for semiconductor module |
JP2012256746A (en) * | 2011-06-09 | 2012-12-27 | Mitsubishi Electric Corp | Semiconductor device |
-
2014
- 2014-03-10 JP JP2014045893A patent/JP2015170785A/en active Pending
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000119071A (en) * | 1998-10-14 | 2000-04-25 | Fuji Electric Co Ltd | Ceramic substrate for semiconductor device |
JP2003078086A (en) * | 2001-09-04 | 2003-03-14 | Kubota Corp | Lamination structure of semiconductor module substrate |
JP2006228969A (en) * | 2005-02-17 | 2006-08-31 | Hitachi Metals Ltd | Ceramics circuit board and semiconductor module using it |
JP2008124416A (en) * | 2006-03-31 | 2008-05-29 | Hitachi Metals Ltd | Ceramics circuit board and semiconductor module using this |
JP2008041851A (en) * | 2006-08-04 | 2008-02-21 | Hitachi Ltd | Power semiconductor device |
JP2010283169A (en) * | 2009-06-04 | 2010-12-16 | Honda Motor Co Ltd | Method of manufacturing semiconductor device |
WO2011096542A1 (en) * | 2010-02-05 | 2011-08-11 | 三菱マテリアル株式会社 | Substrate for power module, and power module |
JP2011253950A (en) * | 2010-06-02 | 2011-12-15 | Mitsubishi Electric Corp | Power semiconductor device |
JP2012138541A (en) * | 2010-12-28 | 2012-07-19 | Hitachi Ltd | Circuit board for semiconductor module |
JP2012256746A (en) * | 2011-06-09 | 2012-12-27 | Mitsubishi Electric Corp | Semiconductor device |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2017183222A1 (en) * | 2016-04-21 | 2017-10-26 | 三菱電機株式会社 | Semiconductor device and method for manufacturing same |
JPWO2017183222A1 (en) * | 2016-04-21 | 2018-08-09 | 三菱電機株式会社 | Semiconductor device and manufacturing method thereof |
CN109075159A (en) * | 2016-04-21 | 2018-12-21 | 三菱电机株式会社 | Semiconductor device and its manufacturing method |
US10707146B2 (en) | 2016-04-21 | 2020-07-07 | Mitsubishi Electric Corporation | Semiconductor device and method for manufacturing same, for releaved stress and high heat conductivity |
JP2018133521A (en) * | 2017-02-17 | 2018-08-23 | 三菱電機株式会社 | Power semiconductor device, power conversion device, and method of manufacturing power semiconductor device |
CN108735692A (en) * | 2017-04-14 | 2018-11-02 | 富士电机株式会社 | Semiconductor device |
CN108735692B (en) * | 2017-04-14 | 2023-08-29 | 富士电机株式会社 | Semiconductor device with a semiconductor device having a plurality of semiconductor chips |
JPWO2019026836A1 (en) * | 2017-08-04 | 2020-07-16 | デンカ株式会社 | Power module |
JP7144419B2 (en) | 2017-08-04 | 2022-09-29 | デンカ株式会社 | power module |
JP2020178076A (en) * | 2019-04-19 | 2020-10-29 | 三菱電機株式会社 | Semiconductor module |
JP7156155B2 (en) | 2019-04-19 | 2022-10-19 | 三菱電機株式会社 | semiconductor module |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9171773B2 (en) | Semiconductor device | |
JP5847165B2 (en) | Semiconductor device | |
WO2013111276A1 (en) | Power semiconductor device | |
JP6041795B2 (en) | Semiconductor device | |
US10727145B2 (en) | Semiconducter device with filler to suppress generation of air bubbles and electric power converter | |
US9754855B2 (en) | Semiconductor module having an embedded metal heat dissipation plate | |
JP2018093244A (en) | Semiconductor device for electric power | |
EP1009026A2 (en) | Power semiconductor module | |
US10163752B2 (en) | Semiconductor device | |
JP6057926B2 (en) | Semiconductor device | |
JP2012204366A (en) | Semiconductor device | |
JP2015170785A (en) | Insulation substrate and electric power semiconductor device | |
US9466542B2 (en) | Semiconductor device | |
JP6057927B2 (en) | Semiconductor device | |
CN108604589B (en) | Semiconductor device and method for manufacturing the same | |
JP2016018866A (en) | Power module | |
JP2015198227A (en) | semiconductor device | |
JP2009252838A (en) | Semiconductor device | |
US9443784B2 (en) | Semiconductor module including plate-shaped insulating members having different thickness | |
JP2012015222A (en) | Semiconductor device | |
US20130112993A1 (en) | Semiconductor device and wiring substrate | |
JP2012156450A (en) | Semiconductor device and method of manufacturing semiconductor device | |
JPWO2014141346A1 (en) | Semiconductor device | |
JP6303776B2 (en) | Semiconductor device | |
EP3958305A1 (en) | Power semiconductor module arrangement and method for producing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160108 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20161115 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161122 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20171128 |