JPH07121145A

JPH07121145A - 画像処理方法とその装置

Info

Publication number: JPH07121145A
Application number: JP5269086A
Authority: JP
Inventors: Katsuhiko Nagasaki; 克彦長崎; Kazuhiro Matsubayashi; 一弘松林; Shigeki Mori; 重樹森; Kazutoshi Shimada; 和俊島田; Eisaku Tatsumi; 栄作巽; Shinichi Sunakawa; 伸一砂川; Takashi Harada; 隆史原田
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1993-10-27
Filing date: 1993-10-27
Publication date: 1995-05-12
Anticipated expiration: 2015-06-05
Also published as: JP3048807B2

Abstract

(57)【要約】【目的】元の表示画像データに対し異なる画像を高速
かつ容易に、また少容量記憶メモリで、複数の表示デバ
イスに表示させる画像処理方法とその装置を提供する。【構成】メインＶＲＡＭ１１４は、ＣＲＴ１１２やＬ
ＣＤ１１３へ表示させるデータを格納する。ＣＰＵ１０
１はメインＶＲＡＭ１１４の画像データを複数プレーン
を備えるＶＲＡＭ１０５へ転送する。ＶＲＡＭ１０５の
画像データを表示データ変換回路Ａ１０７と表示データ
変換回路Ｂ１０９へ転送し、接続されている各表示デバ
イスの表示データへ変換する。その表示データはマスク
演算回路１１０に送られ、マスク演算処理され、ＤＡＣ
１１１に転送され、アナログ表示データに変換される。
その各ＣＲＴ用アナログ表示データは、ＣＲＴ１１２へ
転送され、表示制御信号生成回路Ａ１０６から出力され
る水平同期信号、垂直同期信号に同期して、ＣＲＴ１１
２に表示される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は複数の画像出力デバイス
を有する画像処理方法とその装置に関する。

【０００２】

【従来技術】従来の、複数の出力デバイスを同時に使用
し、かつ各出力デバイスに異なった画面を出力する画像
出力装置を図９を参照して説明する。ＣＰＵ９０１は、
表示装置全体を制御する。メインＶＲＡＭ９０９は、画
像データの格納メモリであり、ＣＰＵ９０１によってア
クセスされる。

【０００３】表示コントローラＡ９０２は、ＣＲＴ９０
７に対するＣＲＴ用制御信号を与え、画像データの表示
を制御する。ＣＲＴ用ＶＲＡＭ９０４は、ＣＲＴに表示
させる表示データを格納するメモリである。ＤＡＣ９０
６は、表示コントローラＡ９０２から出力されるＣＲＴ
用表示デジタルデータをアナログ表示データに変換す
る。

【０００４】一方、表示コントローラＢ９０３は、ＬＣ
Ｄ９０８に対するＬＣＤ用表示データ、制御信号を与
え、画像データの表示を制御する。ＬＣＤ用ＶＲＡＭ９
０５は、ＬＣＤに表示させる表示データを格納するメモ
リである。

【０００５】この構成では、各表示デバイス毎に表示さ
せる画像データを、メインＶＲＡＭから、ＣＲＴ用ＶＲ
ＡＭとＬＣＤ用ＶＲＡＭにそれぞれロードしてから表示
を行う。

【０００６】図１０の（ａ）は、メインＶＲＡＭ領域と
ＣＲＴ９０７およびＬＣＤ９０８への表示領域との関係
の一例を説明する図である。１００１はメインＶＲＡＭ
領域であり、１００２ａはＣＲＴ表示領域、１００３ａ
はＬＣＤ表示領域を示す。

【０００７】図１０の（ｂ）は、１００２ｂは、１００
２ａの領域だけを拡大表示したものであり、このイメー
ジがＣＲＴ９０７に表示される。１００３ｂは、１００
３ａの領域だけを拡大表示したものであり、このイメー
ジがＬＣＤ９０８に表示される。

【０００８】次に、図９に示したハード構成で、ＣＲＴ
９０７に表示を行う場合の動作フローを図１１を用いて
説明する。

【０００９】まず、ステップＳ１１０１で、既にメイン
ＶＲＡＭ９０９に格納されている画像データから、ＣＲ
Ｔ９０７に表示させる領域の指定を行う。この指定は、
例えば、不図示のキーボード等の入力デバイスから、メ
インＶＲＡＭ９０９に格納されている画像データのアド
レス値を入力する。

【００１０】ステップＳ１１０２では、ＣＰＵ９０１
は、メインＶＲＡＭ９０９の指定領域からＣＲＴ用ＶＲ
ＡＭ９０４への転送要求コマンドを表示コントローラ９
０２に出力する。

【００１１】ステップＳ１１０３では、表示コントロー
ラ９０２は、メインＶＲＡＭ９０９から、指定領域の画
像データを読みだし、ＣＲＴ用ＶＲＡＭ９０４へ転送す
る。

【００１２】ステップＳ１１０４では、表示コントロー
ラＡ９０２がＣＲＴ用ＶＲＡＭ９０４のデータを読みだ
して、Ｄ／Ａコンバータ（ＤＡＣ）９０６に出力する。

【００１３】ステップＳ１１０５では、ＤＡＣ９０６が
デジタル表示データをアナログ表示データに変換してＣ
ＲＴ９０７に出力する。同時に表示コントローラＡ９０
２内で生成されたＣＲＴ制御信号をアナログ表示データ
と同期させてＣＲＴ９０７に出力することにより、ＣＲ
Ｔ９０７に表示が行われる。

【００１４】図１２は、表示コントローラＡ９０２、表
示コントローラＢ９０３の構成の一例を示す図である。
ここで１２０１はＣＰＵＩ／Ｆであり、ＣＰＵ９０１と
のデータの送受やメインＶＲＡＭ９０９との送受信を行
う。１２０２はタイミング制御回路であり、ＣＲＴ用Ｖ
ＲＡＭ９０４やＬＣＤ用ＶＲＡＭ９０５（以下、単にＶ
ＲＡＭと呼ぶ）に対するアクセスと表示制御信号生成回
路の制御を行う。ＶＲＡＭＩ／Ｆ１２０３は、ＶＲＡＭ
とのアクセスのインターフェイス部であり、また、ＶＲ
ＡＭのリフレッシュための制御信号を出力する。表示制
御信号生成回路１２０４は、タイミング制御回路１２０
２より入力されるタイミング信号から表示制御信号、即
ち、垂直同期信号や水平同期信号を生成する。表示デー
タ変換回路１２０５は、ＶＲＡＭより,バイト単位で読
み込まれた画像データをビットシリアルの表示データに
変換し出力する。

【００１５】以上説明した従来の画像表示装置の構成で
は、表示画面の変更を行う場合は、メインＶＲＡＭ９０
９の画像データを変更することで行う。

【００１６】

【発明が解決しようとする課題】しかしながら、上記従
来例では、表示画面とメインＶＲＡＭの画像データは１
対１の関係であり、基本的に複数の表示画面に同じ背景
画像を表示させておき、一つの表示画面だけには、同じ
背景画像を表示させながら、別の画像を重畳させるに
は、メインＶＲＡＭに、各表示画面に対応した別々の画
像を用意しなければならず、大規模な容量のメインＶＲ
ＡＭが必要であり、また、同じ背景画像を各表示画面に
対応するメインＶＲＡＭの各位置にコピーする必要があ
り、処理時間のオーバヘッドが大きかった。

【００１７】また、メインＶＲＡＭの画像データを変
調、例えば、表示色を変更したり、輝度を変更すること
を高速にかつ小量のメインＶＲＡＭ容量で実現すること
は困難であった。

【００１８】近年、上述したような画像処理機能は重要
になってきており、例えば、ＯＡ機器を用いたプレゼン
テーション用の画像処理装置の需要が増えるに従い、プ
レゼンテーション用画面と操作用の画面表示で上述した
機能が必要になってきた。

【００１９】本発明は上記従来例に鑑みてなされたもの
で、複数の画像出力手段に、基本的に元の出力画像デー
タは同じであっても、各複数の画像出力手段に異なる画
像を高速に、かつ容易に、また少ない画像記憶手段の容
量で、出力させることのできる画像処理方法とその装置
を提供することを目的とする。

【００２０】

【課題を解決するための手段】上記目的を達成するた
め、本発明の画像処理方法とその装置は以下の構成を備
える。即ち、複数の画像出力装置へ出力させる共通の出
力画像データを記憶する画像記憶手段と、前記出力画像
データを入力して、画像出力装置に応じた所定の演算を
行う演算手段と、演算された出力画像データを、対応す
る画像出力装置に出力させる出力手段とを備える。

【００２１】また、別の発明は、複数の画像出力装置へ
出力させる共通の出力画像データを記憶する画像記憶工
程と、前記出力画像データを入力して、画像出力装置に
応じた所定の演算を行う演算工程と、演算された出力画
像データを、対応する画像出力装置に出力させる出力工
程とを備える。

【００２２】

【作用】以上の構成において、複数の画像出力装置へ出
力させる共通の出力画像データを、画像記憶手段が記憶
し、演算手段が、前記出力画像データを入力して画像出
力装置に応じた所定の演算を行い、出力手段が、演算さ
れた出力画像データを対応する画像出力装置に出力させ
る。

【００２３】また、別の発明は、複数の画像出力装置へ
出力させる共通の出力画像データを記憶し、前記出力画
像データを入力して、画像出力装置に応じた所定の演算
を行い、演算された出力画像データを対応する画像出力
装置に出力させる。

【００２４】

【実施例】［第１実施例］以下、図面に基づき本発明による一実施
例について詳細に説明する。

【００２５】図１は、第１の実施例における画像表示装
置のハード構成を示す。ＣＰＵ１０１は、第１の実施例
の画像表示装置全体を制御する。メインＶＲＡＭ１１４
は、ＣＲＴ１１２やＬＣＤ１１３へ表示させるデータを
格納するメモリである。メインＶＲＡＭ１１４に格納さ
れたビットマップの画像データをＬＣＤ１１３に表示さ
せるには、一旦、ＣＰＵ１０１が、メインＶＲＡＭ１１
４の画像データを読みだして、ＶＲＡＭ１０５へ転送
し、その後、ＶＲＡＭ１０５から表示画像データを読み
出して、ＣＲＴ１１２やＬＣＤ１１３へ表示させる。メ
インＶＲＡＭ１１４から選択されたデータをＶＲＡＭ１
０５へデータ転送するには、ＣＰＵ１０１がＣＰＵＩ／
Ｆ１０２に転送要求コマンドを出し、ＣＰＵＩ／Ｆ１０
２では、データ転送のためのタイミング信号生成要求を
タイミング制御回路１０３へ送る。タイミング制御回路
１０３では所定のクロック信号に同期して、データ転送
タイミング信号を生成し、ＶＲＡＭＩ／Ｆ１０４へ出力
する。ＶＲＡＭＩ／Ｆ１０４では、データ転送タイミン
グ信号に基づき、ＶＲＡＭ１０５へ、メインＶＲＡＭ１
１４から読み出された画像データを格納する。

【００２６】ＶＲＡＭ１０５は、多色または多階調で表
示できるように、複数のプレーンから構成されている。
例えば、各プレーンをＲＧＢの各成分に対応させると、
多色系の表示を行うことができる。また、多階調系の表
示を行うために、例えば、２プレーンを用いて４階調を
表現し、また、４プレーンを用いて１６階調を表現す
る。第１の実施例では、４プレーンを用いて１６階調を
表現する例を示している。図２は、ビットマップメモリ
であるＶＲＡＭ１０５が４プレーン、即ち、プレーン１
〜４から構成されている時の、表示画面、即ちＣＲＴや
ＬＣＤとの対応を説明する図である。４プレーンで構成
されているので、表示画面には１６階調の表示が可能と
なる。ここで、プレーン１、プレーン２、プレーン３、
プレーン４の各データの重み係数は、それぞれ、２の０
乗、２の１乗、２の２乗、２の３乗の各値を持ってい
る。

【００２７】次に、図１を再度参照して、第１の実施例
における画像表示装置のハード構成を説明する。ＶＲＡ
Ｍ１０５に記憶されたビットマップデータの読みだし
は、タイミング制御回路１０３から出力される読み出し
要求信号に基づき、ＶＲＡＭＩ／Ｆ１０４が生成するＶ
ＲＡＭ読みだし制御信号に同期して、読み出しが実行さ
れる。読み出されたビットマップデータは、ＶＲＡＭＩ
／Ｆ１０４を介して、表示データ変換回路Ａ１０７と表
示データ変換回路Ｂ１０９へ転送される。表示データ変
換回路Ａ１０７と表示データ変換回路Ｂ１０９では、そ
れぞれに接続されている表示デバイスにあった表示デー
タへ変換する。即ち、表示データ変換回路Ａ１０７で
は、入力したビットマップデータをＣＲＴ用デジタル表
示データに変換し、表示データ変換回路Ｂ１０９では、
入力したビットマップデータに対し、例えば、ディザ法
によるグレイスケール化を行い、ＬＣＤ用表示データに
変換する。

【００２８】次に、表示制御信号生成回路Ａ１０６で
は、タイミング制御回路１０３から、ＣＲＴ１１２に対
する同期信号生成要求信号を入力し、その信号に同期し
て、ＣＲＴ１１２に対する水平同期信号、垂直同期信号
を生成する。同様に、表示制御信号生成回路Ｂ１０８で
は、タイミング制御回路１０３から、ＬＣＤに対する同
期信号生成要求信号を入力し、その信号に同期して、Ｌ
ＣＤ１１３への表示に必要なライン同期信号、フレーム
同期信号、液晶交流化信号等を生成し、ＬＣＤ１１３へ
送り、また、これら信号と同期したＬＣＤ用表示データ
を、表示データ変換回路Ｂ１０９からＬＣＤ１１３へ送
ることにより、ＶＲＡＭ１０５内のビットマップデータ
がＬＣＤ１１３へ表示される。

【００２９】一方、表示データ変換回路Ｂ１０９で変換
されたＣＲＴ用デジタル表示データは、マスク演算回路
１１０に送られ、マスク処理される。図３は、マスク演
算回路１１０の詳細な回路図の一例であり、この図を参
照して説明する。

【００３０】マスク演算回路１１０では、予めＣＰＵＩ
／Ｆ１０２を介して、フリップフロップ（Ｆ．Ｆ．）３
０１〜３０４に保持されたデータ値とＣＲＴ用デジタル
表示データがＡＮＤ回路３０５〜３０８でＡＮＤ論理演
算される。ここで、ＣＲＴ用デジタル表示データの４ビ
ットは、ビットマップメモリの４プレーンに各々対応し
ている。即ち、ＡＮＤ回路３０５〜３０８に入力するＣ
ＲＴ用デジタル表示データは、各プレーン１〜４に対応
する。そして、４つのフリップフロップにマスク値をそ
れぞれ設定することによって、特定のプレーンを無効化
することができる。例えば、フリップフロップ３０１〜
３０４にそれぞれ、１、１、１、０を設定した場合、プ
レーン４がマスクされ無効となる。

【００３１】次に、マスク演算された各画像信号は、Ｄ
ＡＣ１１１に転送され、各々ＣＲＴ用アナログ表示デー
タに変換される。そして、その各ＣＲＴ用アナログ表示
データは、ＣＲＴ１１２へ転送され、表示制御信号生成
回路Ａ１０６から出力される水平同期信号、垂直同期信
号に同期して、ＣＲＴ１１２に表示される。

【００３２】図４に、メインＶＲＡＭ１１４に格納され
た画像データを、ＣＲＴ１１２あるいはＬＣＤ１１３に
表示させるまでの、第１の実施例における画像表示装置
動作フローを示す。

【００３３】ステップＳ４０１では、画像表示要求コマ
ンド、例えば、キーボード１２０から画像表示要求コマ
ンドを入力すると、ステップＳ４０２では、ＣＰＵ１０
１がＣＰＵＩ／Ｆ１０２に転送要求コマンドを出し、Ｃ
ＰＵＩ／Ｆ１０２では、データ転送のためのタイミング
信号生成要求をタイミング制御回路１０３へ送る。タイ
ミング制御回路１０３では所定のクロック信号に同期し
て、データ転送タイミング信号を生成し、ＶＲＡＭＩ／
Ｆ１０４へ出力する。

【００３４】そして、ステップＳ４０３で、ＶＲＡＭＩ
／Ｆ１０４は、データ転送タイミング信号に基づき、Ｖ
ＲＡＭ１０５へ、メインＶＲＡＭ１１４から読み出され
た画像データを格納する。

【００３５】ステップＳ４０４からとステップＳ４０６
からの処理は、並行して実行される。

【００３６】ステップＳ４０４は、ＬＣＤ表示に関する
処理である。このステップでは、ＶＲＡＭ１０５からＶ
ＲＡＭＩ／Ｆ１０４を経由して読み出された画像データ
を、表示データ変換回路Ｂ１０９が入力して、ＬＣＤ用
表示データへの変換処理、例えば、ディザ法によるグレ
イスケール化を行い、ＬＣＤ用表示データに変換する。

【００３７】そして、ステップＳ４０５では、ＬＣＤ用
表示データをＬＣＤ１１３の画面に表示させる。

【００３８】ステップＳ４０６では、このステップで
は、ＶＲＡＭ１０５からＶＲＡＭＩ／Ｆ１０４を経由し
て読み出された画像データを、表示データ変換回路Ａ１
０７が入力して、ＣＲＴ用デジタル表示データへの変換
を行う。

【００３９】ステップＳ４０７では、マスク演算回路１
１０で、ＣＲＴ用デジタル表示データと予め設定された
マスク値間でマスク演算を行う。

【００４０】ステップＳ４０８では、ＤＡＣ１１１が、
マスク演算されたデータを入力してアナログデータに変
換する。

【００４１】ステップＳ４０９では、ＣＲＴ１１２が、
アナログデータを入力して画像表示を行う。

【００４２】以上説明したように、第１の実施例では、
ＬＣＤにはメインＶＲＡＭデータの通りの表示がなさ
れ、ＣＲＴにはＬＣＤの表示画面から特定のプレーンを
除いた表示がなされる。従って、ＬＣＤとＣＲＴとで色
調を変えて表示したり、或は、同じ背景画像をＬＣＤと
ＣＲＴに表示するが、不図示のペン移動座標入力部か
ら、ペンの移動座標を入力して、その移動軌跡をＬＣＤ
だけに表示させることができる。この場合、ペンの移動
軌跡データを、例えば、ＶＲＡＭ１０５のプレーン４に
割り当て、ＣＲＴ１１２に対する表示では、マスク演算
回路でプレーン４の表示データをマスクして、ペンの移
動軌跡データだけをＣＲＴ１１２での表示から消すこと
が容易にできる。一方、ＬＣＤ１１３には、ペンの移動
軌跡を含む全体の画像を表示する。図５に、その表示の
様子の一例を示す。この図で、５００は、ＣＲＴ表示画
面の様子を示し、５０３には、ＬＣＤ表示画面の様子を
示す。５０１はペンの移動軌跡であり、ＬＣＤ表示画面
５０３には、他の背景画像とともに表示されているが、
ＣＲＴ表示画面５００には、背景画像だけが表示されて
いる。

【００４３】尚、第１の実施例ではマスク演算回路をＡ
ＮＤ回路で構成したがこれを、別の回路で構成とするこ
とにより様々な画像表示が行えることは言うまでもな
い。

【００４４】以上説明したように、本実施例によれば以
下のような効果が得られる。即ち、ＬＣＤにはメインＶ
ＲＡＭデータの通りの表示がなされ、ＣＲＴには、各プ
レーンに対するマスク機能により、ＬＣＤの表示画面か
ら特定のプレーンを除いた表示がなされる。従って、Ｌ
ＣＤとＣＲＴとで色調を変えて表示したり、或は、同じ
背景画像をＬＣＤとＣＲＴに表示するが、ＬＣＤだけに
さらに別の画像を表示を、最小の画像メモリ容量で行う
ことができる。

【００４５】［第２実施例］第１の実施例では、表示デ
ータ変換回路Ａ１０７から出力される各プレーンのＣＲ
Ｔ用デジタル表示データに対して、各々マスク演算を行
ったため、プレーン単位でしかマスクができず、特定の
領域だけをマスクしたり表示させることができなかっ
た。しかし、第２の実施例では、表示画面の特定の部分
を選択して、ＬＣＤ画面にその部分の表示を続け、他の
領域は、ＣＲＴとＬＣＤ共に同じ画像を表示させること
ができる。

【００４６】図６に、第２の実施例における画像表示装
置のハード構成を示す。ＣＰＵ１０１からＶＲＡＭ１０
５へのデータ転送および表示制御信号生成回路１０６、
１０８における表示制御信号生成動作、表示データ変換
回路１０７、１０９における表示データ変換動作は第１
の実施例と同様である。

【００４７】また、図７は、第２の実施例で実現したい
表示画面の一例を示しており、以下、図６に示す第２の
実施例の表示装置を説明するのに、図７に示す画像表示
を実現させる処理を前提として、以下説明する。まず、
図７を簡単に説明した後、図６に示す第２の実施例の表
示装置を説明する。

【００４８】図７は、ＬＣＤ１１３を操作用画面、ＣＲ
Ｔ１１２をプレゼンテーション用画面として使用し、Ｌ
ＣＤ１１３にのみ操作用ウィンドウを開いている時の画
面表示を示す。ＬＣＤ表示画面７０２は、全体画面を表
示している。ここで、７０１は操作用ウィンドウであ
り、ＬＣＤ表示画面７０２にのみ表示され、ＣＲＴ表示
画面７００には表示されない。

【００４９】以下、図６を用いて、図７に示して画像表
示を実現するための処理を前提にして、各処理部の説明
を行う。

【００５０】始めに、ＶＲＡＭ１０５には、表示させる
全体画像データが既に格納されているとする。以下、こ
の全体画像データを「Ｇ３］と呼ぶ。

【００５１】まず、使用者は、操作用ウィンドウ７０１
の領域を、例えば、キーボード１２０から、画面での座
標で指定する。例えば、操作用ウィンドウ７０１は方形
であるので、対角の２頂点の座標を指定すればよい。Ｃ
ＰＵ１０１は、これらの座標データをキーボード１２０
から入力した後、ＣＰＵＩ／Ｆ１０２を介し、切り替え
信号発生回路６０１に転送する。切り替え信号発生回路
６０１では、入力したウィンドウ領域の座標データを、
内部レジスタに記憶する。一方、ＣＰＵ１０１は、操作
用ウインドウ７０１の領域に対応する方形の画像部分デ
ータを、ＶＲＡＭ１０５の別の領域に退避させる。以
下、この退避させた画像データを「Ｇ２」と呼ぶ。そし
て、操作用ウインドウ７０１の領域に対応するＶＲＡＭ
１０５の方形の画像部分に、ＣＲＴ１１２上での表示が
ブランクとなるデータを格納する。このようにして得ら
れたＶＲＡＭ１０５上の１頁分の画像データを以下「Ｇ
１」と呼ぶことにする。

【００５２】次に、Ｇ１を用いて、Ｇ１のブランクを格
納した部分データをバッファ６０２に格納させる処理を
以下の手順で実行する。

【００５３】ＣＰＵ１０１は、ＣＰＵＩ／Ｆ１０２を介
して、切り替え信号生成回路６０１に対して、バッファ
ラッチ要求コマンドを与える。そして、切り替え信号生
成回路６０１では、タイミング制御回路１０３から送ら
れる表示タイミング信号から、バッファ６０２に、格納
要求タイミング信号を出力して、表示データ変換回路Ａ
１０７から出力される表示データをバッファ６０２に格
納させる。ここで、格納要求タイミング信号の生成は、
例えば、以下のように行う。即ち、タイミング制御回路
１０３から送られる表示タイミング信号をカウントし
て、画面アドレス座標を生成する。そして、その内部レ
ジスタの表示指定ウインドウ座標データと比較して、指
定ウインドウ内の画面座標であれば、パルス状の格納要
求タイミング信号を発生させる。バッファ６０２では、
その格納要求タイミング信号に同期して、表示データ変
換回路Ａ１０７から出力される表示データを格納する。
この時、セレクタ６０３は、入力している、バッファ６
０２からの画像データと表示データ変換回路Ａ１０７か
らの画像データの双方ともに選択せず、ＣＲＴ１１２の
表示がブランクとなる所定のデータをＤＡＣ１１１に対
して出力する。

【００５４】次に、ＣＰＵ１０１は、ＶＲＡＭ１０５に
格納されている「Ｇ２」を元の位置に格納する。以下、
この全体画像データを「Ｇ３」と呼ぶ。そして、ＣＰＵ
１０１は切り替え信号生成回路６０１に対して、バッフ
ァデータ表示要求コマンドを出力する。切り替え信号生
成回路６０１はそのコマンドを入力して、通常は、表示
データ変換回路Ａ１０７から出力される表示データをセ
レクタ６０３で選択するようにセレクタ６０３に対し選
択信号を与える。そして、バッファ６０２に格納されて
いる画像データの表示タイミングの期間中は、バッファ
６０２からの出力を選択するように、選択信号をセレク
タ６０３に対して与える。このようにすると、ＣＲＴ表
示画面７００に示す、操作用ウインドウ７０１を表示し
ない画像表示が得られる。

【００５５】一方、ＬＣＤ１１３には、ＶＲＡＭ１０５
の「Ｇ３」、即ち、操作用ウインドウ７０１を含んだ画
像が表示される。

【００５６】図８は、第２の実施例の画像表示装置の処
理フローチャートである。以下、図８を参照して、各ス
テップでの処理を説明する。

【００５７】ステップＳ８０１では、操作用ウィンドウ
を表示させるコマンドを、キーボード１２０から入力す
る。

【００５８】ステップＳ８０２では、表示させるウィン
ドウの領域座標データをキーボード１２０から入力す
る。そして、その領域座標データを切り替え信号生成回
路６０１の内部レジスタに記憶させる。

【００５９】ステップＳ８０３では、上記で既に説明し
た方法で、その領域座標データによって示される領域に
ブランクのデータをバッファ６０２に格納させる。

【００６０】ステップＳ８０４では、上述した方法で、
表示させる全体画像データ「Ｇ３」をＶＲＡＭ１０５に
生成する。

【００６１】ステップＳ８０５からの処理とステップＳ
８０６から処理は、並行して実行される。

【００６２】ステップＳ８０５では、表示データ変換回
路Ｂ１０９が、ＶＲＡＭ１０５から入力した全体画像デ
ータ「Ｇ３」をＬＣＤ用表示データに変換して、ＬＣＤ
１１３へ転送する。

【００６３】ステップＳ８０７では、表示制御信号生成
回路Ｂ１０８からの表示制御信号とＬＣＤ用表示データ
をＬＣＤが入力して順次表示する。

【００６４】一方、ステップＳ８０６では、表示データ
変換回路Ａ１０７が、ＶＲＡＭ１０５から入力した全体
画像データ「Ｇ３」をＣＲＴ用表示データに変換して、
ＣＲＴ１１２へ転送する。

【００６５】ステップＳ８０８では、切り替え信号生成
回路６０１が、その内部レジスタに記憶された、バッフ
ァ６０２内のデータを表示させる画像の座標位置データ
に対応する表示タイミングがきたかどうか判定する。

【００６６】そして、バッファ６０２内のデータの表示
タイミングのとき、ステップＳ８０９で、セレクタ６０
３に対し、バッファ６０２からの出力データを選択する
選択信号を与える。また、バッファ６０２に対し読みだ
し要求信号を与える。

【００６７】ステップＳ８０９では、バッファ６０２か
らのデータをＤＡＣ１１１に転送する。

【００６８】ステップＳ８１１では、ＤＡＣ１１１が入
力したデータを順次アナログ表示データに変換する。

【００６９】ステップＳ８１２では、表示制御信号生成
回路Ａ１０６からの表示制御信号とアナログ表示データ
をＣＲＴ１１２が入力して表示が行われる。

【００７０】一方、ステップＳ８０８で、表示データ変
換回路Ａ１０７から転送されるデータの表示を選択した
ときは、ステップＳ８１０で、表示データ変換回路Ａ１
０７から転送されるデータを選択するようにセレクタ６
０３に対して選択信号を与え、表示データ変換回路Ａ１
０７から転送されるデータをＤＡＣ１１１へ転送する。
そして、ステップＳ８１１、Ｓ８１２の各ステップを実
行して画像表示を順次行う。

【００７１】以上の処理により、図７に示したような、
ＣＲＴとＬＣＤで異なる画像出力を行うことができる。

【００７２】尚、第一の実施例に、第２の実施例で説明
した切替え信号生成回路６０１とバッファ６０２とセレ
クタ６０３をマスク演算回路１１０とＤＡＣ１１１に構
成させると、特定の画面領域にある演算を施して表示さ
せることも可能となる。

【００７３】また、画像出力装置として、ＣＲＴとＬＣ
Ｄを例にあげて説明したが、これは、例えば、プリンタ
のような出力装置でもよいことは言うまでもない。

【００７４】尚、本発明は、複数の機器から構成される
システムに適用しても１つの機器から成る装置に適用し
ても良い。また、本発明は、システム或は装置にプログ
ラムを供給することによって達成される場合にも適用で
きることはいうまでもない。

【００７５】以上説明したように、第２の実施例によれ
ば以下のような効果が得られる。即ち、画像の特定の領
域に、ＬＣＤとＣＲＴで異なる表示を行うことができ
る。

【００７６】

【発明の効果】以上説明したように本発明によれば、複
数の画像出力手段に、基本的に元の出力画像データは同
じであっても、各複数の画像出力手段に異なる画像を高
速に、かつ容易に、また少ない画像記憶手段の容量で、
出力させることができる。

【００７７】

【図面の簡単な説明】

【図１】第１の実施例のハードウェア構成図である。

【図２】表示画面とビットマップメモリの対応関係を示
した図である。

【図３】図１におけるマスク演算回路１１０の詳細な回
路図である。

【図４】第１の実施例における動作フローチャートであ
る。

【図５】第１の実施例の画像表示装置での表示例を示す
図である。

【図６】第２の実施例におけるハードウェア構成図であ
る。

【図７】第２の実施例の画像表示装置での表示例を示す
図である。

【図８】第２の実施例における動作フローチャートであ
る。

【図９】従来例における画像表示装置のハードウェア構
成図である。

【図１０】メインＶＲＡＭ領域と各表示デバイスの表示
領域の関係および画面表示の一例を示す図である。

【図１１】従来例の画像表示装置における動作フローチ
ャートである。

【図１２】図９における表示コントローラ９０２、９０
３の詳細なブロック図である。

【符号の説明】

１０１ＣＰＵ１０２ＣＰＵＩ／Ｆ１０３タイミング制御回路１０４ＶＲＡＭＩ／Ｆ１０５ＶＲＡＭ１０６表示制御信号生成回路Ａ１０７表示データ変換回路Ａ１０８表示制御信号生成回路Ｂ１０９表示データ変換回路Ｂ１１０マスク演算回路１１１ＤＡコンバータ（ＤＡＣ）１１２ＣＲＴ１１３ＬＣＤ１１４メインＶＲＡＭ。

───────────────────────────────────────────────────── フロントページの続き (72)発明者島田和俊東京都大田区下丸子３丁目30番２号キヤノン株式会社内 (72)発明者巽栄作東京都大田区下丸子３丁目30番２号キヤノン株式会社内 (72)発明者砂川伸一東京都大田区下丸子３丁目30番２号キヤノン株式会社内 (72)発明者原田隆史東京都大田区下丸子３丁目30番２号キヤノン株式会社内

Claims

【特許請求の範囲】

【請求項１】複数の画像出力装置に画像を形成する画
像処理装置であって、複数の画像出力装置へ出力させる共通の出力画像データ
を記憶する画像記憶手段と、前記出力画像データを入力して、画像出力装置に応じた
所定の演算を行う演算手段と、演算された出力画像データを、対応する画像出力装置に
出力させる出力手段と、を備えることを特徴とする画像
処理装置。
【請求項２】前記出力画像データの各画素は、複数の画像データ要素から構成されていることを特徴と
する請求項１に記載の画像処理装置。
【請求項３】前記演算手段は、前記複数の画像データ要素の各々対し、所定の演算を行
うことを特徴とする請求項２に記載の画像処理装置。
【請求項４】前記出力手段は、前記複数の画像処理装置のうちの１つの画像処理装置に
出力させる画像データを記憶する記憶手段と、前記記憶手段に記憶された画像データを出力させる画像
領域位置を指定する座標データを記憶する座標記憶手段
と、前記座標データが指定する指定領域には、前記記憶手段
に記憶されている画像データを出力させ、前記指定領域
以外の領域には前記出力画像データを出力させることを
特徴とする請求項１に記載の画像処理装置。
【請求項５】前記出力手段は、前記出力画像データを前記複数の画像出力装置のうちの
第１の画像出力装置に出力させ、前記前記演算手段で演算された出力データを前記複数の
画像出力装置のうちの第１の画像出力装置以外の出力装
置に出力させる、ことを特徴とする請求項１に記載の画
像処理装置。
【請求項６】複数の画像出力装置に画像を形成する画
像処理方法であって、複数の画像出力装置へ出力させる共通の出力画像データ
を記憶する画像記憶工程と、前記出力画像データを入力して、画像出力装置に応じた
所定の演算を行う演算工程と、演算された出力画像データを、対応する画像出力装置に
出力させる出力工程と、を備えることを特徴とする画像
処理方法。
【請求項７】前記出力画像データの各画素は、複数の画像データ要素から構成されていることを特徴と
する請求項６に記載の画像処理方法。
【請求項８】前記演算工程は、前記複数の画像データ要素の各々対し、所定の演算を行
うことを特徴とする請求項７に記載の画像処理方法。
【請求項９】前記出力工程は、前記複数の画像処理装置のうちの１つの画像処理装置に
出力させる画像データを記憶する記憶工程と、記憶された画像データを出力させる画像領域位置を指定
する座標データを記憶する座標記憶工程と、前記座標データが指定する指定領域には、前記記憶工程
に記憶されている画像データを出力させ、前記指定領域
以外の領域には前記出力画像データを出力させることを
特徴とする請求項６に記載の画像処理方法。
【請求項１０】前記出力工程は、前記出力画像データを前記複数の画像出力装置のうちの
第１の画像出力装置に出力させ、前記演算工程で演算された出力データを前記複数の画像
出力装置のうちの第１の画像出力装置以外の出力装置に
出力させる、ことを特徴とする請求項６に記載の画像処
理方法。