JPH07118044B2 - 記録電流駆動回路 - Google Patents
記録電流駆動回路Info
- Publication number
- JPH07118044B2 JPH07118044B2 JP61109583A JP10958386A JPH07118044B2 JP H07118044 B2 JPH07118044 B2 JP H07118044B2 JP 61109583 A JP61109583 A JP 61109583A JP 10958386 A JP10958386 A JP 10958386A JP H07118044 B2 JPH07118044 B2 JP H07118044B2
- Authority
- JP
- Japan
- Prior art keywords
- drive circuit
- current
- recording current
- switches
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/02—Recording, reproducing, or erasing methods; Read, write or erase circuits therefor
- G11B5/09—Digital recording
Landscapes
- Digital Magnetic Recording (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、マルチトラック用の２端子の磁気記録ヘッド
にパルス状の交番電流を供給する記録電流駆動回路に係
り、特に、回路の簡易化および低電圧低電力化に好適な
記録電流駆動回路に関する。
にパルス状の交番電流を供給する記録電流駆動回路に係
り、特に、回路の簡易化および低電圧低電力化に好適な
記録電流駆動回路に関する。
従来、２端子の磁気ヘッドに記録電流を供給する回路に
ついては、第３図に示すように、アイ・ビー・エム、テ
クニカル・デイスクロージャー・ブリテン23、No.11（1
981年）第5167頁から第5168頁（IBM,TDB,Vol.23,No.11,
April（1981）pp5167−5168）に記載のように、定電流I
sを供給して、これを記録ヘッドＨを中心にＨ字型に配
した４個のトランジスタQ1〜Q4を次に示すように動作さ
せることによってヘッドＨに交番電流Iwを供給するもの
がある。すなわち、第４図のタイムチャートに示すよう
に、まず1/2fの期間、ゲート信号G1,G4を正、G2、G3を
負とすることによってトランジスQ1とQ4をオンにすると
同時にQ2、Q3をオフとして記録電流Iwを＋（プラス）方
向に流し、次の1/2fの期間は、ゲート信号G2、G3を正、
G1、G4を負とすることによってトランジスタQ2とQ3をオ
ンにすると同時にQ1、G4をオフとして記録電流Iwを−
（マイナス）方向に流す動作を繰り返して周期1/f、周
波数ｆの交番電流を供給するものである。
ついては、第３図に示すように、アイ・ビー・エム、テ
クニカル・デイスクロージャー・ブリテン23、No.11（1
981年）第5167頁から第5168頁（IBM,TDB,Vol.23,No.11,
April（1981）pp5167−5168）に記載のように、定電流I
sを供給して、これを記録ヘッドＨを中心にＨ字型に配
した４個のトランジスタQ1〜Q4を次に示すように動作さ
せることによってヘッドＨに交番電流Iwを供給するもの
がある。すなわち、第４図のタイムチャートに示すよう
に、まず1/2fの期間、ゲート信号G1,G4を正、G2、G3を
負とすることによってトランジスQ1とQ4をオンにすると
同時にQ2、Q3をオフとして記録電流Iwを＋（プラス）方
向に流し、次の1/2fの期間は、ゲート信号G2、G3を正、
G1、G4を負とすることによってトランジスタQ2とQ3をオ
ンにすると同時にQ1、G4をオフとして記録電流Iwを−
（マイナス）方向に流す動作を繰り返して周期1/f、周
波数ｆの交番電流を供給するものである。
なお、トランジスタQ1のベースとゲート信号G1の間に
は、トランジスタQ11とダイオードD1と抵抗R1とから成
る前置ドライバ11が挿入されており、Q1のベースは前置
ドライバ11を介してゲート信号G1により駆動されるよう
になっている。同様に、Q2のベースとゲート信号G2の
間、Q3のベースとゲート信号G3の間、およびQ4のベース
とゲート信号G4の間には、それぞれ前置ドライバ12、1
3、14がある。
は、トランジスタQ11とダイオードD1と抵抗R1とから成
る前置ドライバ11が挿入されており、Q1のベースは前置
ドライバ11を介してゲート信号G1により駆動されるよう
になっている。同様に、Q2のベースとゲート信号G2の
間、Q3のベースとゲート信号G3の間、およびQ4のベース
とゲート信号G4の間には、それぞれ前置ドライバ12、1
3、14がある。
上記の回路は、磁気ヘッドに矩形電流を流すものであ
り、この場合に、良好な電流方向の切換えを実現するた
めには、トランジスタQ1、Q2のスイッチング速度とトラ
ンジスタQ3、Q4のスイッチング速度とを同等にする必要
があり、このため、上記の回路によりパルス状の、正負
に反転する記録電流を供給することは困難なこととされ
ていた。
り、この場合に、良好な電流方向の切換えを実現するた
めには、トランジスタQ1、Q2のスイッチング速度とトラ
ンジスタQ3、Q4のスイッチング速度とを同等にする必要
があり、このため、上記の回路によりパルス状の、正負
に反転する記録電流を供給することは困難なこととされ
ていた。
これに対して、パルス状の反転電流を２端子の磁気ヘッ
ドに供給できる記録電流駆動回路を提供し、併せて、回
路の消費電力を増大させることなく実現できるマルチト
ラック構成の記録電流駆動回路を提供する工夫がなされ
た。
ドに供給できる記録電流駆動回路を提供し、併せて、回
路の消費電力を増大させることなく実現できるマルチト
ラック構成の記録電流駆動回路を提供する工夫がなされ
た。
第５図はパルス状の反転電流を２端子の磁気ヘッドに供
給できる記録電流駆動回路の基本構成を示す回路であ
り、第６図は、第５図の回路を用い、回路の消費電力を
増大させることなく実現できるマルチトラック構成の記
録電流駆動回路の基本構成回路である。
給できる記録電流駆動回路の基本構成を示す回路であ
り、第６図は、第５図の回路を用い、回路の消費電力を
増大させることなく実現できるマルチトラック構成の記
録電流駆動回路の基本構成回路である。
すなわち、第５図は、ゲート信号G1〜G4によってそれぞ
れ開閉制御されるスイッチS1〜S4の組合せから成る駆動
回路ブロックの電流供給端VE1を電流スイッチS5を介し
て定電流源Isに接続し、この電流スイツチS5をゲート信
号G5により所定の短時間幅だけ閉じる方向に制御する構
成とするものであり、第６図は、上記した駆動回路ブロ
ック１をマルチトラックのトラック数だけ並列接続した
各駆動回路ブロックの電流供給端VE1、VE2、…をそれぞ
れ電流スイッチS15、S25…を介して１つの共通の定電流
源Isに接続し、これらの電流スイッチS15、S25…をゲー
ト信号G15、G25…により所定の短時間幅ずつ時分割で閉
じる方向に制御する構成とするものである。
れ開閉制御されるスイッチS1〜S4の組合せから成る駆動
回路ブロックの電流供給端VE1を電流スイッチS5を介し
て定電流源Isに接続し、この電流スイツチS5をゲート信
号G5により所定の短時間幅だけ閉じる方向に制御する構
成とするものであり、第６図は、上記した駆動回路ブロ
ック１をマルチトラックのトラック数だけ並列接続した
各駆動回路ブロックの電流供給端VE1、VE2、…をそれぞ
れ電流スイッチS15、S25…を介して１つの共通の定電流
源Isに接続し、これらの電流スイッチS15、S25…をゲー
ト信号G15、G25…により所定の短時間幅ずつ時分割で閉
じる方向に制御する構成とするものである。
これらの動作を次に示す。
第５図において、ゲート信号G1〜G4は磁気ヘッドＨに流
れる記録電流Iwの方向を決める。この状態で、ゲート信
号G5によりスイッチS5が電流のパルス幅の時間だけ閉じ
ると、定電流源Isの電流が駆動回路部に電流供給され、
パルス状の電流Iwが磁気ヘッドＨに流れることになる。
例えば、スイッチS1とS4を閉じ、スイッチS2とS3を開い
た状態でスイッチS5を閉じると、S5が閉じている間だけ
記録電流は＋方向に流れ、スイッチS2とS3を閉じ、スイ
ッチS1とS4を開いた状態でスイッチS5を閉じると、S5が
閉じている間だけ記録電流Iwは一方向に流れる。
れる記録電流Iwの方向を決める。この状態で、ゲート信
号G5によりスイッチS5が電流のパルス幅の時間だけ閉じ
ると、定電流源Isの電流が駆動回路部に電流供給され、
パルス状の電流Iwが磁気ヘッドＨに流れることになる。
例えば、スイッチS1とS4を閉じ、スイッチS2とS3を開い
た状態でスイッチS5を閉じると、S5が閉じている間だけ
記録電流は＋方向に流れ、スイッチS2とS3を閉じ、スイ
ッチS1とS4を開いた状態でスイッチS5を閉じると、S5が
閉じている間だけ記録電流Iwは一方向に流れる。
第６図に示す、トラック数が６の場合のマルチトラック
構成での動作のタイムチャートは第７図に一例を示すよ
うになる。第７図では動作をゲート信号により例示して
いる。第６図の並列に接続された各トラックTr.1〜Tr.6
の電流スイッチS15〜S65をゲート信号G15〜G65により、
各々のトラックの記録電流Iwの方向が決まった状態で、
短時間ずつ時分割的に順次閉じる方向に制御すると、磁
気ヘッドH1〜H6には第８図に示すようなパルス状の記録
電流Iw1〜Iw6が供給される。この場合、第８図の記録電
流タイムチャートからも明らかなように、同時に２つ以
上の磁気ヘッドに記録電流Iwが流れることはなく、した
がって、一つの定電流源を共有するマルチトラック構成
により、消費電力を増加することなくマルチトラックの
磁気ヘッドを駆動できることになる。なお、第８図では
入力信号によって記録電流Iw1〜Iw6が正負に変化して動
作している状態を示している。
構成での動作のタイムチャートは第７図に一例を示すよ
うになる。第７図では動作をゲート信号により例示して
いる。第６図の並列に接続された各トラックTr.1〜Tr.6
の電流スイッチS15〜S65をゲート信号G15〜G65により、
各々のトラックの記録電流Iwの方向が決まった状態で、
短時間ずつ時分割的に順次閉じる方向に制御すると、磁
気ヘッドH1〜H6には第８図に示すようなパルス状の記録
電流Iw1〜Iw6が供給される。この場合、第８図の記録電
流タイムチャートからも明らかなように、同時に２つ以
上の磁気ヘッドに記録電流Iwが流れることはなく、した
がって、一つの定電流源を共有するマルチトラック構成
により、消費電力を増加することなくマルチトラックの
磁気ヘッドを駆動できることになる。なお、第８図では
入力信号によって記録電流Iw1〜Iw6が正負に変化して動
作している状態を示している。
第６図を基本構成回路とするマルチトラックの電流駆動
回路例を第９図に示す。第９図では６トラックとした。
トラック１（Tr.1）からトラック６（Tr.6）までの駆動
回路ブロックにおいて、各々の電流供給端子VE11〜VE61
には、トランジスタQ15〜Q65のコレクタ端子がそれぞれ
接続され、さらに、各トランジスタQ15〜Q65のエミッタ
端子は、端子VE2にまとめられ、この共通端子VE2が定電
流源Isを介して電源VEEに接続される。
回路例を第９図に示す。第９図では６トラックとした。
トラック１（Tr.1）からトラック６（Tr.6）までの駆動
回路ブロックにおいて、各々の電流供給端子VE11〜VE61
には、トランジスタQ15〜Q65のコレクタ端子がそれぞれ
接続され、さらに、各トランジスタQ15〜Q65のエミッタ
端子は、端子VE2にまとめられ、この共通端子VE2が定電
流源Isを介して電源VEEに接続される。
駆動回路ブロック１内のゲート信号G11、G12、G13、G14
は電流方向を定め、ブロック外のゲート信号G15でパル
ス電流を供給する。このようにしてトランジスタQ15〜Q
65を順次オンさせることによって、各々の磁気ヘッドH1
〜H6に第８図に示すようなパルス状の記録電流Iw1〜Iw6
を流すことができる。これにより第５図による回路の場
合より全体の消費電力を増加させることなく、しかも１
トラック当たりの回路の消費電力を、ほぼトラック数分
の一に低減できることになる。
は電流方向を定め、ブロック外のゲート信号G15でパル
ス電流を供給する。このようにしてトランジスタQ15〜Q
65を順次オンさせることによって、各々の磁気ヘッドH1
〜H6に第８図に示すようなパルス状の記録電流Iw1〜Iw6
を流すことができる。これにより第５図による回路の場
合より全体の消費電力を増加させることなく、しかも１
トラック当たりの回路の消費電力を、ほぼトラック数分
の一に低減できることになる。
しかしながら第９図に示された上記従来技術の回路で
は、各トラックの磁気ヘッドにパルス状の記録電流を流
すためのトランジスタ回路Q15〜Q65が駆動回路ブロック
外にトラック数分必要になるだけに、素子数が多く、回
路がなお複雑であり、かつこれらのトランジスタ回路に
かかる電圧およびこれらに消費される電力が低電圧化、
低電力化の要望にこたえるにはなお問題を残していた。
は、各トラックの磁気ヘッドにパルス状の記録電流を流
すためのトランジスタ回路Q15〜Q65が駆動回路ブロック
外にトラック数分必要になるだけに、素子数が多く、回
路がなお複雑であり、かつこれらのトランジスタ回路に
かかる電圧およびこれらに消費される電力が低電圧化、
低電力化の要望にこたえるにはなお問題を残していた。
本発明の目的は、マルチトラックの磁気ヘッドにパルス
状の記録電流を流す記録電流駆動回路の簡易化、および
低電圧化、低電力化をすることにある。
状の記録電流を流す記録電流駆動回路の簡易化、および
低電圧化、低電力化をすることにある。
上記の目的を達成するため、本発明では、例えば第１図
にみられるように、第１、第２のスイッチ（図中例えば
Q11、Q14）が直列接続され、第３、第４のスイッチ（Q
12、Q13）が直列接続され、それぞれの接続点の間に２
端子の磁気記録ヘッド（H1）が接続されるとともに、上
記第１、第３のスイッチの他端が第１の共通接続端に共
通接続され、上記第２、第４のスイッチの他端が第２の
共通接続端（VE）に共通接続されてブリッジ状の駆動回
路ブロック（１）が形成され、かつ上記駆動回路ブロッ
ク（１）を複数（Ｎ）個備えた記録電流駆動回路におい
て、各駆動回路ブロック（１）の上記第１の共通接続端
は第１の電位（VCC）の電源端子に共通に接続され、各
駆動回路ブロック（１）の上記第２の共通接続端は第２
の電位（VEE）が与えられる電流制限手段（IS）に共通
に接続され、各駆動回路ブロックごとに上記第１、第３
のスイッチ（Q11、Q12）のうち何れか一方が所望の記録
電流の方向に応じて時間幅Ｔの時間単位で選択されてオ
ンするよう制御されるとともに、上記第２、第４のスイ
ッチ（Q14、Q13）のうち上記第１、第３のスイッチの選
択に対応して選ばれるべき一方は上記時間幅Ｔのなかで
駆動回路ブロック順に（T/N）の時間幅だけ順次オンす
るよう制御されることを特徴とする。
にみられるように、第１、第２のスイッチ（図中例えば
Q11、Q14）が直列接続され、第３、第４のスイッチ（Q
12、Q13）が直列接続され、それぞれの接続点の間に２
端子の磁気記録ヘッド（H1）が接続されるとともに、上
記第１、第３のスイッチの他端が第１の共通接続端に共
通接続され、上記第２、第４のスイッチの他端が第２の
共通接続端（VE）に共通接続されてブリッジ状の駆動回
路ブロック（１）が形成され、かつ上記駆動回路ブロッ
ク（１）を複数（Ｎ）個備えた記録電流駆動回路におい
て、各駆動回路ブロック（１）の上記第１の共通接続端
は第１の電位（VCC）の電源端子に共通に接続され、各
駆動回路ブロック（１）の上記第２の共通接続端は第２
の電位（VEE）が与えられる電流制限手段（IS）に共通
に接続され、各駆動回路ブロックごとに上記第１、第３
のスイッチ（Q11、Q12）のうち何れか一方が所望の記録
電流の方向に応じて時間幅Ｔの時間単位で選択されてオ
ンするよう制御されるとともに、上記第２、第４のスイ
ッチ（Q14、Q13）のうち上記第１、第３のスイッチの選
択に対応して選ばれるべき一方は上記時間幅Ｔのなかで
駆動回路ブロック順に（T/N）の時間幅だけ順次オンす
るよう制御されることを特徴とする。
本発明によれば、例えば第１図の駆動回路ブロックの上
段のスイッチで記録電流の方向を、下段のスイッチで記
録電流の方向とパルスの時間幅を決めることになる。そ
して従来技術の回路のように駆動回路ブロックのブロッ
クの外にパルス幅を決めるようなスイッチを設ける必要
がない。このため、素子が少なく、回路が簡易化され、
その上、回路の低電圧化、低電力化をすることが可能に
なる。
段のスイッチで記録電流の方向を、下段のスイッチで記
録電流の方向とパルスの時間幅を決めることになる。そ
して従来技術の回路のように駆動回路ブロックのブロッ
クの外にパルス幅を決めるようなスイッチを設ける必要
がない。このため、素子が少なく、回路が簡易化され、
その上、回路の低電圧化、低電力化をすることが可能に
なる。
第１図に本発明の実施例を示す。また本実施例の基本構
成回路を第２図に示す。先ず、第２図の回路図から説明
する。
成回路を第２図に示す。先ず、第２図の回路図から説明
する。
第２図は、従来回路と同様の構成の駆動回路ブロック１
と、その電流供給端子VEに接続されたバイパス回路３と
定電流源Isとから構成される。
と、その電流供給端子VEに接続されたバイパス回路３と
定電流源Isとから構成される。
バイパス回路３は、バイパス用トランジスタQ7と、その
ゲート信号G7と、前記ドライバ17とからなり、前置ドラ
イバ17は、トランジスタQ17と、ダイオードD71、D72、D
73、D74と抵抗R7、R17とから成る。駆動回路ブロック１
および定電流源Isは、第９図と同じ回路である。駆動回
路ブロック１の電流供給端子VEには、定電流源Isの出力
端子と、電流Isをスイッチするためのゲート信号G7で制
御されるトランジスタQ7のエミッタ端子が接続される。
このゲート信号G7は、Q3およびQ4のオフの場合に、トラ
ンジスタQ7をオンになるように動作させる。
ゲート信号G7と、前記ドライバ17とからなり、前置ドラ
イバ17は、トランジスタQ17と、ダイオードD71、D72、D
73、D74と抵抗R7、R17とから成る。駆動回路ブロック１
および定電流源Isは、第９図と同じ回路である。駆動回
路ブロック１の電流供給端子VEには、定電流源Isの出力
端子と、電流Isをスイッチするためのゲート信号G7で制
御されるトランジスタQ7のエミッタ端子が接続される。
このゲート信号G7は、Q3およびQ4のオフの場合に、トラ
ンジスタQ7をオンになるように動作させる。
本回路での駆動回路ブロック１のゲート信号G3、G4は、
どちらをオンにさせるかで磁気ヘッドＨに流す記録電流
の方向を決め、オンさせる時間幅でパルス幅を決める。
この際、ゲート信号G1は記録電流Iwを＋（プラス）方向
に流す時、G2は−（マイナス）方向に流す時にそれぞれ
高レベル信号として、Q1、Q2をそれぞれオン状態となる
ようにする。
どちらをオンにさせるかで磁気ヘッドＨに流す記録電流
の方向を決め、オンさせる時間幅でパルス幅を決める。
この際、ゲート信号G1は記録電流Iwを＋（プラス）方向
に流す時、G2は−（マイナス）方向に流す時にそれぞれ
高レベル信号として、Q1、Q2をそれぞれオン状態となる
ようにする。
第１図は、第２図の回路を基本構成としたマルチトラッ
クの電流駆動回路である。本実施例では６トラック構成
としたが、トラック数が異なる場合も同様に実現でき
る。
クの電流駆動回路である。本実施例では６トラック構成
としたが、トラック数が異なる場合も同様に実現でき
る。
トラック１（Tr.1）からトラック６（Tr.6）までの駆動
回路ブロックにおいて、各々の電流供給端子を端子VEで
まとめ、この端子VEを定電流源Isを介して電源VEEに接
続する。駆動回路ブロック内の上段の２つのゲート信号
G11、G12;G21、G22;…は記録電流Iw1、Iw2、…の方向を
決めるだけであるが、下段の２つのゲート信号G13、
G14;G23、G24;…は記録電流Iw1、Iw2、…の方向を決め
ると共に、パルス電流の時間幅を決める働きをする。即
ち、上段の２つのゲート信号によって記録電流が時間幅
Ｔあるいはその倍数で電流方向が反転するとき、下段の
２つのゲート信号はT/（トラック数Ｎ）の時間幅だけ、
パルス電流を順次供給するようにする。
回路ブロックにおいて、各々の電流供給端子を端子VEで
まとめ、この端子VEを定電流源Isを介して電源VEEに接
続する。駆動回路ブロック内の上段の２つのゲート信号
G11、G12;G21、G22;…は記録電流Iw1、Iw2、…の方向を
決めるだけであるが、下段の２つのゲート信号G13、
G14;G23、G24;…は記録電流Iw1、Iw2、…の方向を決め
ると共に、パルス電流の時間幅を決める働きをする。即
ち、上段の２つのゲート信号によって記録電流が時間幅
Ｔあるいはその倍数で電流方向が反転するとき、下段の
２つのゲート信号はT/（トラック数Ｎ）の時間幅だけ、
パルス電流を順次供給するようにする。
つまり、上記の時間幅Ｔの中では、入力信号に応じて、
磁気ヘッドに正負何れかの方向の電流を流すのに対応し
て、上記下段の一方のトランジスタ例えばQ14のゲート
にT/Nの時間幅だけのパルス状のオン信号を与えること
により、例えば磁気ヘッドH1に最初のT/Nの時間幅のパ
ルス電流を流し、次のT/Nの時間幅のパルス電流は同様
に磁気ヘッドH2に流す、という具合にパルス電流を駆動
回路ブロック順に順次磁気ヘッドに供給する。このよう
な電流供給方式とすることで、マルチトラックの電流駆
動回路を実現することができる。
磁気ヘッドに正負何れかの方向の電流を流すのに対応し
て、上記下段の一方のトランジスタ例えばQ14のゲート
にT/Nの時間幅だけのパルス状のオン信号を与えること
により、例えば磁気ヘッドH1に最初のT/Nの時間幅のパ
ルス電流を流し、次のT/Nの時間幅のパルス電流は同様
に磁気ヘッドH2に流す、という具合にパルス電流を駆動
回路ブロック順に順次磁気ヘッドに供給する。このよう
な電流供給方式とすることで、マルチトラックの電流駆
動回路を実現することができる。
本実施例によれば、第９図の従来回路でパルス電流を供
給するために要したトランジスタQ15〜Q55は不要とな
り、回路構成が簡単で、構成素子数も少なくなり、その
うえ、従来これらのトランジスタQ15〜Q65にかかってい
た電圧分だけ低電圧化でき、また消費電力を少なくする
ことができる利点がある。
給するために要したトランジスタQ15〜Q55は不要とな
り、回路構成が簡単で、構成素子数も少なくなり、その
うえ、従来これらのトランジスタQ15〜Q65にかかってい
た電圧分だけ低電圧化でき、また消費電力を少なくする
ことができる利点がある。
以上説明したように、本発明によれば、マルチトラック
の磁気ヘッドにパルス状の記録電流を流す駆動回路を従
来より簡易化し、かつ、低電圧化、低電力化することが
できる。
の磁気ヘッドにパルス状の記録電流を流す駆動回路を従
来より簡易化し、かつ、低電圧化、低電力化することが
できる。
【図面の簡単な説明】 第１図は本発明の実施例図、第２図は本発明の実施例の
基本構成図、第３図は従来例の駆動回路ブロックの回路
図、第４図は第３図の回路の駆動電流の波形図、第５図
は従来例のパルス状の記録電流の駆動回路の基本構成
図、第６図は第５図の回路を用いた従来例のマルチトラ
ックの記録電流駆動回路図、第７図は第６図の動作をゲ
ート信号で示す図、第８図は第６図の記録電流タイムチ
ャート、第９図は第６図に対応する従来回路例図であ
る。 ＜符号の説明＞ １……駆動回路ブロック、３……バイパス回路 Ｑ……トランジスタ、Ｇ……ゲート信号 Is……定電流源、Ｈ……磁気ヘッド Iw……記録電流
基本構成図、第３図は従来例の駆動回路ブロックの回路
図、第４図は第３図の回路の駆動電流の波形図、第５図
は従来例のパルス状の記録電流の駆動回路の基本構成
図、第６図は第５図の回路を用いた従来例のマルチトラ
ックの記録電流駆動回路図、第７図は第６図の動作をゲ
ート信号で示す図、第８図は第６図の記録電流タイムチ
ャート、第９図は第６図に対応する従来回路例図であ
る。 ＜符号の説明＞ １……駆動回路ブロック、３……バイパス回路 Ｑ……トランジスタ、Ｇ……ゲート信号 Is……定電流源、Ｈ……磁気ヘッド Iw……記録電流
───────────────────────────────────────────────────── フロントページの続き (72)発明者 小菅 稔 神奈川県小田原市国府津2880番地 株式会 社日立製作所小田原工場内 (72)発明者 松重 博実 神奈川県小田原市国府津2880番地 株式会 社日立製作所小田原工場内 (56)参考文献 特開 昭57−147109（ＪＰ，Ａ) 特開 昭61−11905（ＪＰ，Ａ)
Claims (1)
- 【請求項１】第１、第２のスイッチが直列接続され、第
３、第４のスイッチが直列接続され、それぞれの接続点
の間に２端子の磁気記録ヘッドが接続されるとともに、
上記第１、第３のスイッチの他端が第１の共通接続端に
共通接続され、上記第２、第４のスイッチの他端が第２
の共通接続端に共通接続されてブリッジ状の駆動回路ブ
ロックが形成され、かつ上記駆動回路ブロックを複数
（Ｎ）個備えた記録電流駆動回路において、各駆動回路
ブロツクの上記第１の共通接続端は第１の電位の電源端
子に共通に接続され、各駆動回路ブロックの上記第２の
共通接続端は第２の電位が与えられる電流制限手段に共
通に接続され、各駆動回路ブロックごとに上記第１、第
３のスイッチのうち何れか一方が所望の記録電流の方向
に応じて時間幅Ｔの時間単位で選択されてオンするよう
制御されるとともに、上記第２、第４のスイッチのうち
上記第１、第３のスイッチの選択に対応して選ばれるべ
き一方は上記時間幅Ｔのなかで駆動回路ブロック順に
（T/N）の時間幅だけ順次オンするよう制御されること
を特徴とする記録電流駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61109583A JPH07118044B2 (ja) | 1986-05-15 | 1986-05-15 | 記録電流駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61109583A JPH07118044B2 (ja) | 1986-05-15 | 1986-05-15 | 記録電流駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62266706A JPS62266706A (ja) | 1987-11-19 |
| JPH07118044B2 true JPH07118044B2 (ja) | 1995-12-18 |
Family
ID=14513946
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61109583A Expired - Lifetime JPH07118044B2 (ja) | 1986-05-15 | 1986-05-15 | 記録電流駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07118044B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IT1253722B (it) * | 1991-12-18 | 1995-08-23 | Tecnotour Spa | Apparato per il pilotaggio delle testine magnetiche adibite alla registrazione di dati su supporto magnetico |
| JP2768926B2 (ja) * | 1995-11-13 | 1998-06-25 | 三星電子株式会社 | 磁気記録装置及び方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57147109A (en) * | 1981-03-06 | 1982-09-10 | Fujitsu Ltd | Write-in circuit |
| US4639794A (en) * | 1984-06-19 | 1987-01-27 | Fuji Photo Film Co., Ltd. | Multiply pulsed magnetic recording |
-
1986
- 1986-05-15 JP JP61109583A patent/JPH07118044B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62266706A (ja) | 1987-11-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5880626A (en) | Active damping for a disk drive write circuit | |
| US6285221B1 (en) | Impedance-matched, voltage-mode H-bridge write drivers | |
| US6297921B1 (en) | Write driver circuit having programmable overshoot and undershoot | |
| EP0540275B1 (en) | A circuit apparatus for driving a magnetic head | |
| EP0609993B1 (en) | Assisted low voltage write circuit | |
| JPH04372701A (ja) | 磁気ヘッド駆動回路 | |
| JPH07118044B2 (ja) | 記録電流駆動回路 | |
| US4845417A (en) | Driver for stepping motor | |
| EP0012264B1 (en) | Data transducing apparatus | |
| US6731449B2 (en) | Magnetic recording writing circuit | |
| JPH05268769A (ja) | Ｈ−ブリッジ復帰再循環回路 | |
| JPH10302208A (ja) | 磁気誘導書込みヘッド用の高速書き込みドライバ | |
| US7453659B2 (en) | Circuit and method for write current driver | |
| JP3049938B2 (ja) | Ｉｇｂｔのゲート駆動方法 | |
| JP2834739B2 (ja) | 双方向スイッチング回路 | |
| JPH0345992B2 (ja) | ||
| CN1066298C (zh) | 控制双向直流电动机的电路布置 | |
| KR910005679Y1 (ko) | 플로피 디스크 드라이브의 스텝모터 전류 제어회로 | |
| JP2595032B2 (ja) | 磁気記録装置 | |
| JPS62283404A (ja) | 記録電流駆動回路 | |
| JPS5918991A (ja) | 発光ダイオ−ド点灯用駆動回路 | |
| JPH0352597A (ja) | ステッピングモータ駆動回路 | |
| JPH0795799A (ja) | 電流駆動ステッピングモータ駆動装置 | |
| JP2543942Y2 (ja) | 磁気記録再生回路 | |
| JPS61269290A (ja) | 半導体記憶装置 |