JPH07118014B2 - パターン認識装置 - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、撮像手段からの画像データにより対象物を検
出するために必要なパターンを認識する装置に関する。

従来の技術 位置決めに必要なパターンの認識には、第５図に示した
ような装置が使用されている。

第５図において、図中符号32は、２値化回路で、テレビ
カメラ等の撮像手段31からの対象物体の画像信号を定め
られた２値化レベルにより２値化し、１画面分の画像デ
ータを２値画像メモリ33に格納させるものである。34
は、標準パターンメモリで、２値の入力画像データから
所定サイズ、この例では16×16画素の領域を切出して標
準パターンとして記憶している。35は、切出アドレス発
生回路で、２値画像メモリ33のデータから比較対象とな
る領域を決定するための切出アドレスを順次発生するも
のである。36は掃引アドレス発生回路で、２値画像メモ
リ33、及び標準パターンメモリ34から所定サイズ（16×
16画素）の領域をシフトさせるための掃引アドレスを発
生し、読出アドレスとして標準パターンメモリ34に出力
する。37は、加算器で、切出アドレス発生回路35からの
切出アドレスと掃引アドレス発生回路36からの掃引アド
レスを受け、両者の和を２値画像メモリ読出アドレスと
して２値画像メモリ33に出力する。38は、比較回路で、
２値画像メモリ33からの入力画像と、標準パターンメモ
リ34からの標準パターン画像を比較し、両者が同一値を
持つ場合には「０」を、また相違する場合には「１」を
出力する。39は累算器で、掃引アドレス発生回路36が掃
引を開始する時点でリセットされ、比較回路38から出力
される入力画像と、標準パターン画像の比較結果を、所
定サイズ（16×16画素）の領域に亘って累算し、その値
を評価値として保持する。40は、最小値保持回路で、切
出アドレス発生回路35が入力画像の切出を開始する時点
で、自身が持っている最小値がリセットされ、所定サイ
ズ（16×16画素）の領域に掃引が終了する毎に、累算器
39が保持している評価値と比較し、累算器39の評価値の
方が小さい場合には、累算器39の評価値に置換する一
方、置換した場合には置換パルスを出力する。41は、切
出アドレス保持レジスタで、切出アドレス発生回路35の
発生する切出アドレスを受け、最小値保持回路40からの
置換パルスを受けたとき、切出アドレスを記憶する。

このような従来装置において、２値画像メモリ33からの
２値の入力画像から認識対象となる特徴部分を標準パタ
ーンとして標準パターンメモリ34にセットしておく。

まず、第１の大きなループでの動作に先立って、切出ア
ドレス発生回路35から最小値リセット信号を出力して最
小値保持回路40に適当な値を設定する。このような準備
を終えた段階で、切出アドレス発生回路35が出力する切
出アドレスをＸ方向に64、Ｙ方向に64の矩形の領域を掃
引するように変更しながら評価の最小値を求める。第１
のループにおける切出アドレスの一つに対して、掃引ア
ドレス発生回路36からの累算器リセット信号を出力して
累算器39の評価値を「０」とする。

次に、第２のループの動作に入ると、掃引アドレス発生
回路36は、16×16画素の領域を掃引するように掃引アド
レスを発生する。この掃引アドレスは標準パターンメモ
リ34の読出アドレスとなり、標準パターンの左上隅の画
素を示すアドレスから標準パターンの16×16画素を掃引
するように次々と出力されていく。

掃引アドレスは、切出アドレス発生回路35から出力され
る切出アドレスと加算器37により加算されて２値画像メ
モリ読出アドレスに変換される。２値画像メモリ読出ア
ドレスは、最初、２値の入力画像の切出アドレスから始
まって、このアドレスを左上隅とする16×16画素の領域
を掃引するように次々と出力される。２値画像メモリ読
出アドレスは、２値画像メモリ33に出力され、２値画像
メモリ33に記憶されている入力画像の読出アドレスを決
定させる。このようにして２値画像メモリ33から読出さ
れた入力画像は、比較回路38に出力される。

一方、標準パターン読出アドレスは、標準パターンメモ
リ34に出力され、標準パターンメモリ34に格納されてい
る標準パターン画像の読出しのためのアドレスの決定に
用いられる。標準パターンメモリ34から読出された標準
パターン画像は、比較回路38に出力され、先の２値画像
メモリ33からの入力画像と比較され、比較結果が累算器
39に出力される。

累算器39は、掃引アドレス発生回路36の指示により、２
値画像メモリ33と標準パターンメモリ34の16×16画素の
領域の掃引により、その１画素毎に比較回路38の出力を
累算器39に加算する。２値画像メモリ33と標準パターン
メモリ34の16×16画素の領域の掃引が終了すると、累算
器39に評価値が得られるから、この値を最小値保持回路
40に出力する。

最小値保持回路40では、掃引アドレス発生回路36からの
評価ストローブ信号により評価値と最小値を比較し、評
価値が小さい場合には最小値を評価値で更新して、置換
パルスを切出アドレス保持回路41に出力する。

切出アドレス保持回路41では、切出アドレス発生回路35
からの切出アドレスを置換パルスによって保持し、評価
の最小値を出力したアドレスを記憶する。

２値画像メモリ33と標準パターンメモリ34の16×16画素
の掃引を行うループが終了して評価ストローブ信号によ
り評価値と最小値を比較すると、切出アドレス発生回路
35の出力する切出アドレスを次の値と比較して再び第１
のループを実行する。

このようにして、切出アドレス発生回路35が出力する切
出アドレスがＸ、Ｙそれぞれ64画素の矩形領域の掃引を
行うと、第１のループを終了し、最小の評価値、及びこ
の最小値を得たＸ、Ｙの値が求められて、目的とする認
識動作を終了する。

発明が解決しようとする課題 このように画像データを２値化してから認識処理を行う
ため、２値化のための適切な２値化レベルを設定する必
要があるばかりでなく、濃淡を含む多階調な物体の認識
には適用できないという問題があった。

本発明はこのような問題に鑑みてなされたものであっ
て、多階調物体の認識をも可能ならしめる新規なパター
ン認識装置を提供することにある。

課題を解決するための手段 このような問題を解決するために本発明においては、撮
像手段からの予め定めた所定の画像信号をディジタル変
換して得た標準パターンを格納する手段と、撮像手段か
らの被認識物の画像信号をディジタル変換して得た入力
画像を格納するフレームメモリと、前記入力画像の所定
領域を決定する切出アドレスを順次発生する切出アドレ
ス発生手段と、前記入力画像の所定領域及び前記標準パ
ターンの格納領域を掃引する掃引アドレスと前記切出ア
ドレスとを加算した読出アドレスを出力する第１の加算
手段と、前記読出アドレスにより前記フレームメモリか
ら読出された前記入力画像にオフセット値を加算する第
２の加算手段と、この第２の加算手段より出力される前
記入力画像と前記標準パターンとの前記掃引アドレスの
応じた画素毎に差分の絶対値を求める手段と、前記標準
パターンの全画素について前記差分を加算した評価値を
得る手段と、前記評価値が最小となる前記切出アドレス
を算出する手段とを備え、前記オフセット値を順次変更
して前記評価値が最小となる前記切出アドレスを算出す
るようにしたものである。

作用 入力画像に加えるオフセットレベルと入力画素の切出位
置を求めることにより、濃淡情報を含む標準パターンに
最も近似した点を検出することができる。

実施例 そこで、以下に本発明の詳細を図示した実施例に基づい
て説明する。

第１図は、本発明の一実施例を示すものであって、図中
符号21は、A/Dコンバータで、テレビカメラ等の撮像装
置11からの画像信号をディジタル信号に変換し、１画面
分のデータをフレームメモリ13に格納させる。14は、標
準パターンメモリで、入力画像から所定サイズ、この実
施例では16×16画素分の領域を切出して標準パターンと
して格納する。15は、切出アドレス発生回路で、フレー
ムメモリ13の入力画像データから、標準パターンと比較
するための領域を決定するための切出アドレスを順次発
生する。16は、掃引アドレス発生回路で、フレームメモ
リ13、及び標準パターンメモリ14から所定サイズ、例え
ば16×16画素の領域を掃引するための掃引アドレスを発
生し、これを標準パターンメモリ読出アドレスとして標
準パターンメモリ14に出力する。17は加算器で、切出ア
ドレス発生回路15からの切出アドレスと、掃引アドレス
発生回路16からの掃引アドレスとを受け、両アドレスの
和をフレームメモリ読出アドレスとしてフレームメモリ
13に出力する。

18はオフセット発生回路で、切出アドレス発生回路15が
定められた切出領域の掃引を終了する毎に発生するパル
スにより１ずつ増加するオフセット値を出力する。19
は、加算器で、フレームメモリ13から読出される入力画
像にオフセット発生回路18からのオフセット値を加算す
る。20は減算器で、加算器19から出力される入力画像と
オフセット値の和から標準パターンメモリ14からの標準
パターン画像を引算し、絶対値回路21に出力する。22は
累算器で、掃引アドレス発生回路16が掃引を開始する時
点で、リセットされ、絶対値回路21から出力される絶対
値を16×16画素分の領域の掃引の間、累算して絶対値と
して保持する。23は、最小値保持回路で、切出アドレス
発生回路15が入力画素の切出を開始する時点で、自身が
保持している最小値をリセットされ、16×16画素の領域
の掃引が終了する毎に累算器22が保持している評価値と
自身の持つ最小値を比較する。評価値の方が小さい場合
には最小値保持回路22の最小値を評価値で更新するとと
もに、置換したことを示す置換パルスを出力する。24
は、切出アドレス保持レジスタで、切出アドレス発生回
路15からの切出アドレスを受け、最小値保持回路23が置
換パルスを出力したときに、切出アドレスを記憶する。

次に、このように構成した装置の動作について説明す
る。

第３図は、前述したフレームメモリ13を示すものであっ
て、Ｘ方向、Ｙ方向にともに79画素を有しており、第２
図に示したフレームメモリ読出アドレスが〔１〕のタイ
ミングにおいては、第３図の〔１〕に示すＸ＝1,Y＝１
を切出すためのアドレスを出力し、また第２図のフレー
ムメモリ読出アドレスが〔２〕のタイミングでは、第３
図の〔２〕に示すＸ＝2,Y＝１を切出アドレスを出力す
るというように、切出アドレスを順次増加しながら、Ｘ
方向に64、Ｙ方向に64の矩形領域を掃引し、最後に第２
図のフレームメモリ読出アドレスが〔4096〕のタイミン
グでは第３図の〔4096〕に示すＸ＝64,Y＝64の切出アド
レスを出力する。このようにして、切出アドレスが決る
と、この切出アドレスを左上の画素とする16×16画素の
領域が評価の対象となる。

次に、第１図に示した装置の動作をさらに詳説する。

入力画像から認識対象となる形状のうち、特徴をとらえ
た部分を標準パターンとして標準パターンメモリ14にセ
ットしておく。この実施例では、オフセット値を変更し
ながら評価の最小値を求める第１の大きなループと、フ
レームメモリ13の切出アドレスを変更しながら評価の最
小を求める第２の中ループと、フレームメモリ読出アド
レス、及び標準パターンメモリの読出アドレスを掃引し
ながら評価値を求める第３のループの動作に分かれてお
り、第３のループは第２のループに、また第２のループ
は第１のループに含まれている。

第１のループの動作に先立って、切出アドレス発生回路
15は、最小値リセット信号を最小値リセット保持回路23
に出力して、最小値を適当な値にセットする。同時にオ
フセット発生回路18からのオフセット値を「０」として
第１ループ、第２ループの動作に入る。

第１の大きなループにおいては、オフセット発生回路18
が出力するオフセット値を第２図（VI）に示したように
１ずつ増加させながら評価の最小値を求める。第２のル
ープでの動作は、切出アドレス発生回路15が出力する切
出アドレスを、第２図，第３図に示したようにＸ方向に
64、Ｙ方向に64の矩形の領域を掃引するように変更しな
がら評価の最小値を求める。第２のループにおける切出
アドレスの１つに対して第２図に示したように、掃引ア
ドレス発生回路16から累算器リセット信号（II）を出力
して累算器22の評価値を「０」にする（Ｉ）。

次に第３のループの動作に入り、掃引アドレス発生回路
16は、16×16画素の領域を掃引するように掃引アドレス
を発生する。この掃引アドレスは、標準パターンメモリ
読出用のアドレスとなり、最初に標準パターンの左上隅
の画素を示すアドレスから始まって、標準パターンの16
×16の領域を掃引するように次々と出力される。この掃
引アドレスは、加算器17により切出アドレス発生回路15
からの切出アドレスと加算され、フレームメモリ13の読
出アドレスになる。このフレームメモリ読出アドレス
は、最初、入力画像の切出アドレスから始まって、この
アドレスを左上隅とする16×16画素を掃引するように次
々と出力される。このフレームメモリ読出アドレスは、
フレームメモリ13に送られ、ここで格納されている入力
画像の読出アドレスを決定するのに用いられる。このよ
うにしてフレームメモリ13から読出された入力画像はオ
フセット回路18からのオフセット値と加算器19により加
算されて減算器20に出力される。

一方、標準パターン読出アドレスは、標準パターンメモ
リ14に送られ、標準パターンメモリ14に記憶されている
標準パターン画像（第４図）の読出アドレスの決定に使
用される。このようにして標準パターンメモリ14から読
出された標準パターン画像は、減算器20に送られ、加算
器19からの入力画像からこの標準パターン画像が差引か
れて絶対値回路21に出力される。絶対値回路21は、入力
画像と標準パターン画像の差分画像の絶対値を累算器22
に出力する。累算器22は、掃引アドレス発生回路16から
のアドレスによりフレームメモリ13と標準パターンメモ
リ14の16×16画素の領域の掃引に基づいて、その１画素
毎に差分画像の絶対値を自身の値に加算する。

フレームメモリ13と標準パターン14の16×16の領域の掃
引が終了すると、累算器22には評価値が得られているこ
とになるから、この値を最小値保持回路23に格納させ
る。最小値保持回路23は、掃引アドレス発生回路16から
の評価ストローブ信号（第２図III）により評価値と、
自身の最小値とを比較し、評価値の方が小さいときには
評価値で更新し、同時に置換パルスを切出アドレス保持
回路23に出力する。切出アドレス保持回路23は、切出ア
ドレス発生回路15からの切出アドレスを置換パルスに基
づいて保持し、評価の最小値を得た切出アドレスを記憶
する。

フレームメモリ13と標準パターンメモリ14の16×16画素
の領域の掃引を行う第３のループの動作が終了して評価
ストローブ信号により評価値と最小値の比較を行うと、
切出アドレス発生回路15は切出アドレスを次の値に変更
して第２のループの実行を続ける。切出アドレス発生回
路15からの切出アドレスがＸ、Ｙそれぞれ64の矩形領域
の掃引を完了すると、第２のループの動作が終了したこ
とになり、１つのオフセット値に対する最小の評価値が
求められることになる。第２のループの動作が終了する
と、オフセット発生回路18からのオフセット値を「１」
だけ増加させて第１のループの実行を続ける。オフセッ
ト発生回路18から出力するオフセット値が所定値、この
実施例では「３」に達した段階で、第１のループの動作
を終了して、オフセット値全体に対する最小の評価値
と、この値を得たＸ、Ｙのアドレスを求めて認識動作を
終了する。

このようにオフセット値を順次変更しながら認識動作を
行うため、濃淡を有する多階調パターンであっても認識
動作を行うことができる。

なお、この実施例においてオフセット値を「０」から
「３」までの正の値として変化させる場合に例を採って
説明したが、負から正に変化、例えば「−５」から
「５」に変化させるようにすれば、階調差を拡大して正
確なパターン認識を行うことができる。

また、この実施例においては、入力画像と標準パターン
画像の差分の絶対値を用いているが、自乗値を用いるよ
うにしても同様の作用効果を奏することは明らかであ
る。

発明の効果 以上、説明したように本発明においては、撮像手段から
の予め定めた所定の画像信号をディジタル変換して得た
標準パターンを格納する手段と、撮像手段からの被認識
物の画像信号をディジタル変換して得た入力画像を格納
するフレームメモリと、前記入力画像の所定領域を決定
する切出アドレスを順次発生する切出アドレス発生手段
と、前記入力画像の所定領域及び前記標準パターンの格
納領域を掃引する掃引アドレスと前記切出アドレスとを
加算した読出アドレスを出力する第１の加算手段と、前
記読出アドレスにより前記フレームメモリから読出され
た前記入力画像にオフセット値を加算する第２の加算手
段と、この第２の加算手段より出力される前記入力画像
と前記標準パターンとの前記掃引アドレスの応じた画素
毎に差分の絶対値を求める手段と、前記標準パターンの
全画素について前記差分を加算した評価値を得る手段
と、前記評価値が最小となる前記切出アドレスを算出す
る手段とを備えたので、入力画像と標準パターン画像の
差分画像の絶対値を最小にする切出アドレスと、オフセ
ット値を定められた範囲で変化させて認識動作を行わせ
ることができて、濃淡を含む多階調画像や撮像手段の感
度変化、照明の照度変化、さらには対象物体を状態変化
に対しても高い安定性と信頼性でもって認識を行うこと
ができる。

また、２値レベルの設定が不要となるため、認識時間を
短縮することが可能となる。

【図面の簡単な説明】 第１図は本発明の一実施例を示す装置のブロック図、第
２図，第３図は同上装置の動作を示すタイミング図と、
フレームメモリ上の画像配置切出アドレスの関係を示す
説明図、第４図は標準パターンメモリ上の画素配置を示
す説明図、及び第５図は従来のパターン認識装置の一例
を示すブロック図である。 11……撮像手段、12……A/Dコンバータ、13……フレー
ムメモリ、14……標準パターンメモリ、15……切出アド
レス発生回路、16……掃引アドレス発生回路、17……加
算器、18……オフセット発生回路、19……加算器、20…
…減算器、21……絶対値回路、22……累算器、23……最
小値保持回路、24……切出アドレス保持回路。

Claims (1)

【特許請求の範囲】
1. 【請求項１】撮像手段からの予め定めた所定の画像信号
   をディジタル変換して得た標準パターンを格納する手段
   と、撮像手段からの被認識物の画像信号をディジタル変
   換して得た入力画像を格納するフレームメモリと、前記
   入力画像の所定領域を決定する切出アドレスを順次発生
   する切出アドレス発生手段と、前記入力画像の所定領域
   及び前記標準パターンの格納領域を掃引する掃引アドレ
   スと前記切出アドレスとを加算した読出アドレスを出力
   する第１の加算手段と、前記読出アドレスにより前記フ
   レームメモリから読出された前記入力画像にオフセット
   値を加算する第２の加算手段と、この第２の加算手段よ
   り出力される前記入力画像と前記標準パターンとの前記
   掃引アドレスの応じた画素毎に差分の絶対値を求める手
   段と、前記標準パターンの全画素について前記差分を加
   算した評価値を得る手段と、前記評価値が最小となる前
   記切出アドレスを算出する手段とを備え、前記オフセッ
   ト値を順次変更して前記評価値が最小となる前記切出ア
   ドレスを算出することを特徴とするパターン認識装置。