JPH0711556B2 - Electrostatic breakdown voltage test method and device - Google Patents

Electrostatic breakdown voltage test method and device

Info

Publication number
JPH0711556B2
JPH0711556B2 JP61082394A JP8239486A JPH0711556B2 JP H0711556 B2 JPH0711556 B2 JP H0711556B2 JP 61082394 A JP61082394 A JP 61082394A JP 8239486 A JP8239486 A JP 8239486A JP H0711556 B2 JPH0711556 B2 JP H0711556B2
Authority
JP
Japan
Prior art keywords
external lead
discharge rod
terminals
terminal
internal circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP61082394A
Other languages
Japanese (ja)
Other versions
JPS62239069A (en
Inventor
一彦 稲村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP61082394A priority Critical patent/JPH0711556B2/en
Priority to US07/033,495 priority patent/US4806857A/en
Priority to DE8787303105T priority patent/DE3771555D1/en
Priority to EP87303105A priority patent/EP0243045B1/en
Publication of JPS62239069A publication Critical patent/JPS62239069A/en
Publication of JPH0711556B2 publication Critical patent/JPH0711556B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Relating To Insulation (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は半導体装置の静電耐圧試験方法及びその装置に
関する。
The present invention relates to an electrostatic withstand voltage test method for semiconductor devices and an apparatus therefor.

(従来の技術) MOSLSIは、高集積化や微細化につれて、設計パターンが
2μm以下と微細になり、ゲート酸化膜も35μm以下と
薄くなるため、静電破壊を起こしやすくなっており、更
にパッケージの多様化も静電、破壊問題の一因となって
いる。
(Prior Art) With high integration and miniaturization, MOSLSI is prone to electrostatic breakdown because the design pattern becomes as fine as 2 μm or less and the gate oxide film becomes thin as 35 μm or less. Diversification also contributes to electrostatic and destruction problems.

例えば、フラットパッケージはモールド樹脂が薄いので
パッケージの静電容量が大きい、帯電電荷量が多くなり
がちである。チップオンボードの場合には、チップに静
電気が直接帯電する。帯電した静電気はゲート酸化膜や
接合を破壊する。
For example, since the flat package has a thin mold resin, the electrostatic capacitance of the package is large and the amount of electric charge tends to increase. In the case of chip-on-board, static electricity is directly charged on the chip. The charged static electricity destroys the gate oxide film and the junction.

この静電気破壊現象のメカニズムは、パッケージ表面に
静電気が帯電し、リードを経て放電するときに回路を破
壊するものである。この種の破壊現象に対する試験方法
としては、従来、人体放電法、チャージドデバイス法等
があった。
The mechanism of this electrostatic breakdown phenomenon is that the circuit is destroyed when static electricity is charged on the package surface and discharged through the leads. Conventionally, as a test method for this kind of destruction phenomenon, there have been a human body discharge method, a charged device method and the like.

これに対し、本出願人は先にパッケージに電荷を帯電さ
せて破壊試験を行う方法(以下、パッケージ帯電破壊試
験方法という)を提案した。これは特開昭60-73375又は
日経エレクトロニクス1984・4・23に詳説されている。
On the other hand, the present applicant has previously proposed a method of performing a destructive test by charging the package with electric charges (hereinafter, referred to as a package electrostatic destructive test method). This is described in detail in JP-A-60-73375 or Nikkei Electronics 1984/4/23.

このパツケージ帯電破壊試験方法の利用により、パッケ
ージ帯電による静電気破壊現象での等価パラメータの決
定、破壊帯圧の向上したデバイスパターン、回路、パッ
ケージ形状の設計等が容易と成った。
By using this package electrification breakdown test method, it became easy to determine equivalent parameters in the electrostatic breakdown phenomenon due to package electrification, design device patterns, circuits, and package shapes with improved breakdown pressure.

(発明が解決しようとする問題点) しかしながら、放電後であっても内部回路内に残留した
電荷の為、内部回路内で静電破壊が生じたり、内部回路
のテストを行うテスト装置が誤動作したりする等の問題
があった。
(Problems to be solved by the invention) However, even after discharging, the electric charge remaining in the internal circuit causes electrostatic breakdown in the internal circuit, or the test device for testing the internal circuit malfunctions. There was such a problem as

(問題点を解決するための手段) 上記のような問題を解決するために、本願発明は、半導
体装置のパッケージに帯電された電荷を放電棒により放
電させた後、放電棒を半導体装置の所定の外部リード端
子に接触させたまま、除電端子により内部回路に残留し
た電荷を除電した、その後、除電端子を内部回路のテス
トを行うテスト装置に接続するようにしたものである。
(Means for Solving Problems) In order to solve the above problems, according to the present invention, after discharging a charge charged in a package of a semiconductor device by a discharge rod, the discharge rod is set to a predetermined size of the semiconductor device. The electric charge remaining in the internal circuit is removed by the static elimination terminal while being in contact with the external lead terminal, and then the static elimination terminal is connected to a test device for testing the internal circuit.

(作用) 本発明によれば、所定の外部リード端子と放電棒とを接
触させたまま除電端子により内部回路に残留した電荷を
除電した後、除電端子をテスト装置と接続するようにし
たので、除電の際、内部回路に逆電圧が加わり静電破壊
が発生することがなく、また、テスト装置の誤動作等の
影響を及ぼすことがなくなる。
(Operation) According to the present invention, since the electric charge remaining in the internal circuit is eliminated by the static elimination terminal while keeping the predetermined external lead terminal and the discharge rod in contact with each other, the static elimination terminal is connected to the test device. At the time of static elimination, no reverse voltage is applied to the internal circuit to cause electrostatic breakdown, and there is no influence such as malfunction of the test apparatus.

(実施例) 以下本発明の実施例を図面を用いて説明する。第1図
は、本発明の一実施例の概要を示す図である。
(Examples) Examples of the present invention will be described below with reference to the drawings. FIG. 1 is a diagram showing an outline of an embodiment of the present invention.

図において、静電耐圧試験装置1は被試験のIC2のパッ
ケージに、直流の高電圧を印加する印加電極3と、IC2
の所定リードに接触し放電を行わしめる放電棒4と、IC
2の全リードと接触し、放電完了後のIC2の回路内に微少
に残った電荷を取り除く端子5aとを有する。
In the figure, an electrostatic withstand voltage test apparatus 1 includes an IC2 to be tested, an application electrode 3 for applying a high DC voltage, and an IC2 to an IC2 package to be tested.
The discharge rod 4 that contacts the specified lead of the
It has a terminal 5a that contacts all the leads of 2 and removes the minute charge remaining in the circuit of IC 2 after the discharge is completed.

印加電極3は直流の高電圧発生器6に接続されており、
この高電圧発生器6は0Vから3kV程度の電圧を任意に発
生させることができるものが好ましい。
The application electrode 3 is connected to a direct current high voltage generator 6,
It is preferable that the high voltage generator 6 be capable of arbitrarily generating a voltage of about 0V to 3kV.

放電棒4はモータを駆動源とする、スライド機構等を有
し、X−Y方向の動作により任意のリード上に移動する
ことが出来るとともにZ方向の動作(上下動)により所
定のリードとの接触、離間を行う。又この放電棒4は等
価インピーダンス手段7に接続されておりこれによりIC
2からの放電を調整することができる。尚、図面で放電
棒4がX−Y−Z方向に動く様に図示されているが、こ
の放電棒4は上下動のみの機能を有し、X−Y方向は印
加電極3を含むテーブル自体が動いても良い。又、この
駆動源はモータに限らず空気圧や油圧を用いても良い。
The discharge rod 4 has a slide mechanism, which uses a motor as a drive source, and can move onto an arbitrary lead by an operation in the X-Y directions, and can move with a predetermined lead by an operation in the Z direction (vertical movement). Contact and separate. Further, this discharge rod 4 is connected to the equivalent impedance means 7, which enables the IC
The discharge from 2 can be adjusted. Although the discharge rod 4 is illustrated as moving in the X-Y-Z directions in the drawing, the discharge rod 4 has a function of only vertical movement, and the table itself including the application electrode 3 is in the X-Y direction. May move. Further, the drive source is not limited to the motor, and air pressure or hydraulic pressure may be used.

端子5aは端子台5bに固定されておりこの端子台5bととも
に移動する。又この端子5aは接地電位に接続されるとと
もに、少なくともIC2のリードと同じ数が用意されてお
り、IC2方向へ移動することにより、全リードとの接触
が可能となる。IC2がデュアルインライン型パッケージI
Cの様に2方向へリード導出している場合には左右1組
のものを用意し、チップキャリア等の4方向へリード導
出している場合には4方向で1組のものを用意する。こ
こで、4方向で1組の場合は端子5aの数はリードの数と
同じ数でないとリードの接触が困難になることは言うま
でもないことである。又、端子5aは接地電位の他、リレ
ー等のスイッチ8により、テスタ9にも切り換えること
が出来るようにしておくと電荷の除去の他IC2に静電破
壊が発生しているかどうかがすぐにわかるようになると
ともにテスタの端子を設けるためのスペースを節約する
ことができるので好ましい。しかしながら、端子5aとは
別にテスタ用の端子を設けてこれにより静電破壊が発生
しているかどうかを測定することも可能であることは言
うまでもない。尚、図面では端子5aの一方の接続を省略
してあるが、他方と同様である。
The terminal 5a is fixed to the terminal block 5b and moves together with this terminal block 5b. The terminals 5a are connected to the ground potential, and at least the same number as the leads of the IC2 are prepared. By moving in the IC2 direction, it is possible to make contact with all the leads. IC2 is a dual in-line type package I
If the leads are led out in two directions like C, one set is prepared on the left and right, and if the leads are led out in four directions such as a chip carrier, one set is prepared in four directions. Needless to say, if the number of terminals 5a is not the same as the number of leads in the case of one set in four directions, it becomes difficult to contact the leads. In addition to the ground potential of the terminal 5a, if the switch 8 such as a relay can be switched to the tester 9, it is possible to immediately understand whether the electrostatic breakdown has occurred in the IC 2 in addition to the removal of the electric charge. This is preferable because the space for providing the terminals of the tester can be saved. However, it goes without saying that it is also possible to provide a terminal for a tester separately from the terminal 5a and thereby measure whether or not electrostatic breakdown has occurred. Although the connection of one of the terminals 5a is omitted in the drawing, it is the same as the other.

以下第2図を様いてこの静電耐圧試験装置1の試験ステ
ップを説明する。
The test steps of the electrostatic breakdown voltage test apparatus 1 will be described below with reference to FIG.

(A) IC2を印加電極3上に装填する。印加電極3はI
C2がちょうどはまりこむ程度の型枠を有すると位置決め
が容易なので好ましい。
(A) IC2 is loaded on the application electrode 3. Application electrode 3 is I
It is preferable to have a formwork that allows C2 to just fit in because it facilitates positioning.

以下(B)からが各リードに対する静電耐圧試験のステ
ップである。
The steps from (B) below are the steps of the electrostatic breakdown voltage test for each lead.

(B) 印加電極3に高電圧を印加する。(B) A high voltage is applied to the application electrode 3.

(C) そのまま指定のリードに放電棒4を下降し放電
を起こさせる。しかる後、高電圧を切断する。
(C) The discharge rod 4 is lowered to the designated lead as it is, and the discharge is caused. Then, the high voltage is cut off.

(D) リードと放電棒4を接触させたままでリードに
端子5aを押し当ててIC2の回路内に残った電荷を除去す
る。リードと放電棒4を接触させたままにしておくの
は、高電圧によるパッケージを通した電荷の浸入によ
り、回路内に電荷が帯電しているので端子5aによる電荷
の除去の際に逆電圧がかかり放電させたリード以外のと
ころで静電破壊が発生するのを防ぐためである。
(D) The terminal 5a is pressed against the lead while the lead and the discharge rod 4 are in contact with each other to remove the electric charge remaining in the circuit of the IC2. The lead and the discharge rod 4 are kept in contact with each other because the electric charge is charged in the circuit due to the intrusion of the electric charge through the package due to the high voltage, and therefore the reverse voltage is applied when the electric charge is removed by the terminal 5a. This is to prevent electrostatic breakdown from occurring in areas other than the leads that have been subjected to such discharge.

回路内の電荷を除去した後、スイッチ8を切り換えてテ
スタ9に接続し静電破壊が起こっているかどうかを検査
する。ここで回路内の電荷を除去した後でないと、残留
電荷のために、テスタが誤動作したり、最悪の場合には
テスタが破壊されてしまう恐れがる。
After removing the electric charge in the circuit, the switch 8 is switched to connect to the tester 9 to inspect whether electrostatic breakdown has occurred. If the charges in the circuit are not removed here, the residual charges may cause the tester to malfunction or, in the worst case, destroy the tester.

(E) 放電棒4及び端子5aをリードから離間する。(E) Separate the discharge rod 4 and the terminal 5a from the lead.

これにより所定のリードに対する一回の静電耐圧試験の
ステップが終了する。この(B)〜(E)のステップを
各リード毎に繰り返す。又印加電極3に印加する電圧を
換えて繰り返す。
This completes one step of the electrostatic withstand voltage test for the predetermined lead. The steps (B) to (E) are repeated for each lead. Further, the voltage applied to the application electrode 3 is changed and the operation is repeated.

(F) 各リードに対する静電耐圧試験が終了したら印
加電極3からIC2を取り外す。
(F) After completing the electrostatic withstand voltage test for each lead, remove IC2 from the application electrode 3.

この様なステップにより静電耐圧試験を行うことができ
るのである。
The electrostatic breakdown voltage test can be performed by such steps.

次に、第3図により静電耐圧試験装置の一実施例の全体
をより詳細に説明する。静電耐圧試験装置1は第1図に
より説明した印加電極3、端子台5b等を含むテストテー
ブルユニット31と、テストテーブル台32と、テストテー
ブルユニット31に動力を伝える駆動部33と、放電棒4を
IC2の任意のリード上に移動させる放電棒駆動台34とか
ら構成される。
Next, the whole one embodiment of the electrostatic breakdown voltage test apparatus will be described in more detail with reference to FIG. The electrostatic withstand voltage test apparatus 1 includes a test table unit 31 including the application electrode 3 and the terminal block 5b described with reference to FIG. 1, a test table base 32, a drive unit 33 for transmitting power to the test table unit 31, and a discharge rod. 4
It is composed of a discharge rod driving base 34 which is moved onto an arbitrary lead of the IC2.

テストテーブルユニット31及びテストテーブル台32は第
4図に示す様に構成される。
The test table unit 31 and the test table base 32 are constructed as shown in FIG.

第4図(a)はテストテーブル台32であり、駆動部33の
一部であるレバーL1〜L8が表示している。又、この側方
にはテストテーブルユニット31と電気的に接続するため
のコネクタ1が設けられている。
Figure 4 (a) is a test table top 32, the lever L 1 ~L 8 which is a part of the drive unit 33 is displaying. A connector 1 for electrically connecting to the test table unit 31 is provided on the side.

(b)及び(c)はテストテーブルユニット31であり、
それぞれPLCC用及びDIP用を示す。テストテーブルユニ
ット31は穴42が4箇所設けられており、テストテーブル
台32に設けられた突起43によってガイドし固定する。又
テストテーブルユニット31の下方にはコネクタ41と勘合
する別のコネクタが設けられており、穴42と突起43の勘
合により同時にコネクタ接続も完了するように配置され
る。更に、テストテーブルユニットに設けられた端子台
5及びICを押えるためのチャック44の下方にはレバーL1
〜L8に対応する位置にカムが突出しており、レバーL1
L8中央方向へ向かう動きにより押され駆動する。
(B) and (c) are the test table unit 31,
They are for PLCC and DIP, respectively. The test table unit 31 is provided with four holes 42 and is guided and fixed by the projections 43 provided on the test table base 32. Further, below the test table unit 31, another connector that fits with the connector 41 is provided, and the connector is arranged so that the connector connection is completed at the same time by fitting the hole 42 and the protrusion 43. Further, below the chuck 44 for pressing the terminal block 5 and the IC provided on the test table unit, the lever L 1
~ The cam is protruding to the position corresponding to L 8 and lever L 1 ~
L 8 Driven by the movement toward the center.

PLCC用テストテーブルユニット(b)はPLCCの4方向に
導出したリードに接触する様に4つの端子台5bを有す
又、パッケージの4つの角を押える様に4つのチャック
44の計8つのスライド部を有する。これらは、中央方向
と反対方向に弾性的に支持されており、上記中央方向へ
向かう動きによりこの方向へスライドする様になってい
る。
The PLCC test table unit (b) has four terminal blocks 5b so as to contact the leads led out in four directions of the PLCC, and also four chucks to press the four corners of the package.
It has a total of eight slide parts of 44. These are elastically supported in the direction opposite to the central direction, and are slid in this direction by the movement toward the central direction.

DIP用のテストテーブルユニット(c)はICの長辺に並
んだリードに接触する1組の端子台5b有しICの短辺を押
える1組のチャック44の計4つのスライド部を有する。
これらも同様に中央方向へスライドする構造になってい
るが、動作させる際レバーL1〜L8のうち、対応するスラ
イド部がない部分がありこのレバーは駆動させなくても
よい。
The test table unit (c) for DIP has a total of four slide portions, that is, a set of terminal blocks 5b that come into contact with leads arranged on the long side of the IC and a set of chucks 44 that press the short side of the IC.
These also have a structure that slides toward the center, but when they are operated, there is a part of the levers L 1 to L 8 that does not have a corresponding slide portion, and this lever does not have to be driven.

駆動部33は第5図に示すように、3枚の板カムC1〜C3
有し、これらは同軸を中心としてそれぞれ独立に回転し
得る様に配置され、それぞれモータM1〜M3により各々タ
イミングベルトを介して駆動される。カムCの周囲には
この軸を中心とする同心円上に8本のシャフトが等配に
て設けられており、それぞれのシャフトはベアリングに
より回転し得る様に支持されている。それぞれのシャフ
トの上端にはレバーL1〜L8が設けられ、L1及びL5はカム
C3に、L2,L4,L6及びL8はカムC1に、L3及びL7はカムC2
にそれぞれ従動する様に形成されている。それぞれレバ
ーL1からL8の下方にはカムCに従動する従動レバーが設
けられている。これらレバーはそれぞれシャフトに固定
されているので、カムCを介して伝達されるモータMの
動きをレバーL1〜L8に伝えることができる。
As shown in FIG. 5, the drive unit 33 has three plate cams C 1 to C 3 , which are arranged so as to be able to independently rotate about a coaxial axis, and motors M 1 to M 3 respectively. Are each driven via a timing belt. Eight shafts are equidistantly arranged around the cam C on a concentric circle centered on this axis, and each shaft is rotatably supported by bearings. The upper end of each shaft is provided lever L 1 ~L 8, L 1 and L 5 cam
To C 3, L 2, L 4 , L 6 and L 8 is a cam C 1, L 3 and L 7 is cam C 2
It is formed to follow each. A driven lever that is driven by the cam C is provided below each of the levers L 1 to L 8 . Since each of these levers is fixed to the shaft, the movement of the motor M transmitted via the cam C can be transmitted to the levers L 1 to L 8 .

本実施例は試験するICの種類、形状によってテストテー
ブルユニット31を容易に取り替えることができるので、
パッケージ形状の異なる複数のICを検査しなければなら
ない場合であっても検査を容易に行うことができる。
In this embodiment, the test table unit 31 can be easily replaced depending on the type and shape of the IC to be tested.
Even if a plurality of ICs having different package shapes have to be inspected, the inspection can be easily performed.

以下実施例の変形例を説明する。A modification of the embodiment will be described below.

実施例において、ICの印加電極3上への固定はチャック
を用いたが、印加電極3に小さい穴を形成しこの穴から
真空引きを行って真空チャックを行っても良い。又、端
子5aはテスタの端子を兼ねるために各リード毎に分割さ
れているが、テスタ端子を別に設ければ全リードに亘る
板状のものでも良く、これによりICの回路内の電荷を取
り除くことができる。
In the embodiment, the chuck is used to fix the IC on the application electrode 3, but a small hole may be formed in the application electrode 3 and vacuum suction may be performed by vacuuming from this hole. Further, the terminal 5a is divided for each lead in order to serve also as the terminal of the tester, but if the tester terminal is separately provided, it may be a plate-like one extending over all the leads, thereby removing charges in the circuit of the IC. be able to.

(発明の効果) 本発明によれば、内部回路内で静電破壊を発生させるこ
となく、さらに、テスト装置に影響を与えることのない
半導体装置の静電耐圧試験を容易に実現することができ
る。
(Effect of the Invention) According to the present invention, an electrostatic breakdown voltage test of a semiconductor device can be easily realized without causing electrostatic breakdown in an internal circuit and further without affecting a test device. .

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明の一実施例を説明するための静電耐圧試
験装置の概要を示す図で、第2図はその試験ステップを
説明するフローチャートであり、第3図は静電耐圧試験
装置の全体を示す斜視図であり、第4図はテストテーブ
ルユニットとテストテーブル台の組み合わせを示す斜視
図で、第5図は駆動部を示す斜視図である。1 ……静電耐圧試験装置、2……IC、3……印加電極、
4……放電棒、5a……端子、5……端子台、6……高電
圧発生器、7……等価インピーダンス手段、8……スイ
ッチ。
FIG. 1 is a diagram showing an outline of an electrostatic withstand voltage test apparatus for explaining an embodiment of the present invention, FIG. 2 is a flow chart for explaining the test steps, and FIG. 3 is an electrostatic withstand voltage test apparatus. 4 is a perspective view showing the whole of FIG. 4, FIG. 4 is a perspective view showing a combination of a test table unit and a test table base, and FIG. 5 is a perspective view showing a drive unit. 1 …… Electrostatic withstand voltage tester, 2 …… IC, 3 …… Applying electrode,
4 ... Discharge rod, 5a ... Terminal, 5 ... Terminal block, 6 ... High voltage generator, 7 ... Equivalent impedance means, 8 ... Switch.

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】内部回路及び複数の外部リード端子を有す
る半導体装置のパッケージに印加電極から与えられた電
荷を帯電させる工程と、 前記複数の外部リード端子のうち所定の外部リード端子
に抵抗手段を介して接地電位に接続される放電棒を接触
させ、前記所定の外部リード端子からパッケージの内部
に帯電された電荷を放電棒により放電させる工程と、 その後、前記放電棒を前記所定の外部リード端子に接触
させた状態で、前記複数の外部リード端子の各々に対応
して設けられた複数の除電端子を前記複数の外部リード
端子に接触させ、前記内部回路内に残留している電荷を
除電した後、前記除電端子を前記内部回路のテストを行
うテスト装置に接続させる工程とを有することを特徴と
する半導体装置の静電耐圧試験方法。
1. A step of charging a package of a semiconductor device having an internal circuit and a plurality of external lead terminals with an electric charge applied from an applying electrode, and a resistance means is provided to a predetermined external lead terminal among the plurality of external lead terminals. A step of contacting a discharge rod connected to a ground potential via the discharge rod to discharge the electric charge charged inside the package from the predetermined external lead terminal, and thereafter, the discharge rod is connected to the predetermined external lead terminal. In contact with the plurality of external lead terminals, the plurality of static elimination terminals provided corresponding to each of the plurality of external lead terminals are brought into contact with the plurality of external lead terminals to eliminate the electric charges remaining in the internal circuit. And a step of connecting the static elimination terminal to a test device for testing the internal circuit.
【請求項2】内部回路及び複数の外部リード端子を有す
る半導体装置のパッケージに電荷を印加し帯電させる印
加電極と、 抵抗手段を介して接地電位に接続される放電棒であっ
て、前記複数の外部リード端子のうち所定の外部リード
端子に接触し、前記所定の外部リード端子からパッケー
ジの内部に帯電された電荷を放電させる前記放電棒と、 前記内部回路のテストを行うテスト装置または前記接地
電位の一方に選択的に接続され、前記複数の外部リード
端子に各々対応して設けられた複数の除電端子であっ
て、前記放電棒による放電後で前記放電棒と前記所定の
外部リード端子とが接触状態の時、前記接地電位に接続
され、前記複数の外部リード端子に接触し前記内部回路
内に残留した電荷を除電し、その除電後、前記テスト装
置に接続される前記複数の除電端子とを有することを特
徴とする半導体装置の静電耐圧試験装置。
2. A discharge rod connected to a ground potential via a resistance means, and an application electrode for applying a charge to a package of a semiconductor device having an internal circuit and a plurality of external lead terminals, the discharge rod being connected to a ground potential. A discharge rod that contacts a predetermined external lead terminal of the external lead terminals and discharges the electric charges charged inside the package from the predetermined external lead terminal; and a test device for testing the internal circuit or the ground potential. A plurality of static elimination terminals that are selectively connected to one of the plurality of external lead terminals and are provided corresponding to the plurality of external lead terminals, respectively, wherein the discharge rod and the predetermined external lead terminal are formed after discharge by the discharge rod. When in a contact state, it is connected to the ground potential, contacts the plurality of external lead terminals, removes the electric charge remaining in the internal circuit, and after removing the charge, connects to the test device. Electrostatic withstand voltage testing device of the semiconductor device and having a plurality of static eliminating terminals.
JP61082394A 1986-04-11 1986-04-11 Electrostatic breakdown voltage test method and device Expired - Fee Related JPH0711556B2 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP61082394A JPH0711556B2 (en) 1986-04-11 1986-04-11 Electrostatic breakdown voltage test method and device
US07/033,495 US4806857A (en) 1986-04-11 1987-04-02 Apparatus for testing semiconductor devices
DE8787303105T DE3771555D1 (en) 1986-04-11 1987-04-09 APPARATUS FOR TESTING SEMICONDUCTOR ELEMENTS.
EP87303105A EP0243045B1 (en) 1986-04-11 1987-04-09 Apparatus for testing semiconductor devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61082394A JPH0711556B2 (en) 1986-04-11 1986-04-11 Electrostatic breakdown voltage test method and device

Publications (2)

Publication Number Publication Date
JPS62239069A JPS62239069A (en) 1987-10-19
JPH0711556B2 true JPH0711556B2 (en) 1995-02-08

Family

ID=13773370

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61082394A Expired - Fee Related JPH0711556B2 (en) 1986-04-11 1986-04-11 Electrostatic breakdown voltage test method and device

Country Status (1)

Country Link
JP (1) JPH0711556B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2022004804A1 (en) * 2020-07-03 2022-01-06

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104502823A (en) * 2015-01-04 2015-04-08 无锡罗姆半导体科技有限公司 Testing method for double-table structural bilateral silicon controlled packaging

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59231458A (en) * 1983-06-15 1984-12-26 Hitachi Micro Comput Eng Ltd Electrostatic destruction testing method

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
日経エレクトロニクス1984.4.23(179頁〜194頁)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2022004804A1 (en) * 2020-07-03 2022-01-06
WO2022004804A1 (en) * 2020-07-03 2022-01-06 三菱電機株式会社 Electrostatic withstand voltage testing device and electrostatic withstand voltage testing method

Also Published As

Publication number Publication date
JPS62239069A (en) 1987-10-19

Similar Documents

Publication Publication Date Title
US5239191A (en) Semiconductor wafer
JP4456325B2 (en) Inspection method and inspection apparatus
KR100745861B1 (en) Static eliminating mechanism for table, and tester
KR101019241B1 (en) Inspection apparatus, probe card and inspection method
EP0860704A3 (en) Method and apparatus for inspecting semiconductor integrated circuits, and contactor incorporated in the apparatus
US4806857A (en) Apparatus for testing semiconductor devices
CN112014604A (en) Wafer testing device, testing system and testing method
JPH0711556B2 (en) Electrostatic breakdown voltage test method and device
EP0438127B1 (en) Semiconductor wafer
JP2007155663A (en) Esd-testing device
JPH0373551A (en) Chip tray
CN114616658A (en) Testing semiconductor components
JP2017041495A (en) Semiconductor inspection circuit
JPH0689932A (en) Burn-in device for power mosfet
JP2000114323A (en) Electrostatic breakdown testing device
JP2669887B2 (en) Electrostatic pressure test equipment
JP2000081468A (en) Electrostatic breakdown test device
JPS6117141B2 (en)
JP2004325197A (en) Socket substrate for test of semiconductor device
JPH05198633A (en) Prober for semiconductor wafer
JPH0338850A (en) Method for apparatus for selecting semiconductor chip
JPH03109749A (en) Testing method for integrated circuit device
JPS6213816B2 (en)
JPH0712891A (en) Ic tester
JPH02180046A (en) Semiconductor wafer

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees