JPH07115419A - セル組立多重処理装置 - Google Patents

Abstract

(57)【要約】 【目的】 大幅なハード量の削減を可能としたセル組立
多重処理装置を提供する。 【構成】 ＳＴＭ多重回線１１より入力されるＳＴＭデ
ータ列中のフレームパルスＦＰを所定のセル長に対応す
る数だけ繰返し計数し、該計数毎にセル化された順番を
表すＳＮを更新して出力するＳＮカウンタ３２と、該Ｓ
Ｎカウンタ３２のＳＮ値に基づいてＡＡＬヘッダを作成
するＡＡＬヘッダ作成回路３４とを設け、セル組立バッ
ファ２３よりセルを構成するデータが読出されるタイミ
ングや該セルがどのチャネルのセルかに拘らず前記ＡＡ
Ｌヘッダを付加することにより、ＳＮカウンタの削減を
可能とする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ＳＴＭ網をＡＴＭ化す
る際に必要となるセル組立多重処理装置に関するもので
ある。

【０００２】

【従来の技術】ＡＴＭセルを扱う処理（セルの送受信、
多重分岐、元のデータ列からセルへの変換及びその逆の
処理等）は、ＡＴＭレイヤとＡＴＭアダプテーションレ
イヤ（ＡＡＬ）との２つのレイヤに大きく分けることが
でき、それぞれのレイヤで処理をするのに必要な情報が
ヘッダとしてセルに付加されている。ＡＴＭレイヤのた
めのヘッダは５バイトあり、４８バイトのユーザ情報部
分（データ）にその５バイトのヘッダが付与され、計５
３バイトのセルが構成される。前記４８バイトのユーザ
データを組立分解するのがＡＡＬ処理であり、その処理
に必要な情報がヘッダ（あるいはフッタ）としてユーザ
データの４８バイト内に含まれる。

【０００３】ＡＡＬ処理は伝送サービスの違い（固定速
度か可変速度か、セル損失等の要求品質の違い等）によ
りいくつかのタイプがあり、ＣＢＲ（固定速度）を扱う
タイプ１ではＡＡＬヘッダ１バイトとユーザデータ４７
バイトとから構成される（タイプ１でもＡＡＬヘッダ２
バイトの場合もあるが、説明は省略する。）。

【０００４】前記ＡＴＭヘッダの内容の基本的なものは
ＶＰＩ／ＶＣＩという、いわゆるどのチャネルのセルか
を表す情報である。即ち、ＡＴＭレイヤの基本的な機能
はセルの多重分岐であり、セルスイッチングもＡＴＭレ
イヤの機能であるといえる。これに対してＡＡＬ処理は
各チャネル毎に行う処理であり、ＡＴＭレイヤにより各
チャネルに分岐され、それぞれのチャネル毎にＡＡＬ処
理が行われ、またはその逆に各チャネル毎にＡＡＬ処理
が行われ、ＡＴＭレイヤにより多重化される。即ち、Ａ
ＡＬ処理自体にはチャネルを識別する機能はなく、ＡＴ
Ｍレイヤでチャネルが識別され、その下にＡＡＬが規定
されている。

【０００５】図２はＡＴＭレイヤ及びＡＴＭアダプテー
ションレイヤの概略説明図であり、図中、１はＳＴＭ多
重回線、２はＳＴＭ回線インタフェース部、３−０，３
−１，３−２，……３−ｎはＡＡＬ処理部、４はＡＴＭ
レイヤ処理部、５はＡＴＭ多重回線である。

【０００６】ＳＴＭ多重回線１を介してＳＴＭ回線イン
タフェース部２に受信されたデータは、回線のタイムス
ロット（ＴＳ）の時間位置からそのチャネルが識別さ
れ、各ＡＡＬ処理部３−０〜３−ｎに振り分けられる。
各ＡＡＬ処理部３−０〜３−ｎでは、それぞれのチャネ
ル毎に４７サンプル（バイト）分のデータを蓄積し、前
述したＡＡＬヘッダの付与、即ちＡＡＬ処理を行う。Ａ
ＡＬヘッダが付与された各チャネル毎の４８バイトのデ
ータは、ＡＴＭレイヤ処理部４でチャネルを表す識別子
であるＡＴＭヘッダが付与されて５３バイトのセルとな
り、セル多重化されてＡＴＭ多重回線５に送出される。

【０００７】また、逆にＡＴＭ多重回線５を介してＡＴ
Ｍレイヤ処理部４に受信されたセルは、ＡＴＭヘッダか
らそのチャネルが識別され、ＡＡＬ処理部３−０〜３−
ｎのうちの該当するＡＡＬ処理部に振り分けられる。各
ＡＡＬ処理部３−０〜３−ｎではＡＴＭレイヤ処理部４
から送られたＡＡＬヘッダを含む４８バイト分のデータ
を元のＳＴＭデータに変換（分解）し、回線のタイムス
ロット（ＴＳ）の時間位置に対応してＳＴＭ回線インタ
フェース部２に送る。ＳＴＭ回線インタフェース部２で
は受け取ったデータをＳＴＭ多重化し、ＳＴＭ多重回線
１に送出する。

【０００８】ＡＡＬヘッダの基本的な情報はシーケンシ
ャル番号（ＳＮ）であり、例えば速度６４ｋb/s のＳＴ
Ｍデータからセルを組立てるには、125 μｓ周期で伝送
される１バイトのデータを４７バイト蓄積し（5.875 ｍ
ｓ）、これにＳＮとして、例えば「０」を付与してセル
化を行う。また、次のセルを組立てるには、同様にＳＴ
Ｍデータを４７バイト蓄積し、これにＳＮとして、今度
は「１」を付与してセル化を行う。以下、同様にしてＳ
Ｎを「２」，「３」，……「７」まで付与してセル化を
行い、その後はＳＮを「０」に戻して同様に処理する。

【０００９】このようなデータ列のセル化は各チャネル
毎に別々に行われるが、各チャネルにおいてセル化され
た順番がＳＮで表されるため、セルの受信側ではＳＮの
順番を確認することにより、途中でセル損失が生じたこ
とや異なるチャネルのセルが誤って挿入されたことを判
断でき、異常状態を検出することができる。

【００１０】前述したようにデータ列のセル化は各チャ
ネル毎に別々であり、ＳＮのカウントも各チャネル独立
であるから、一のチャネルのＳＮ値が他のチャネルのＳ
Ｎ値に影響を与えたり、依存したりすることはない。

【００１１】図３はＳＴＭデータのセル化及びＳＮ付与
のようすの一例を示すものである。チャネル０について
みると、あるフレームでセルが生成され、それにＳＮ＝
０が付与されているが、その４７フレーム（5.875 ｍ
ｓ）後には次のセルが生成され、ＳＮ＝１が付与されて
いる。ここで、チャネル１についてみると、チャネル０
のＳＮ＝０のセルが生成された直後にＳＮ＝６のセルが
生成されているが、これは偶然、そうなっただけであ
り、チャネル０のセルのＳＮに依存して決ったわけでは
ない。従って、チャネル１のＳＮ＝６のセルはＳＮ＝０
であっても良く、その場合、そのセルの前後のセルＳＮ
はそれぞれＳＮ＝７，ＳＮ＝１となる（図面ではＳＮ＝
５，ＳＮ＝７）。

【００１２】即ち、ＡＡＬ処理は各チャネル内に閉じた
処理であり、ＳＮはそれぞれのチャネル内でシーケンシ
ャルであれば良く、異なるチャネル間においてはＳＮが
どのような値を取ろうと関係ない。

【００１３】ＳＴＭ多重回線とＡＴＭ多重回線との変換
を行う場合、前述したようにＡＡＬ処理機能は多重回線
数（チャネル数）分、必要となる。

【００１４】図４はＳＴＭデータをＡＴＭセルに変換す
る部分の装置構成の一例を示すもので、図中、１１はＳ
ＴＭ多重入力回線、１２は多重分岐回路、１３−０，１
３−１，……１３−ｎはＡＡＬ処理回路、１４はＡＴＭ
レイヤ処理回路、１５はＡＴＭ多重出力回線である。

【００１５】ＳＴＭ多重入力回線１１は多重分岐回路１
２によりそのチャネル数分、分岐され、各チャネルに対
応したＡＡＬ処理回路１３−０〜１３−ｎに入力され
る。各ＡＡＬ処理回路１３−０〜１３−ｎは、基本的
に、入力されたサンプルデータを格納しセルに組立てる
ためのセル組立バッファ１６と、ＳＮをカウントしてＡ
ＡＬヘッダを作成するＡＡＬヘッダ作成回路１７とで構
成されている。各ＡＡＬ処理回路１３−０〜１３−ｎで
組立てられたＡＴＭセルはＡＴＭレイヤ処理回路１４で
ＡＴＭ多重化され、ＡＴＭ多重出力回線１５に出力され
る。

【００１６】前記図４の構成ではＡＴＭセルの組立を各
チャネル対応に行うため、チャネル数に対応した数のＡ
ＡＬ処理回路が必要であり、ハード量が多くなるという
問題があった。

【００１７】図５は前記問題を解決するためＡＴＭセル
の組立を多重化処理するようにした装置、即ち従来のセ
ル組立多重処理装置の一例を示すもので、図中、１１は
ＳＴＭ多重入力回線、１５はＡＴＭ多重出力回線、２１
はＳＴＭ回線インタフェース回路、２２はバッファ書込
制御回路、２３はセル組立バッファ、２４はバッファ読
出制御回路、２５はＡＡＬヘッダ付加回路、２６はＡＴ
Ｍレイヤ処理／ＡＴＭ回線インタフェース回路、２７は
制御メモリ、２８−０，２８−１，……２８−ｎはＳＮ
カウンタ、２９はＡＡＬヘッダ作成回路である。

【００１８】本構成では、図４の装置において各チャネ
ル毎に設置していたセル組立バッファを１つのセル組立
バッファ２３にまとめ、入力されるＳＴＭ多重データ列
を各チャネル毎に分岐せず、そのままの速度で適切なバ
ッファ位置に格納することにより多重化を実現してい
る。制御メモリ２７はセル組立バッファ２３のアドレス
情報をチャネル毎に格納するもので、回線のタイムスロ
ットの時間位置（タイムスロット番号）からチャネル番
号とアドレスを求め、バッファ書込制御回路２２を介し
て該当アドレスにデータを格納する。このようにして論
理的にチャネル対応のバッファ構成を実現し、セル組立
が行われる。

【００１９】制御メモリ２７にはアドレス情報以外に各
チャネルが通話を開始したか、切断したか等の情報も格
納され、これに従ってセルの組立の開始や終了を制御す
るとともに、各ＳＮカウンタ２８−０〜２８−ｎの計数
を制御していた。

【００２０】

【発明が解決しようとする課題】ここで、通話の開始や
切断は各チャネル独立であるため、セルの組立の開始や
終了も各チャネル独立であり、セルの組立を開始してか
らセル毎に順番に付与されるＳＮ値も各チャネル独立と
なる。従って、従来は、図５に示したように、セルの組
立を多重化処理する場合でもＳＮカウンタをチャネルの
数の分だけ設ける必要があり、ハード量の削減に対する
ネックとなっていた。

【００２１】本発明は前記従来の問題点に鑑み、大幅な
ハード量の削減を可能としたセル組立多重処理装置を提
供することを目的とする。

【００２２】

【課題を解決するための手段】本発明では前記目的を達
成するため、１フレーム内に複数チャネルのデータを時
分割多重して伝送するＳＴＭ多重回線を収容し、該ＳＴ
Ｍ多重回線より入力されるデータ列中のデータを１つの
メモリにチャネル毎に書込み、チャネル毎の書込データ
数が所定のセル長に対応する数に達した時は前記１つの
メモリより該当チャネルの全データを読出し、これにセ
ル化された順番を表す番号を要素とする第１のヘッダを
付加し、さらにどのチャネルのセルかを表す情報を要素
とする第２のヘッダを付加してセルを組立て、各チャネ
ルのセルを多重化してＡＴＭ多重回線に送出するセル組
立多重処理装置において、前記ＳＴＭ多重回線より入力
されるデータ列のフレーム数を前記所定のセル長に対応
する数だけ繰返し計数し、該計数毎に前記セル化された
順番を表す番号を更新して出力する計数手段と、該計数
手段の出力値に基づいて前記第１のヘッダを作成するヘ
ッダ作成手段とを備えたセル組立多重処理装置を提案す
る。

【００２３】

【作用】本発明によれば、計数手段により、ＳＴＭ多重
回線より入力されるデータ列のフレーム数が所定のセル
長に対応する数だけ繰返し計数され、該計数毎にセル化
された順番を表す番号が更新されて出力され、ヘッダ作
成手段により、前記計数手段の出力値に基づいて第１の
ヘッダが作成され、該第１のヘッダが１つのメモリより
読出されるデータ、即ちセルを構成するデータに付加さ
れる。

【００２４】

【実施例】図１は本発明のセル組立多重処理装置の一実
施例を示すもので、図中、従来例と同一構成部分は同一
符号をもって表す。即ち、１１はＳＴＭ多重入力回線、
１５はＡＴＭ多重出力回線、２１はＳＴＭ回線インタフ
ェース回路、２２はバッファ書込制御回路、２３はセル
組立バッファ、２４はバッファ読出制御回路、２５はＡ
ＡＬヘッダ付加回路、３１はタイムスロット番号／チャ
ネル番号（ＴＳＮ／ＣＨＮ）変換回路、３２はＳＮカウ
ンタ、３３は制御データ用メモリ、３４はＡＡＬヘッダ
作成回路、３５はＡＴＭヘッダ付加回路、３６はＡＴＭ
回線インタフェース回路である。

【００２５】ＳＴＭ回線インタフェース回路２１は、Ｓ
ＴＭ多重入力回線１１から入力されるＳＴＭデータ列よ
りクロックＣＬを抽出し、ＴＳＮ／ＣＨＮ変換回路３１
に送出するとともに、フレームパルス（125 μｓ周期）
ＦＰを抽出し、ＴＳＮ／ＣＨＮ変換回路３１及びＳＮカ
ウンタ３２に送出する。ＴＳＮ／ＣＨＮ変換回路３１
は、前記クロックＣＬ及びフレームパルスＦＰより多重
化されたＳＴＭデータ列の時間位置、即ちタイムスロッ
ト番号（ＴＳＮ）を求め、これをチャネル番号（ＣＨ
Ｎ）に変換して制御データ用メモリ３３に送出する。

【００２６】ＳＮカウンタ３２はモジュロ「４７」のカ
ウンタ及びモジュロ「８」のカウンタからなり、モジュ
ロ「４７」のカウンタは前記フレームパルスＦＰをカウ
ントし、４７個カウントする毎にモジュロ「８」のカウ
ンタを更新する。即ち、モジュロ「８」のカウンタは４
７フレーム毎に１カウントアップし、０〜７の値をと
る。この値がＳＮ値としてＡＡＬヘッダ作成回路３４に
送出される。

【００２７】ＡＡＬヘッダ作成回路３４は、どのチャネ
ルがいつセル生成するかに拘らず、前記ＳＮカウンタ３
２から入力されるＳＮ値に従ってＡＡＬヘッダを作成
し、これをＡＡＬヘッダ付加回路２５に送出する。制御
データ用メモリ３３は、ＴＳＮ／ＣＨＮ変換回路３１か
ら入力されるチャネル番号より、チャネル毎にＳＴＭデ
ータのセル組立バッファ２３における格納位置（アドレ
ス情報）を求める。

【００２８】バッファ書込制御回路２２は前記アドレス
情報を実アドレスに変換し、ＳＴＭ回線インタフェース
回路２１で受信されたＳＴＭデータを正しい位置に格納
し、セルの組立を行う。バッファ読出制御回路２４は、
セル長分格納されたチャネルのデータをセル組立バッフ
ァ２３から読出し、これをＡＡＬヘッダ付加回路２５に
送出する。

【００２９】ＡＡＬヘッダ付加回路２５では、前記セル
長分のデータにＡＡＬヘッダ作成回路３４で作成された
ＡＡＬヘッダを付与し、さらにＡＴＭヘッダ付加回路３
５に送出してＡＴＭヘッダを付与させ、ＡＴＭセルを完
成する。該完成したＡＴＭセルはＡＴＭ回線インタフェ
ース回路３６を介してＡＴＭ多重出力回線１５に送出さ
れる。

【００３０】図６は本発明におけるＡＡＬヘッダの作成
周期の一例を示すもので、125 μｓ周期のフレーム４７
個を単位とする区間を設定し、区間「０」ではＳＮ＝０
のＡＡＬヘッダを作成し、同様に区間「７」ではＳＮ＝
７のＡＡＬヘッダを作成する。ＳＮは「０」から「７」
の値をとるため、区間「７」の次はまた区間「０」とな
る。前述したように６４ｋb/s の速度のチャネルであれ
ば、セルは４７フレーム周期（5.875 ｍｓ）で生成され
るため、各区間に必ず１個のセルを発生させる。即ち、
各チャネルに対して必ずＳＮがシーケンシャルとなるよ
うにＡＡＬヘッダを付与することができる。

【００３１】このように本発明によれば、ＳＮの値は各
チャネルがいつ通話を開始したかに拘らず、その時のフ
レームパルスのカウンタ値により決定される。従って、
例えばあるチャネルが通話を開始し、最初のセルが生成
されたタイミングにおいてＳＮカウンタの計数値が５で
あれば、そのチャネルのセルは「５」，「６」，
「７」，「０」，「１」，……というシーケンシャル番
号でセル化される。

【００３２】なお、呼が設定され、通話を開始する際の
最初のセルはＳＮが「０」でなければならないという規
定がある場合は、図６中のチャネル３において示してい
るようにＳＮが「０」となる区間まで待てば良い。前述
の例であれば、ＳＮが「５」，「６」，「７」の最初の
３つのセルは送出せずに廃棄し、４番目のＳＮが「０」
のセルをそのチャネルの最初のセルとして送出を開始す
れば良い。この時、最大約４０ｍｓ（5.875 ｍｓ×７区
間）程度、通話開始が遅れる可能性があるが、人間の感
覚として、発呼してから実際に通話できるまでの接続遅
延が４０ｍｓ程度増える分にはほとんど問題ないと考え
られる。

【００３３】図７は従来例及び本発明によるＳＮ付与の
ようすの一例を示すものである。同図(a) は従来例によ
るＳＮ付与のようすを示すもので、例えばチャネル０で
は図示したタイミングでセルが生成され、ＳＮ値が
「０」，「１」，「２」，……と付与されている。チャ
ネル１はチャネル０と同じタイミングでセルが生成され
ているが、ＳＮ値はチャネル０のセルのＳＮ値が「０」
の時に「５」が付与され、その後、「６」，「７」，
「０」，……と付与されている。また、チャネル２はチ
ャネル０やチャネル１と異なるタイミングでセルが生成
され、ＳＮ値もチャネル０やチャネル１とは異なる値が
付与されている。

【００３４】これに対して本発明によれば、図７(b) に
示すようにセルの生成タイミングや各チャネルの通話開
始のタイミングに拘らず、全てのチャネルのセルに対し
て同一のＳＮ値が付与されている。

【００３５】ＡＡＬ処理におけるＳＮはセルの順番を表
すものであり、その目的は受信側において到着したセル
のＳＮが順番通りでなければ、何らかの異常が生じたこ
とを分かるようにすることである。即ち、ＳＮはそのチ
ャネルのシーケンシャル性を表せば良いわけで、ある時
点のＳＮがそれ自体で何らかの意味を持っているわけで
はなく、また、その時、他のチャネルがどのようなＳＮ
となっているかも全く関係ない。従って、本発明のよう
に全てのチャネルのＳＮが同一であっても全く問題な
い。

【００３６】

【発明の効果】以上説明したように本発明によれば、従
来のようにＳＮカウンタをチャネルの数の分だけ設ける
必要がなくなり、大幅なハード量の削減を図れ、特にＬ
ＳＩ化する場合にさらに多重度を上げることが可能とな
る。

【図面の簡単な説明】

【図１】本発明のセル組立多重処理装置の一実施例を示
す構成図

【図２】ＡＴＭレイヤ及びＡＴＭアダプテーションレイ
ヤの概略説明図

【図３】ＳＴＭデータのセル化及びＳＮ付与のようすの
一例を示す説明図

【図４】ＳＴＭデータをＡＴＭセルに変換する部分の装
置構成の一例を示す図

【図５】従来のセル組立多重処理装置の一例を示す構成
図

【図６】本発明におけるＡＡＬヘッダの作成周期の一例
を示す説明図

【図７】従来例及び本発明によるＳＮ付与のようすの一
例を示す説明図

【符号の説明】

１１…ＳＴＭ多重入力回線、１５…ＡＴＭ多重出力回
線、２１…ＳＴＭ回線インタフェース回路、２２…バッ
ファ書込制御回路、２３…セル組立バッファ、２４…バ
ッファ読出制御回路、２５…ＡＡＬヘッダ付加回路、３
１…タイムスロット番号／チャネル番号（ＴＳＮ／ＣＨ
Ｎ）変換回路、３２…ＳＮカウンタ、３３…制御データ
用メモリ、３４…ＡＡＬヘッダ作成回路、３５…ＡＴＭ
ヘッダ付加回路、３６…ＡＴＭ回線インタフェース回
路。

Claims (1)

【特許請求の範囲】
1. 【請求項１】 １フレーム内に複数チャネルのデータを
   時分割多重して伝送するＳＴＭ多重回線を収容し、該Ｓ
   ＴＭ多重回線より入力されるデータ列中のデータを１つ
   のメモリにチャネル毎に書込み、チャネル毎の書込デー
   タ数が所定のセル長に対応する数に達した時は前記１つ
   のメモリより該当チャネルの全データを読出し、これに
   セル化された順番を表す番号を要素とする第１のヘッダ
   を付加し、さらにどのチャネルのセルかを表す情報を要
   素とする第２のヘッダを付加してセルを組立て、各チャ
   ネルのセルを多重化してＡＴＭ多重回線に送出するセル
   組立多重処理装置において、 前記ＳＴＭ多重回線より入力されるデータ列のフレーム
   数を前記所定のセル長に対応する数だけ繰返し計数し、
   該計数毎に前記セル化された順番を表す番号を更新して
   出力する計数手段と、 該計数手段の出力値に基づいて前記第１のヘッダを作成
   するヘッダ作成手段とを備えたことを特徴とするセル組
   立多重処理装置。