JPH07114423B2 - Ａｇｃ増幅器の制御回路 - Google Patents
Ａｇｃ増幅器の制御回路Info
- Publication number
- JPH07114423B2 JPH07114423B2 JP62122805A JP12280587A JPH07114423B2 JP H07114423 B2 JPH07114423 B2 JP H07114423B2 JP 62122805 A JP62122805 A JP 62122805A JP 12280587 A JP12280587 A JP 12280587A JP H07114423 B2 JPH07114423 B2 JP H07114423B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- signal
- amplifier
- converter
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Description
【発明の詳細な説明】 〔概要〕 多値QAM変調された搬送波信号を受信して増幅するAGC増
幅器の制御回路の改良であって、受信信号のレベル変動
の平均化のためにAGC制御速度が遅くなる問題を解決す
る為、多値QAM信号のAM成分を一意的に示すQAM復調器の
出力データにより、AGC増幅器の出力の符号化出力を論
理処理して多値QAM信号のAM成分を取り除くことによ
り、制御回路の時定数を小さな値に選定して制御速度を
速くし、急激なレベル変動に対してもAGC増幅器が追従
できる様にしたものである。
幅器の制御回路の改良であって、受信信号のレベル変動
の平均化のためにAGC制御速度が遅くなる問題を解決す
る為、多値QAM信号のAM成分を一意的に示すQAM復調器の
出力データにより、AGC増幅器の出力の符号化出力を論
理処理して多値QAM信号のAM成分を取り除くことによ
り、制御回路の時定数を小さな値に選定して制御速度を
速くし、急激なレベル変動に対してもAGC増幅器が追従
できる様にしたものである。
本発明は多値直交振幅変調を用いたディジタル多重無線
装置に係り、特に多値直交振幅変調された搬送波信号
（多値QAM信号）の入力レベル変動に対する自動利得制
御増幅（AGC増幅器）の改良に関する。
装置に係り、特に多値直交振幅変調された搬送波信号
（多値QAM信号）の入力レベル変動に対する自動利得制
御増幅（AGC増幅器）の改良に関する。
多値QAM信号は、伝送する２値情報を直交振幅の変化と
位相の変化により伝送するものであり、無線装置は、送
受区間にフェージング現象が起るので、受信信号レベル
の変動が急激で且つ大きい。
位相の変化により伝送するものであり、無線装置は、送
受区間にフェージング現象が起るので、受信信号レベル
の変動が急激で且つ大きい。
従って多値QAM変調によるディジタル多重無線装置のAGC
増幅器の制御回路としては、急激で且つ大きく変動する
受信信号レベルに対して、伝送情報としての振幅変調成
分（変調波のAM成分）を損なうことなく、速やかに追従
できて、回路の出力レベルを所定のレベルに保つことが
望まれている。
増幅器の制御回路としては、急激で且つ大きく変動する
受信信号レベルに対して、伝送情報としての振幅変調成
分（変調波のAM成分）を損なうことなく、速やかに追従
できて、回路の出力レベルを所定のレベルに保つことが
望まれている。
従来の多値QAM多重無線装置の受信装置の中間周波数（I
F）信号に対するAGC増幅器の制御回路の構成を第４図に
示す。
F）信号に対するAGC増幅器の制御回路の構成を第４図に
示す。
AGC増幅器は、入力する多値QAM信号のIF信号を増幅する
IF増幅器5Aと、IF増幅器5Aの出力を入力して制御電圧Vc
によりその減衰量を可変する電圧制御型の可変減衰器６
と、該可変減衰器６の出力を入力して増幅し所定レベル
の多値QAM信号のIF信号を出力するIF増幅器5Bと下記の
制御回路から成る。
IF増幅器5Aと、IF増幅器5Aの出力を入力して制御電圧Vc
によりその減衰量を可変する電圧制御型の可変減衰器６
と、該可変減衰器６の出力を入力して増幅し所定レベル
の多値QAM信号のIF信号を出力するIF増幅器5Bと下記の
制御回路から成る。
AGC増幅器の制御回路（点線内）は、IF増幅器5Bの出力
信号を検波器７により整流することでIF増幅器5Bの出力
レベルを検出し、アナログ比較器８で基準電圧と比較し
検出信号ｃを得て可変減衰器６の減衰量を決定する情報
としている。
信号を検波器７により整流することでIF増幅器5Bの出力
レベルを検出し、アナログ比較器８で基準電圧と比較し
検出信号ｃを得て可変減衰器６の減衰量を決定する情報
としている。
積分回路９は、IF増幅器5Bの出力信号の急激なレベル変
化や変調波のAM成分により、可変減衰器６の制御電圧Vc
が急激に変動しないように検出信号ｃを積分して平均化
を行うものである。
化や変調波のAM成分により、可変減衰器６の制御電圧Vc
が急激に変動しないように検出信号ｃを積分して平均化
を行うものである。
従来のAGC増幅器の制御回路では、入力する多値QAM変調
されたIF信号の振幅変調成分（AM成分）による誤った制
御情報が可変減衰器６へ出力されないように、積分回路
９の時定数を比較的に大きくしてIF信号出力の平均電力
を求めているため、多値QAM変調の多値数が多くなるほ
ど、平均を求めるための必要なデータの数が多くなり、
結果としてAGCの制御速度が遅くなって、フェージング
などで入力レベルの変動が急激になった場合に追従でき
ないという問題を生じていた。
されたIF信号の振幅変調成分（AM成分）による誤った制
御情報が可変減衰器６へ出力されないように、積分回路
９の時定数を比較的に大きくしてIF信号出力の平均電力
を求めているため、多値QAM変調の多値数が多くなるほ
ど、平均を求めるための必要なデータの数が多くなり、
結果としてAGCの制御速度が遅くなって、フェージング
などで入力レベルの変動が急激になった場合に追従でき
ないという問題を生じていた。
この問題は、IF増幅器5Bの出力レベルをディジタル化
し、QAM復調器の出力データとディジタル乗算して多値Q
AM変調された信号出力の振幅変調成分（AM成分）を取り
除いたのち、設定値とディジタル比較し、該比較器の誤
差信号を時定数の小さな積分回路で積分して可変減衰器
６の制御電圧Vcとする本発明の構成によって解決され
る。
し、QAM復調器の出力データとディジタル乗算して多値Q
AM変調された信号出力の振幅変調成分（AM成分）を取り
除いたのち、設定値とディジタル比較し、該比較器の誤
差信号を時定数の小さな積分回路で積分して可変減衰器
６の制御電圧Vcとする本発明の構成によって解決され
る。
第１図は本発明のAGC増幅器の制御回路の原理ブロック
図である。
図である。
１は直交振幅変調された搬送波信号を増幅する増幅器5B
の出力レベルをディジタル化するA/D変換器、 ２はA/D変換器１の出力データD1〜Dmと復調器出力デー
タI,Qから求まる本来の振幅との比の逆数を乗算する論
理回路であって、 ３は論理回路２の出力を設定値と比較する比較器で、誤
差信号εを出力する。
の出力レベルをディジタル化するA/D変換器、 ２はA/D変換器１の出力データD1〜Dmと復調器出力デー
タI,Qから求まる本来の振幅との比の逆数を乗算する論
理回路であって、 ３は論理回路２の出力を設定値と比較する比較器で、誤
差信号εを出力する。
４は比較器３の出力する誤差信号εをアナログ信号Ａに
変換するD/A変換器であって、 ５はD/A変換器４の出力のアナログ信号Ａを平均化する
積分器である。そして、 ６は積分器５の出力電圧をその制御電圧Vcとして入力す
る多値QAM信号の通過減衰量を可変する可変減衰器であ
る。
変換するD/A変換器であって、 ５はD/A変換器４の出力のアナログ信号Ａを平均化する
積分器である。そして、 ６は積分器５の出力電圧をその制御電圧Vcとして入力す
る多値QAM信号の通過減衰量を可変する可変減衰器であ
る。
本発明のAGC増幅器の制御回路は、A/D変換器１で増幅器
5Bの出力レベルをディジタル化し、論理回路２でA/D変
換器１の出力データを復調器出力データI,Qから求まる
本来の振幅との比の逆数を乗算してレベルを本来の振幅
に揃える。復調器出力データI,Qは、多値QAM信号の振幅
変調成分のレベル値を上記の如く一意的に表すので、論
理回路２の乗算出力は、IF増幅器5Bの出力の多値QAM信
号の振幅変調成分を取り除いた位相変調成分のみを表
す。比較器３の出力する設定値との２値の誤差信号ε
は、D/A変換器４においてアナログ信号Ａに変換され、
そのアナログ信号Ａを積分器５において積分した電圧を
可変減衰器６の制御電圧Vcとして減衰量を可変する。
5Bの出力レベルをディジタル化し、論理回路２でA/D変
換器１の出力データを復調器出力データI,Qから求まる
本来の振幅との比の逆数を乗算してレベルを本来の振幅
に揃える。復調器出力データI,Qは、多値QAM信号の振幅
変調成分のレベル値を上記の如く一意的に表すので、論
理回路２の乗算出力は、IF増幅器5Bの出力の多値QAM信
号の振幅変調成分を取り除いた位相変調成分のみを表
す。比較器３の出力する設定値との２値の誤差信号ε
は、D/A変換器４においてアナログ信号Ａに変換され、
そのアナログ信号Ａを積分器５において積分した電圧を
可変減衰器６の制御電圧Vcとして減衰量を可変する。
比較器３の出力の誤差信号εは、多値QAM信号の振幅変
調成分を取り除いた位相変調成分のみに対する誤差なの
で、D/A変換器４において変換されたアナログ値を積分
する積分器５の時定数を小さく選ぶことができる。従っ
て、AGC増幅器の入力信号レベルが速い速度で変動して
も充分追従できる様になって問題は解決される。
調成分を取り除いた位相変調成分のみに対する誤差なの
で、D/A変換器４において変換されたアナログ値を積分
する積分器５の時定数を小さく選ぶことができる。従っ
て、AGC増幅器の入力信号レベルが速い速度で変動して
も充分追従できる様になって問題は解決される。
第２図は本発明のAGC増幅器の制御回路の一実施例とし
ての、16値QAM信号のAGC増幅器の制御回路の構成を示す
ブロック図である。
ての、16値QAM信号のAGC増幅器の制御回路の構成を示す
ブロック図である。
A/D変換器１は、16値QAM変調された中間周波の搬送波信
号を増幅するIF増幅器5Bの出力レベルをディジタル化す
るアナログ／ディジタル変換器であってｍ列の変換デー
タD1〜Dmを出力する。
号を増幅するIF増幅器5Bの出力レベルをディジタル化す
るアナログ／ディジタル変換器であってｍ列の変換デー
タD1〜Dmを出力する。
論理回路２は、A/D変換器１の出力データD1〜Dmを記憶
するメモリ回路21と、16値QAM復調器（図示せず）の出
力データI1〜I2,Q1〜Q2より変調波のAM成分レベルを検
出するROM22とメモリ回路21の出力とROM22の出力をディ
ジタル乗算する乗算回路23から構成される。
するメモリ回路21と、16値QAM復調器（図示せず）の出
力データI1〜I2,Q1〜Q2より変調波のAM成分レベルを検
出するROM22とメモリ回路21の出力とROM22の出力をディ
ジタル乗算する乗算回路23から構成される。
比較器３は、論理回路２の出力を設定値と比較するディ
ジタル比較器であって、２値の誤差信号εを出力する。
ジタル比較器であって、２値の誤差信号εを出力する。
D/A変換器４は、比較器３の出力する誤差信号εをアナ
ログ値Ａに変換するディジタル／アナログ変換器であ
る。
ログ値Ａに変換するディジタル／アナログ変換器であ
る。
可変減衰器６は、D/A変換器４の出力のアナログ信号Ａ
を積分回路５で積分して得る電圧を制御電圧Vcとして、
入力の16値QAM信号の通過減衰量を可変する電圧制御形
の可変減衰器である。
を積分回路５で積分して得る電圧を制御電圧Vcとして、
入力の16値QAM信号の通過減衰量を可変する電圧制御形
の可変減衰器である。
そしてIF増幅器5Aは、可変減衰器６の入力レベルをその
動作に適したレベルにする入力側の増幅器であって、IF
増幅器5Bは可変減衰器６の出力レベルを所定の出力レベ
ルに増幅する増幅器である。第３図は本実施例の動作を
説明するための16値QAM信号の各信号点の配置図であっ
て、特に論理回路２と比較器３の動作を説明するもので
ある。16値QAM信号には、第３図に示す如く、３つのレ
ベル即ちの1,の の３が存在する。
動作に適したレベルにする入力側の増幅器であって、IF
増幅器5Bは可変減衰器６の出力レベルを所定の出力レベ
ルに増幅する増幅器である。第３図は本実施例の動作を
説明するための16値QAM信号の各信号点の配置図であっ
て、特に論理回路２と比較器３の動作を説明するもので
ある。16値QAM信号には、第３図に示す如く、３つのレ
ベル即ちの1,の の３が存在する。
この３つのレベルは、16値QAM復調器の出力データI1〜I
2,Q1〜Q2により一意的に決まる。
2,Q1〜Q2により一意的に決まる。
従って、この復調器の出力データI1〜I2,Q1〜Q2を用い
て、IF増幅器5Bの出力データD1〜Dmから16値QAM信号の
振幅変調成分を取り除くことが出来る。
て、IF増幅器5Bの出力データD1〜Dmから16値QAM信号の
振幅変調成分を取り除くことが出来る。
すなわち、第３図において、入力がで示されるデータ
の場合はの振幅に対し1/3なので３倍，次にの振幅
に対し、入力がの信号であることが分かればとの振
幅比 で除して、即ち 倍しての振幅と同じにして全てのレベルに統一す
る。
の場合はの振幅に対し1/3なので３倍，次にの振幅
に対し、入力がの信号であることが分かればとの振
幅比 で除して、即ち 倍しての振幅と同じにして全てのレベルに統一す
る。
従って比較器３の出力の誤差信号εは、16値QAM信号か
ら振幅変調成分を取り除いた位相変調成分に対する誤差
信号である。これをAGCの制御情報として利用する積分
回路５の時定数は小さな値に選ぶことができる。従って
入力信号の速いレベル変動に対しても充分追従できるAG
C増幅器が実現される。
ら振幅変調成分を取り除いた位相変調成分に対する誤差
信号である。これをAGCの制御情報として利用する積分
回路５の時定数は小さな値に選ぶことができる。従って
入力信号の速いレベル変動に対しても充分追従できるAG
C増幅器が実現される。
以上説明した如く、本発明によれば、入力する多値QAM
信号の増幅器の出力信号に含まれている振幅変調成分を
取り除いた信号をAGCの制御情報として利用できるの
で、誤動作を防ぐための積分回路の時定数を小さな値に
選ぶことが出来て、フェージング発生時などの入力信号
の速いレベル変動に対しても、充分追従できるAGC増幅
器とする効果が得られる。
信号の増幅器の出力信号に含まれている振幅変調成分を
取り除いた信号をAGCの制御情報として利用できるの
で、誤動作を防ぐための積分回路の時定数を小さな値に
選ぶことが出来て、フェージング発生時などの入力信号
の速いレベル変動に対しても、充分追従できるAGC増幅
器とする効果が得られる。
第１図は本発明のAGC増幅器の制御回路の構成を示す原
理ブロック図、 第２図は本発明の実施例のAGC増幅器の制御回路の構成
を示すブロック図、 第３図は本発明の実施例のAGC増幅器の制御回路の動作
を説明するための信号点配置図、 第４図は従来例のAGC増幅器の制御回路のブロック図で
ある。 第１図、第２図、第４図において、 １はA/D変換器、２は論理回路、３はディジタル比較
器、４はD/A変換器、5,9は積分回路、5A,5Bは増幅器、
６は可変減衰器、７は検波器、８はアナログ比較器であ
る。
理ブロック図、 第２図は本発明の実施例のAGC増幅器の制御回路の構成
を示すブロック図、 第３図は本発明の実施例のAGC増幅器の制御回路の動作
を説明するための信号点配置図、 第４図は従来例のAGC増幅器の制御回路のブロック図で
ある。 第１図、第２図、第４図において、 １はA/D変換器、２は論理回路、３はディジタル比較
器、４はD/A変換器、5,9は積分回路、5A,5Bは増幅器、
６は可変減衰器、７は検波器、８はアナログ比較器であ
る。
Claims (1)
- 【請求項１】直交振幅変調された搬送波信号を入力して
制御電圧（Vc）により通過減衰量を可変する可変減衰器
（６）と、該可変減衰器（６）の出力を所定のレベルに
増幅して出力する増幅器（5B）からなるAGC増幅器に、 該増幅器（5B）の出力レベルをディジタル化するA/D変
換器（１）と、 該A/D変換器（１）の出力データ（D1〜Dm）と復調器の
出力データ（I,Q）から求まる本来の振幅との比の逆数
を乗算する論理回路（２）と、 該論理回路（２）の出力を設定値と比較して誤差信号ε
を出力する比較器（３）と、 該比較器（３）の出力する誤差信号εをアナログ信号Ａ
に変換するD/A変換器（４）と、 該D/A変換器（４）の出力するアナログ信号Ａを平均化
する積分器（５）を具え、 該積分器（５）の出力電圧を前記可変減衰器（６）の制
御電圧（Vc）とすることを特徴としたAGC増幅器の制御
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62122805A JPH07114423B2 (ja) | 1987-05-20 | 1987-05-20 | Ａｇｃ増幅器の制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62122805A JPH07114423B2 (ja) | 1987-05-20 | 1987-05-20 | Ａｇｃ増幅器の制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63287235A JPS63287235A (ja) | 1988-11-24 |
| JPH07114423B2 true JPH07114423B2 (ja) | 1995-12-06 |
Family
ID=14845072
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62122805A Expired - Fee Related JPH07114423B2 (ja) | 1987-05-20 | 1987-05-20 | Ａｇｃ増幅器の制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07114423B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4744461B2 (ja) * | 2007-02-27 | 2011-08-10 | 京セラ株式会社 | 受信制御方法および受信装置 |
-
1987
- 1987-05-20 JP JP62122805A patent/JPH07114423B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63287235A (ja) | 1988-11-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5563916A (en) | Apparatus and method for varying the slew rate of a digital automatic gain control circuit | |
| US4788696A (en) | Decision timing control circuit | |
| JP3183078B2 (ja) | 制御信号生成回路、これを用いた自動利得制御回路、これを用いた受信機及びこれを用いた通信システム | |
| US6510188B1 (en) | All digital automatic gain control circuit | |
| EP0238286B1 (en) | Automatic gain control apparatus | |
| US4875049A (en) | Automatic level control circuit for an ad convertor | |
| US5389927A (en) | Method and apparatus for control of an analog to digital converter | |
| US6771719B1 (en) | Automatic gain control method and its system | |
| GB2216353A (en) | Method and apparatus for two stage automatic gain control | |
| US5533064A (en) | Digital radio receiver having limiter amplifiers and logarithmic detector | |
| EP0625296A1 (en) | Automatic gain control apparatus for a digital television signal receiver | |
| US7664201B2 (en) | Digital automatic gain control | |
| US4672631A (en) | Radio receiver with variable phase shift correction | |
| JPH11331300A (ja) | 復調装置 | |
| JP3099831B2 (ja) | 自動等化器 | |
| US6359942B1 (en) | FSK demodulator | |
| US6370210B1 (en) | Circuitry for generating a gain control signal applied to an AGC amplifier and method thereof | |
| EP0254877A2 (en) | Automatic drift control circuit | |
| US7436913B2 (en) | Automatic gain control apparatus | |
| JPH07114423B2 (ja) | Ａｇｃ増幅器の制御回路 | |
| KR20000061607A (ko) | 자동 이득 제어기 | |
| JP3334794B2 (ja) | 振幅制限増幅回路 | |
| JPH098766A (ja) | 直交周波数分割多重受信装置 | |
| JPS6399626A (ja) | 自動利得制御方式 | |
| JP2861778B2 (ja) | 復調装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |