JPH07107664A - 突入電流防止回路を備えた電源装置 - Google Patents
突入電流防止回路を備えた電源装置Info
- Publication number
- JPH07107664A JPH07107664A JP5244361A JP24436193A JPH07107664A JP H07107664 A JPH07107664 A JP H07107664A JP 5244361 A JP5244361 A JP 5244361A JP 24436193 A JP24436193 A JP 24436193A JP H07107664 A JPH07107664 A JP H07107664A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- capacitor
- power supply
- inrush current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Emergency Protection Circuit Devices (AREA)
- Direct Current Feeding And Distribution (AREA)
- Rectifiers (AREA)
Abstract
(57)【要約】
【目的】 突入電流防止回路を備えた電源装置に関し，
電源入力電圧の瞬断を確実に検出し突入電流防止回路を
リセットすることを目的とする。 【構成】 第１の整流回路(1) と，第１の整流回路(1)
に並列に接続された第２の整流回路(2) を備え，第１の
整流回路(1) は第１のコンデンサ(12)と第１のコンデン
サ(12)と電源入力部(20)の間に突入電流防止回路(10)を
備え，第１のコンデンサ(12)と上記第２の整流回路(2)
に備えられた第２のコンデンサ(16)の電圧を比較する電
圧比較回路(4) と，電圧比較回路(4) の比較結果に基づ
いて電源入力電圧が低下した場合に電源入力電圧が復帰
した際に突入電流を抑制するように突入電流防止回路(1
0)を制御する制御回路(3) を備えた構成を持つ。
電源入力電圧の瞬断を確実に検出し突入電流防止回路を
リセットすることを目的とする。 【構成】 第１の整流回路(1) と，第１の整流回路(1)
に並列に接続された第２の整流回路(2) を備え，第１の
整流回路(1) は第１のコンデンサ(12)と第１のコンデン
サ(12)と電源入力部(20)の間に突入電流防止回路(10)を
備え，第１のコンデンサ(12)と上記第２の整流回路(2)
に備えられた第２のコンデンサ(16)の電圧を比較する電
圧比較回路(4) と，電圧比較回路(4) の比較結果に基づ
いて電源入力電圧が低下した場合に電源入力電圧が復帰
した際に突入電流を抑制するように突入電流防止回路(1
0)を制御する制御回路(3) を備えた構成を持つ。
Description
【０００１】
【産業上の利用分野】本発明は，突入電流防止回路を備
えた電源装置に関するものである。電源装置は，停電も
しくは瞬断等の後に入力電圧が復帰した場合に平滑コン
デンサに大電流の突入電流が流れるのを防止するため
に，突入電流防止回路を設けている。
えた電源装置に関するものである。電源装置は，停電も
しくは瞬断等の後に入力電圧が復帰した場合に平滑コン
デンサに大電流の突入電流が流れるのを防止するため
に，突入電流防止回路を設けている。
【０００２】本発明は，停電，瞬断（電源入力電圧が瞬
間的に低下し，すぐに正常電圧に復帰すること）を確実
に検出し突入電流防止回路をリセットする（電源入力電
圧が復帰した時に平滑コンデンサに流入する突入電流を
抑制できる状態とする）ことのできる電源装置を提供す
る。
間的に低下し，すぐに正常電圧に復帰すること）を確実
に検出し突入電流防止回路をリセットする（電源入力電
圧が復帰した時に平滑コンデンサに流入する突入電流を
抑制できる状態とする）ことのできる電源装置を提供す
る。
【０００３】
【従来の技術】図４は従来の突入電流防止回路を備えた
電源装置を示す。図において，１００は整流素子であ
る。
電源装置を示す。図において，１００は整流素子であ
る。
【０００４】１０１は突入電流防止回路であって，平滑
電圧ＶC102が問題ないレベルに達した場合にサイリスタ
１１０がオンとなって整流電流が電流制限抵抗１１１を
バイパスするようにし，平滑電圧ＶC102が低下した場合
に制御回路１０４によりサイリスタ１１０がオフとさ
れ，電源入力電圧Ｖacが正常値に復帰した時に平滑コン
デンサ１０２に流入する突入電流を制限するものであ
る。
電圧ＶC102が問題ないレベルに達した場合にサイリスタ
１１０がオンとなって整流電流が電流制限抵抗１１１を
バイパスするようにし，平滑電圧ＶC102が低下した場合
に制御回路１０４によりサイリスタ１１０がオフとさ
れ，電源入力電圧Ｖacが正常値に復帰した時に平滑コン
デンサ１０２に流入する突入電流を制限するものであ
る。
【０００５】１０２は平滑コンデンサである。１０３は
停電検出回路であって，入力電圧Ｖacの停電もしくは瞬
断による電圧低下を検出するものである。
停電検出回路であって，入力電圧Ｖacの停電もしくは瞬
断による電圧低下を検出するものである。
【０００６】１０４は制御回路であって，停電検出回路
１０３による平滑電圧ＶC102の低下の検出に基づいて突
入電流防止回路１０１を制御するものである。る。
１０３による平滑電圧ＶC102の低下の検出に基づいて突
入電流防止回路１０１を制御するものである。る。
【０００７】１０５はスイッチングトランジスタであっ
て，整流電圧をスイッチングするものである。１０６は
トランスであって，スイッチング電流に基づいて発生す
る電圧を電圧変換して負荷１０７に供給するとともに，
制御回路１０４に制御電圧を供給するものである。
て，整流電圧をスイッチングするものである。１０６は
トランスであって，スイッチング電流に基づいて発生す
る電圧を電圧変換して負荷１０７に供給するとともに，
制御回路１０４に制御電圧を供給するものである。
【０００８】１０７は負荷である。突入電流防止回路１
０１において，１１０はサイリスタであって，平滑電圧
ＶC102が問題ないレベルに達した場合にオンとなり，Ｖ
C102が低下した場合にオフとなるものである。
０１において，１１０はサイリスタであって，平滑電圧
ＶC102が問題ないレベルに達した場合にオンとなり，Ｖ
C102が低下した場合にオフとなるものである。
【０００９】１１１は電流制限抵抗であって，突入電流
を抑制するものである。停電検出回路１０３において，
１２０はトランジスタ１であって，ＶC102が正常な場合
にオフとなり，低下した場合にオンとなるものである。
を抑制するものである。停電検出回路１０３において，
１２０はトランジスタ１であって，ＶC102が正常な場合
にオフとなり，低下した場合にオンとなるものである。
【００１０】１２１はトランジスタ２であって，整流電
圧をスイッチングするものである。図の構成の動作を説
明する。 (1) 電源入力電圧Ｖacが正常な場合。
圧をスイッチングするものである。図の構成の動作を説
明する。 (1) 電源入力電圧Ｖacが正常な場合。
【００１１】制御回路１０４において，トランス１０６
のスイッチング電圧により常にＶC1 02に比例した電圧が
発生する。そして制御回路１０４の制御電圧は整流さ
れ，サイリスタ１１０のゲートに印加される。Ａ点の整
流電圧は正常であって，電源入力電圧Ｖacが低下した場
合に比べて高い状態である。そのためＢ点の電圧も高
く，トランジスタ１（１２０）はオンである。従って，
Ｃ点の電圧は低く，トランジスタ２（１２１）はオフで
ある。そのため制御回路１０４において発生した電圧に
より一定の時定数後にサイリスタ１１０はオンとなり整
流電流はサイリスタ１１０をバイパスして平滑コンデン
サ１０２に入力される。
のスイッチング電圧により常にＶC1 02に比例した電圧が
発生する。そして制御回路１０４の制御電圧は整流さ
れ，サイリスタ１１０のゲートに印加される。Ａ点の整
流電圧は正常であって，電源入力電圧Ｖacが低下した場
合に比べて高い状態である。そのためＢ点の電圧も高
く，トランジスタ１（１２０）はオンである。従って，
Ｃ点の電圧は低く，トランジスタ２（１２１）はオフで
ある。そのため制御回路１０４において発生した電圧に
より一定の時定数後にサイリスタ１１０はオンとなり整
流電流はサイリスタ１１０をバイパスして平滑コンデン
サ１０２に入力される。
【００１２】(2) 電源入力電圧が低下した場合。電源入
力電圧Ｖacが低下した場合には，Ａ点の電圧が低下し，
Ｂ点の電圧も低下する。そのため，トランジスタ１（１
２０）はオフとなり，Ｃ点の電圧が高くなってトランジ
スタ２（１２１）はオンとなる。その結果，サイリスタ
１１０のゲート電圧は低電圧となり，サイリスタ１１０
はオフとなる。
力電圧Ｖacが低下した場合には，Ａ点の電圧が低下し，
Ｂ点の電圧も低下する。そのため，トランジスタ１（１
２０）はオフとなり，Ｃ点の電圧が高くなってトランジ
スタ２（１２１）はオンとなる。その結果，サイリスタ
１１０のゲート電圧は低電圧となり，サイリスタ１１０
はオフとなる。
【００１３】その後，停電，瞬断が復帰して電源入力電
圧が高くなった時，平滑コンデンサ１０２に電源入力側
から突入電流が流れるが，サイリスタ１１０がオフであ
るため突入電流は電流制限抵抗１１１を介して平滑コン
デンサ１０２に流れる。そのため，過大な突入電流が流
れることが防止される。
圧が高くなった時，平滑コンデンサ１０２に電源入力側
から突入電流が流れるが，サイリスタ１１０がオフであ
るため突入電流は電流制限抵抗１１１を介して平滑コン
デンサ１０２に流れる。そのため，過大な突入電流が流
れることが防止される。
【００１４】
【発明が解決しようとする課題】図５により，発明が解
決しようとする課題を説明する。図５は従来の突入電流
防止回路を備えた電源装置の動作説明図である。
決しようとする課題を説明する。図５は従来の突入電流
防止回路を備えた電源装置の動作説明図である。
【００１５】図５において， (a)は平滑コンデンサ１０
２の容量が小の場合である。横軸は時間ｔであり，縦軸
は電圧Ｖac，ＶC102（図ａ−１）および電流ｉ（図ａ−
２）である。
２の容量が小の場合である。横軸は時間ｔであり，縦軸
は電圧Ｖac，ＶC102（図ａ−１）および電流ｉ（図ａ−
２）である。
【００１６】電圧−時間の特性図（図ａ−１）におい
て，実線は電源入力電圧Ｖacであり，時刻ｔ1 で停電
（瞬断）し，時刻ｔ2 で回復したことを示す。一点鎖線
ＶC102は平滑コンデンサの端子電圧である。Ｖｒは突入
電流防止回路を動作させる基準電圧である検出レベルで
ある。
て，実線は電源入力電圧Ｖacであり，時刻ｔ1 で停電
（瞬断）し，時刻ｔ2 で回復したことを示す。一点鎖線
ＶC102は平滑コンデンサの端子電圧である。Ｖｒは突入
電流防止回路を動作させる基準電圧である検出レベルで
ある。
【００１７】時刻ｔ1 で電源入力電圧Ｖacが低下すると
（図の場合Ｖac＝０）になると，平滑コンデンサが放電
し，平滑コンデンサ１０２の端子電圧ＶC102はしだいに
低下する。そして，図示の検出レベルＶｒに達したこと
を停電検出回路１０３が検出すると，制御回路１０４が
動作し，突入電流防止回路１０１のサイリスタ１１０を
オフとする。
（図の場合Ｖac＝０）になると，平滑コンデンサが放電
し，平滑コンデンサ１０２の端子電圧ＶC102はしだいに
低下する。そして，図示の検出レベルＶｒに達したこと
を停電検出回路１０３が検出すると，制御回路１０４が
動作し，突入電流防止回路１０１のサイリスタ１１０を
オフとする。
【００１８】その後，時刻ｔ2 で電源入力電圧Ｖacが復
帰すると電流制限抵抗１１１を介して平滑コンデンサに
突入電流ｉが流入する（図ａ−２参照）。図５ (b)は平
滑コンデンサ１０２の容量が大の場合である。
帰すると電流制限抵抗１１１を介して平滑コンデンサに
突入電流ｉが流入する（図ａ−２参照）。図５ (b)は平
滑コンデンサ１０２の容量が大の場合である。
【００１９】図５ (b)において，Ｖacは電源入力電圧で
あり，時刻ｔ1 で停電し，時刻ｔ2で復帰したことを示
す。ＶC102は平滑コンデンサ１０２の端子電圧である。
ｉは平滑コンデンサ１０２に流入する電流である。
あり，時刻ｔ1 で停電し，時刻ｔ2で復帰したことを示
す。ＶC102は平滑コンデンサ１０２の端子電圧である。
ｉは平滑コンデンサ１０２に流入する電流である。
【００２０】電圧−時間特性（ｂ−１）に示すように，
時刻ｔ1 で停電したことにより，平滑コンデンサ１０２
が放電し，その端子電圧ＶC102が低下する。しかし，平
滑コンデンサ１０２の容量が大きいために平滑コンデン
サ１０２の端子電圧ＶC102の低下する割合は小さく，制
御回路１０４を動作させる検出レベルに達する前に時刻
ｔ2 で復電する。そのため，時刻ｔ1 から時刻ｔ2 の間
に制御回路１０４はサイリスタ１１０をオフとすること
ができず，時刻ｔ2 で電源入力電圧が復帰した時にサイ
リスタ１１０を介して平滑コンデンサ１０２に大きな突
入電流が流れる（図ｂ−２参照）。
時刻ｔ1 で停電したことにより，平滑コンデンサ１０２
が放電し，その端子電圧ＶC102が低下する。しかし，平
滑コンデンサ１０２の容量が大きいために平滑コンデン
サ１０２の端子電圧ＶC102の低下する割合は小さく，制
御回路１０４を動作させる検出レベルに達する前に時刻
ｔ2 で復電する。そのため，時刻ｔ1 から時刻ｔ2 の間
に制御回路１０４はサイリスタ１１０をオフとすること
ができず，時刻ｔ2 で電源入力電圧が復帰した時にサイ
リスタ１１０を介して平滑コンデンサ１０２に大きな突
入電流が流れる（図ｂ−２参照）。
【００２１】図５ (a)に示すように，平滑コンデンサ１
０２の容量が小の場合には，電源入力電圧が停電してか
ら復帰するまでの間に突入電流防止回路１０１がリセッ
トされ（サイリスタ１１０がオフとされた状態），突入
電流ｉは抑制される。しかし，平滑コンデンサ１０２の
容量が大の場合は時刻ｔ1 から時刻ｔ2 の間に突入電流
防止回路１０１がリセットされず（サイリスタはオンの
ままの状態），突入電流ｉは大電流となる。
０２の容量が小の場合には，電源入力電圧が停電してか
ら復帰するまでの間に突入電流防止回路１０１がリセッ
トされ（サイリスタ１１０がオフとされた状態），突入
電流ｉは抑制される。しかし，平滑コンデンサ１０２の
容量が大の場合は時刻ｔ1 から時刻ｔ2 の間に突入電流
防止回路１０１がリセットされず（サイリスタはオンの
ままの状態），突入電流ｉは大電流となる。
【００２２】本発明は，平滑コンデンサの容量が大きく
なっても，電源入力電圧の停電から復帰するまでの間に
かならず突入電流防止回路１０１をリセットすることの
できる突入電流防止回路を備える電源装置を提供するこ
とを目的とする。
なっても，電源入力電圧の停電から復帰するまでの間に
かならず突入電流防止回路１０１をリセットすることの
できる突入電流防止回路を備える電源装置を提供するこ
とを目的とする。
【００２３】
【課題を解決するための手段】図１は本発明の基本構成
を示す。図において，１は第１の整流回路である。
を示す。図において，１は第１の整流回路である。
【００２４】２は第２の整流回路であって，第１の整流
回路１に並列に接続されたものである。３は制御回路で
あって，突入電流防止回路１０を制御するものである。
回路１に並列に接続されたものである。３は制御回路で
あって，突入電流防止回路１０を制御するものである。
【００２５】４は電圧比較回路であって，第１の整流回
路１の整流電圧と第２の整流回路２の整流電圧を比較
し，両者の電圧差に応じて突入電流防止回路１０を制御
するものである。
路１の整流電圧と第２の整流回路２の整流電圧を比較
し，両者の電圧差に応じて突入電流防止回路１０を制御
するものである。
【００２６】５は第１の整流回路１に接続された負荷回
路である。６は第２の整流回路２に接続された負荷回路
である。第１の整流回路１において，１０は突入電流防
止回路であって，第１のコンデンサ１２に流入する突入
電流を抑制するものである。
路である。６は第２の整流回路２に接続された負荷回路
である。第１の整流回路１において，１０は突入電流防
止回路であって，第１のコンデンサ１２に流入する突入
電流を抑制するものである。
【００２７】１１は整流素子である。１２は第１のコン
デンサであって，整流素子１１の整流出力を平滑する平
滑コンデンサである。第１のコンデンサ１２は第２のコ
ンデンサ１６より容量が大きいものである。
デンサであって，整流素子１１の整流出力を平滑する平
滑コンデンサである。第１のコンデンサ１２は第２のコ
ンデンサ１６より容量が大きいものである。
【００２８】１３は突入電流防止回路１０の電流制御部
であって，例えば，サイリスタ等のスッチにより構成さ
れる。１４は電流制限部であって，整流素子１１の整流
出力を平滑する例えば電流制限抵抗である。
であって，例えば，サイリスタ等のスッチにより構成さ
れる。１４は電流制限部であって，整流素子１１の整流
出力を平滑する例えば電流制限抵抗である。
【００２９】第２の整流回路２において，１５は整流素
子である。１６は第２のコンデンサであって，整流素子
１５の整流出力を平滑する平滑コンデンサである。第２
のコンデンサ１６は第１のコンデンサ１２より容量が小
さいものである。
子である。１６は第２のコンデンサであって，整流素子
１５の整流出力を平滑する平滑コンデンサである。第２
のコンデンサ１６は第１のコンデンサ１２より容量が小
さいものである。
【００３０】
【作用】図１の本発明の基本構成の動作を説明する（電
流制御部１３はスイッチにより構成され，電流制限部１
４は電流制限抵抗で構成されている場合を例として説明
する）。
流制御部１３はスイッチにより構成され，電流制限部１
４は電流制限抵抗で構成されている場合を例として説明
する）。
【００３１】(1) 電源入力電圧が正常な場合。電源入力
部２０の入力電圧が正常な場合には第１のコンデンサ１
２の端子電圧と第２のコンデンサ１６の端子電圧は等し
い。その時，制御回路３は，その電圧を入力して比較す
る電圧比較回路４の比較結果にもとづいて突入電流防止
回路１０のスイッチ１３は閉じるように制御する。
部２０の入力電圧が正常な場合には第１のコンデンサ１
２の端子電圧と第２のコンデンサ１６の端子電圧は等し
い。その時，制御回路３は，その電圧を入力して比較す
る電圧比較回路４の比較結果にもとづいて突入電流防止
回路１０のスイッチ１３は閉じるように制御する。
【００３２】そして，第１の整流回路１の整流素子１１
で整流された整流電流はスイッチ１３を介して負荷回路
５に供給される。また，第２の整流回路２の整流電流は
負荷回路６に供給される。
で整流された整流電流はスイッチ１３を介して負荷回路
５に供給される。また，第２の整流回路２の整流電流は
負荷回路６に供給される。
【００３３】(2) 電源入力部２０の入力電圧が低下し
た場合。電源入力部２０の入力電圧が停電もしくは瞬断
等で低下すると，第１のコンデンサ１２が放電しその端
子電圧はしだいに低下する。同様に，第２のコンデンサ
１６も放電しその端子電圧は急に低下する。
た場合。電源入力部２０の入力電圧が停電もしくは瞬断
等で低下すると，第１のコンデンサ１２が放電しその端
子電圧はしだいに低下する。同様に，第２のコンデンサ
１６も放電しその端子電圧は急に低下する。
【００３４】電圧比較回路４は第１のコンデンサ１２の
端子電圧と第２のコンデンサ１６の端子電圧を比較す
る。第１のコンデンサ１２の容量は第２のコンデンサ１
６の容量より大きいので第１のコンデンサ１２の端子電
圧の低下速度は第２のコンデンサ１６の端子電圧の低下
速度よりゆるやかである。そのため，電圧比較回路４に
入力される比較電圧の電圧差は時間変化とともに次第に
大きくなる。その差があらかじめ定めた一定値に達する
と，その比較結果が制御回路３に通知され制御回路３は
突入電流防止回路１０のスイッチ１３を開とする（リセ
ット状態）。
端子電圧と第２のコンデンサ１６の端子電圧を比較す
る。第１のコンデンサ１２の容量は第２のコンデンサ１
６の容量より大きいので第１のコンデンサ１２の端子電
圧の低下速度は第２のコンデンサ１６の端子電圧の低下
速度よりゆるやかである。そのため，電圧比較回路４に
入力される比較電圧の電圧差は時間変化とともに次第に
大きくなる。その差があらかじめ定めた一定値に達する
と，その比較結果が制御回路３に通知され制御回路３は
突入電流防止回路１０のスイッチ１３を開とする（リセ
ット状態）。
【００３５】(3) 電源入力部２０の入力電圧が低下し
た後に正常値に復帰した場合。電源入力部２０の電源入
力電圧が停電もしくは瞬断から復帰した時，突入電流防
止回路１０のスイッチ１３は開の状態である。
た後に正常値に復帰した場合。電源入力部２０の電源入
力電圧が停電もしくは瞬断から復帰した時，突入電流防
止回路１０のスイッチ１３は開の状態である。
【００３６】電源入力部２０からの電源入力電圧は整流
素子１１で整流され，抵抗１４を介して第１のコンデン
サ１２に流入する。このとき，第１のコンデンサ１２は
放電した後なので，電流制限抵抗１４がない場合には瞬
間的には無限大に近い大電流となるが，本発明の場合に
は電流制限抵抗１４を介して流入されるので電流値が抑
制される。第２のコンデンサ１６にも同様の突入電流が
流入するが，第２のコンデンサ１６の容量は小さいので
その電流値は小さくても差支えない。
素子１１で整流され，抵抗１４を介して第１のコンデン
サ１２に流入する。このとき，第１のコンデンサ１２は
放電した後なので，電流制限抵抗１４がない場合には瞬
間的には無限大に近い大電流となるが，本発明の場合に
は電流制限抵抗１４を介して流入されるので電流値が抑
制される。第２のコンデンサ１６にも同様の突入電流が
流入するが，第２のコンデンサ１６の容量は小さいので
その電流値は小さくても差支えない。
【００３７】その後，第１のコンデンサ１２と第２のコ
ンデンサ１６が充電され，その端子電圧の差が予め定め
た一定値以下になると，制御回路３は電圧比較回路４の
その差の比較結果に基づいて突入電流防止回路１０を閉
とする。
ンデンサ１６が充電され，その端子電圧の差が予め定め
た一定値以下になると，制御回路３は電圧比較回路４の
その差の比較結果に基づいて突入電流防止回路１０を閉
とする。
【００３８】以後，第１の整流回路１，第２の整流回路
２は(1) で説明した通常の動作を行う。図２は，本発明
の基本回路の動作説明図である。
２は(1) で説明した通常の動作を行う。図２は，本発明
の基本回路の動作説明図である。
【００３９】(a)において，Ｖacは電源入力電圧であっ
て，時刻ｔ1 で電源入力が停電もしくは瞬断し時刻ｔ2
で復帰したことを示す。横軸は時間である。Ｖc1は第１
のコンデンサの端子電圧であり，Ｖc2は第２のコンデン
サの端子電圧である。ＶｄはＶc1とＶc2の差を表す。
て，時刻ｔ1 で電源入力が停電もしくは瞬断し時刻ｔ2
で復帰したことを示す。横軸は時間である。Ｖc1は第１
のコンデンサの端子電圧であり，Ｖc2は第２のコンデン
サの端子電圧である。ＶｄはＶc1とＶc2の差を表す。
【００４０】時刻ｔ1 で停電した後，第１のコンデンサ
１２の端子電圧Ｖc1は図示のように時間経過とともに低
下し，第２のコンデンサの端子電圧Ｖc2は図示のように
時間経過とともに低下する。第１のコンデンサ１２の容
量は第２のコンデンサ１６の容量より大きいので，Ｖc1
の時間変化はＶc2の時間変化よりゆるやかである。その
ため両者の電圧差Ｖｄは時間経過とともに大きくなる。
従って，制御回路３が突入電流防止回路１０のスイッチ
１３を開とするＶｄを適正に定めれば，時刻ｔ 2 で復電
する前に突入電流防止回路１０のスイッチ１３を閉と
し，突入電流防止回路１０をリセット（突入電流防止動
作状態）とすることができる。
１２の端子電圧Ｖc1は図示のように時間経過とともに低
下し，第２のコンデンサの端子電圧Ｖc2は図示のように
時間経過とともに低下する。第１のコンデンサ１２の容
量は第２のコンデンサ１６の容量より大きいので，Ｖc1
の時間変化はＶc2の時間変化よりゆるやかである。その
ため両者の電圧差Ｖｄは時間経過とともに大きくなる。
従って，制御回路３が突入電流防止回路１０のスイッチ
１３を開とするＶｄを適正に定めれば，時刻ｔ 2 で復電
する前に突入電流防止回路１０のスイッチ１３を閉と
し，突入電流防止回路１０をリセット（突入電流防止動
作状態）とすることができる。
【００４１】(b)は通常の動作電圧が正常値より＋１０
％もしくは−１０％変動した場合において，本発明の基
本構成による動作と従来の電源装置の動作を比較したも
のである。通常の動作電圧が正常値より＋１０％もしく
は−１０％変動した場合であり，時刻ｔ1 で停電もしく
は瞬断し，時刻ｔ2 で復電したことを示す。
％もしくは−１０％変動した場合において，本発明の基
本構成による動作と従来の電源装置の動作を比較したも
のである。通常の動作電圧が正常値より＋１０％もしく
は−１０％変動した場合であり，時刻ｔ1 で停電もしく
は瞬断し，時刻ｔ2 で復電したことを示す。
【００４２】図において，Ｖac，Ｖc1，Ｖc2はそれぞれ
電源入力電圧，第１のコンデンサの端子電圧，第2のコ
ンデンサの端子電圧であり，電源入力電圧が正常な場合
より＋１０％変動した場合である。
電源入力電圧，第１のコンデンサの端子電圧，第2のコ
ンデンサの端子電圧であり，電源入力電圧が正常な場合
より＋１０％変動した場合である。
【００４３】Ｖac’，Ｖc1’，Ｖc2’はそれぞれ電源入
力電圧，第１のコンデンサの端子電圧，第２のコンデン
サの端子電圧であり，電源入力電圧が正常な場合より−
１０％変動した場合である。
力電圧，第１のコンデンサの端子電圧，第２のコンデン
サの端子電圧であり，電源入力電圧が正常な場合より−
１０％変動した場合である。
【００４４】Ｖｒは従来の突入電流防止回路を備えた電
源装置の停電検出回路（図４参照）の電圧検出レベルで
ある。ＶｄはＶc1とＶc2の差，Ｖｄ’はＶc1’とＶc2’
の差である。
源装置の停電検出回路（図４参照）の電圧検出レベルで
ある。ＶｄはＶc1とＶc2の差，Ｖｄ’はＶc1’とＶc2’
の差である。
【００４５】図示のように，電源入力電圧が正常値より
１０％低いＶac’の場合には，平滑コンデンサ１０２
（図４参照）の端子電圧Ｖｃが突入電流防止回路１０１
（図４参照）をリセットする検出レベルＶｒに達するこ
とにより，従来の電源装置でも突入電流防止回路１０１
はリセットされる。本発明の場合には，第２のコンデン
サ１６の容量をＶc1’とＶc2’の電圧差Ｖｄ’により時
刻ｔ2 以前に制御回路３を動作できるような値に設定し
ておけば突入電流防止回路１０をリセットすることがで
きる。
１０％低いＶac’の場合には，平滑コンデンサ１０２
（図４参照）の端子電圧Ｖｃが突入電流防止回路１０１
（図４参照）をリセットする検出レベルＶｒに達するこ
とにより，従来の電源装置でも突入電流防止回路１０１
はリセットされる。本発明の場合には，第２のコンデン
サ１６の容量をＶc1’とＶc2’の電圧差Ｖｄ’により時
刻ｔ2 以前に制御回路３を動作できるような値に設定し
ておけば突入電流防止回路１０をリセットすることがで
きる。
【００４６】また，図示のように電源入力電圧が正常値
より１０％高いＶacにおいて，時刻ｔ1 で停電，時刻ｔ
2 で復電した場合には，従来の電源装置では，平滑コン
デンサ１０２（図４参照）の端子電圧Ｖｃが検出レベル
Ｖｒに達する前に復電する。そのため，従来の電源装置
では復電する前に突入電流防止回路１０１（図４参照）
をリセットすることができず大電流の突入電流が電源入
力側に流れることとなる。しかし，本発明の場合には，
Ｖc1とＶc2の差Ｖｄにより，時刻ｔ2 の前に制御回路３
により突入電流防止回路１０をリセットすることができ
る。
より１０％高いＶacにおいて，時刻ｔ1 で停電，時刻ｔ
2 で復電した場合には，従来の電源装置では，平滑コン
デンサ１０２（図４参照）の端子電圧Ｖｃが検出レベル
Ｖｒに達する前に復電する。そのため，従来の電源装置
では復電する前に突入電流防止回路１０１（図４参照）
をリセットすることができず大電流の突入電流が電源入
力側に流れることとなる。しかし，本発明の場合には，
Ｖc1とＶc2の差Ｖｄにより，時刻ｔ2 の前に制御回路３
により突入電流防止回路１０をリセットすることができ
る。
【００４７】
【実施例】図３は本発明の実施例を示す。図において，
図１と共通の番号は共通部分を示す。
図１と共通の番号は共通部分を示す。
【００４８】１は第１の整流回路である。２は第２の整
流回路である。３は制御回路である。
流回路である。３は制御回路である。
【００４９】４は電圧比較回路である。５は第１の整流
回路の負荷回路である。６は第２の整流回路の負荷回路
である。
回路の負荷回路である。６は第２の整流回路の負荷回路
である。
【００５０】１０は突入電流防止回路である。１１は第
１の整流回路１の整流素子である。１２は第１のコンデ
ンサＣ1 であって，第１の整流回路１の平滑コンデンサ
である。
１の整流回路１の整流素子である。１２は第１のコンデ
ンサＣ1 であって，第１の整流回路１の平滑コンデンサ
である。
【００５１】１３’はサイリスタである。１５は第２の
整流回路２の整流素子である。１６は第２のコンデンサ
Ｃ2 であって，第２の整流回路２の平滑コンデンサであ
る。
整流回路２の整流素子である。１６は第２のコンデンサ
Ｃ2 であって，第２の整流回路２の平滑コンデンサであ
る。
【００５２】３０はトランスであって，トランジスタＴ
ｒ２によりオン，オフされる電圧を一次側に入力し，電
圧変換して二次側３２，３３に出力するものである。３
１はトランス３０の一次側である。
ｒ２によりオン，オフされる電圧を一次側に入力し，電
圧変換して二次側３２，３３に出力するものである。３
１はトランス３０の一次側である。
【００５３】３２はトランス３０の二次側であって，一
次側３１に入力される電圧を電圧変換して制御回路３の
制御電圧とするものである。３３はトランス３０の二次
側であって，一次側３１に入力される電圧を電圧変換し
て負荷回路５に供給するものである。
次側３１に入力される電圧を電圧変換して制御回路３の
制御電圧とするものである。３３はトランス３０の二次
側であって，一次側３１に入力される電圧を電圧変換し
て負荷回路５に供給するものである。
【００５４】Ｔｒ２はトランジスタであって，パルス電
圧をベースに入力することにより整流電流をスイッチン
グするものである。電圧比較回路４において，Ｒ1 ，Ｒ
2 は抵抗であって，直列接続されたダイオードＤ1 〜Ｄ
ｎの端子電圧を分圧する分圧抵抗である。
圧をベースに入力することにより整流電流をスイッチン
グするものである。電圧比較回路４において，Ｒ1 ，Ｒ
2 は抵抗であって，直列接続されたダイオードＤ1 〜Ｄ
ｎの端子電圧を分圧する分圧抵抗である。
【００５５】Ｒ3 はトランジスタＴｒ１の入力保護抵抗
である。Ｃ3 はＴｒ１のベース入力電圧の交流成分をバ
イパスするコンデンサである。Ｄ1 ，Ｄｎはダイオード
であって，第１のコンデンサ１２と第２のコンデンサ１
６の電圧差を検出するものである。ダイオードＤ1 ，Ｄ
ｎは両コンデンサ（１２，１６）の電圧差が一定値以上
になると両端の電圧差を低電圧にするものである。
である。Ｃ3 はＴｒ１のベース入力電圧の交流成分をバ
イパスするコンデンサである。Ｄ1 ，Ｄｎはダイオード
であって，第１のコンデンサ１２と第２のコンデンサ１
６の電圧差を検出するものである。ダイオードＤ1 ，Ｄ
ｎは両コンデンサ（１２，１６）の電圧差が一定値以上
になると両端の電圧差を低電圧にするものである。
【００５６】制御回路３において，Ｒ4 はサイリスタ１
３’のゲート保護抵抗である。Ｒ5 はトランジスタＴｒ
１がオンした際のコレクタ電流を制限する抵抗である。
３’のゲート保護抵抗である。Ｒ5 はトランジスタＴｒ
１がオンした際のコレクタ電流を制限する抵抗である。
【００５７】Ｃ4 は制御回路３の整流回路の整流電圧の
平滑コンデンサである。第２の整流回路２の接続回路に
おいて，Ｔｒ３はスイッチングトランジスタであって，
第２の整流回路２の整流された出力電圧をスイッチング
し，トランス４０の一次側に４１に入力するものであ
る。
平滑コンデンサである。第２の整流回路２の接続回路に
おいて，Ｔｒ３はスイッチングトランジスタであって，
第２の整流回路２の整流された出力電圧をスイッチング
し，トランス４０の一次側に４１に入力するものであ
る。
【００５８】４１はトランス４０の一次側である。４２
はトランス４０の二次側である。図の構成の動作を説明
する。
はトランス４０の二次側である。図の構成の動作を説明
する。
【００５９】(1) 電源入力電圧Ｖacが正常な場合。電源
入力電圧Ｖacが正常な場合には第１のコンデンサ１２の
端子電圧と第２のコンデンサ１６の端子電圧はほぼ等し
い。この時ダイオードＤ1 とＤｎの両端の電圧差は０の
ため，トランジスタＴｒ１のベース電圧は０であり，ト
ランジスタＴｒ１はオフである。
入力電圧Ｖacが正常な場合には第１のコンデンサ１２の
端子電圧と第２のコンデンサ１６の端子電圧はほぼ等し
い。この時ダイオードＤ1 とＤｎの両端の電圧差は０の
ため，トランジスタＴｒ１のベース電圧は０であり，ト
ランジスタＴｒ１はオフである。
【００６０】電源入力電圧の整流電圧はトランジスタＴ
ｒ２によりスイッチングされ，スイッチング電圧がトラ
ンス３０の一次側に入力され，電圧変換されて二次側３
２に出力される。そして，その二次電圧は整流素子３５
で整流されて，平滑コンデンＣ4 で平滑される。この時
トランジスタＴｒ１はオフであるので，その整流電圧は
サイリスタ１３’のゲートに印加され，サイリスタ１
３’はオンとなる。
ｒ２によりスイッチングされ，スイッチング電圧がトラ
ンス３０の一次側に入力され，電圧変換されて二次側３
２に出力される。そして，その二次電圧は整流素子３５
で整流されて，平滑コンデンＣ4 で平滑される。この時
トランジスタＴｒ１はオフであるので，その整流電圧は
サイリスタ１３’のゲートに印加され，サイリスタ１
３’はオンとなる。
【００６１】そのため，電源入力電圧Ｖacが正常な場合
には第１の整流回路１の整流電流はサイリスタ１３’を
介して後段に伝えられ，電流制限抵抗１４はバイパスさ
れる。
には第１の整流回路１の整流電流はサイリスタ１３’を
介して後段に伝えられ，電流制限抵抗１４はバイパスさ
れる。
【００６２】(2) 電源入力電圧Ｖacが低下した場合。電
源入力電圧Ｖacが低下すると，第１のコンデンサ１２，
第２のコンデンサ１６が抵抗Ｒ1 ，Ｒ2 を介して放電す
る。前者（１２）の容量は後者（１６）の容量より大き
いので，第１のコンデンサ１２の側の電位が第２のコン
デンサ１６の側の電位より高い状態で電位差は次第に大
きくなる。そして，ダイオードＤ1 〜Ｄｎの直列接続の
両端の電圧が一定値を越えるとダイオードＤ1 ，Ｄｎに
電流が流れその両端の電圧は低電圧に維持される。その
低電圧は抵抗Ｒ1 ，Ｒ2 で分圧されてトランジスタＴｒ
１のベースに入力される。その結果，トランジスタＴｒ
１がオンとなり，図のＥ点（抵抗Ｒ4 と抵抗Ｒ5 の接続
点）の電位は０となり，サイリスタ１３’のゲート電圧
は０となる。そのため，サイリスタ１３’はオフとなる
（突入電流防止回路１０がリセットされる）。
源入力電圧Ｖacが低下すると，第１のコンデンサ１２，
第２のコンデンサ１６が抵抗Ｒ1 ，Ｒ2 を介して放電す
る。前者（１２）の容量は後者（１６）の容量より大き
いので，第１のコンデンサ１２の側の電位が第２のコン
デンサ１６の側の電位より高い状態で電位差は次第に大
きくなる。そして，ダイオードＤ1 〜Ｄｎの直列接続の
両端の電圧が一定値を越えるとダイオードＤ1 ，Ｄｎに
電流が流れその両端の電圧は低電圧に維持される。その
低電圧は抵抗Ｒ1 ，Ｒ2 で分圧されてトランジスタＴｒ
１のベースに入力される。その結果，トランジスタＴｒ
１がオンとなり，図のＥ点（抵抗Ｒ4 と抵抗Ｒ5 の接続
点）の電位は０となり，サイリスタ１３’のゲート電圧
は０となる。そのため，サイリスタ１３’はオフとなる
（突入電流防止回路１０がリセットされる）。
【００６３】(3) 電源入力電圧Ｖacが復帰した場合。
電源入力電圧Ｖacが停電もしくは瞬断から復帰した時，
突入電流防止回路１０のサイリスタ１３’はオフであ
る。
電源入力電圧Ｖacが停電もしくは瞬断から復帰した時，
突入電流防止回路１０のサイリスタ１３’はオフであ
る。
【００６４】電源入力電圧Ｖacは整流素子１１で整流さ
れ，電流制限抵抗１４を介して第１のコンデンサ１２に
流入する。従って，この突入電流は電流制限抵抗１４を
介して流入されるので電流値が抑制される。第２のコン
デンサ１６にも同様の突入電流が流入するが，第２のコ
ンデンサ１６の容量は小さいので差支えない。
れ，電流制限抵抗１４を介して第１のコンデンサ１２に
流入する。従って，この突入電流は電流制限抵抗１４を
介して流入されるので電流値が抑制される。第２のコン
デンサ１６にも同様の突入電流が流入するが，第２のコ
ンデンサ１６の容量は小さいので差支えない。
【００６５】第１のコンデンサ１２と第２のコンデンサ
１６が充電されると，ダイオードＤ 1 〜Ｄｎの両端の端
子電圧は０となり，トランジスタＴｒ１は再びオフとな
る。その結果，サイリスタ１３’のゲートには制御回路
３の出力が印加され，サイリスタ１３’はオンとなる。
従って，通常の電源入力電圧Ｖacの整流電圧は電流制限
抵抗１４を介することなくサイリスタ１３’を介して後
段に供給される。
１６が充電されると，ダイオードＤ 1 〜Ｄｎの両端の端
子電圧は０となり，トランジスタＴｒ１は再びオフとな
る。その結果，サイリスタ１３’のゲートには制御回路
３の出力が印加され，サイリスタ１３’はオンとなる。
従って，通常の電源入力電圧Ｖacの整流電圧は電流制限
抵抗１４を介することなくサイリスタ１３’を介して後
段に供給される。
【００６６】第２の整流回路２の整流電圧も，トランジ
スタＴｒ３でスイッチングされ，トランス４０の一次側
４１に入力される。そして，トランス４０で電圧変換さ
れて二次側４２に出力され負荷回路６に供給される。
スタＴｒ３でスイッチングされ，トランス４０の一次側
４１に入力される。そして，トランス４０で電圧変換さ
れて二次側４２に出力され負荷回路６に供給される。
【００６７】なお，上記説明では電圧比較回路４はダイ
オードＤ1 ，Ｄｎと抵抗Ｒ1 ，Ｒ2等で構成するように
したが，演算増幅器等を利用した電圧比較回路により構
成することもできる。その他，第１のコンデンサ１２と
第２のコンデンサ１６の電圧差を検出できるものであれ
ばどのようなものでも良い。
オードＤ1 ，Ｄｎと抵抗Ｒ1 ，Ｒ2等で構成するように
したが，演算増幅器等を利用した電圧比較回路により構
成することもできる。その他，第１のコンデンサ１２と
第２のコンデンサ１６の電圧差を検出できるものであれ
ばどのようなものでも良い。
【００６８】
【発明の効果】本発明によれば，平滑コンデンサの容量
が大きくても，電源入力電圧の瞬断を確実に検出し突入
電流防止回路をリセットすることができる。
が大きくても，電源入力電圧の瞬断を確実に検出し突入
電流防止回路をリセットすることができる。
【００６９】そのため，信頼性の高い突入電流防止回路
を備えた電源装置を提供することができる。
を備えた電源装置を提供することができる。
【図１】本発明の基本構成を示す図である。
【図２】本発明の基本構成の動作説明図である。
【図３】本発明の実施例を示す図である。
【図４】従来の突入電流防止回路を備えた電源装置を示
す。
す。
【図５】従来の突入電流防止回路を備えた電源装置の動
作説明図である。
作説明図である。
１：第１の整流回路 ２：第２の整流回路 ３：制御回路 ４：電圧比較回路 ５：負荷回路 ６：負荷回路 １０：突入電流防止回路 １１：整流素子 １３：スイッチ １４：電流制限抵抗 １５：整流素子 １６：第２のコンデンサ ２０：電源入力部
Claims (2)
- 【請求項１】 停電による入力電圧の低下を検出し復電
した時に，平滑コンデンサに流入する突入電流を制限す
る回路を備えた電源装置において， 第１の整流回路(1) と，第１の整流回路(1) に並列に接
続された第２の整流回路(2) を備え， 第１の整流回路(1) は第１のコンデンサ(12)と該第１の
コンデンサ(12)と電源入力部(20)の間に突入電流防止回
路(10)を備え， 該第１のコンデンサ(12)と上記第２の整流回路(2) に備
えられた第２のコンデンサ(16)の電圧を比較する電圧比
較回路(4) と， 該電圧比較回路(4) の比較結果に基づいて電源入力電圧
が低下して復帰した際の突入電流を抑制するように突入
電流防止回路(10)を制御する制御回路(3) を備えたこと
を特徴とする突入電流防止回路を備えた電源装置。 - 【請求項２】 請求項１において，電圧比較回路(4) は
上記第１のコンデンサ(12)と上記第２のコンデンサ(16)
の間に接続されたダイオードとダイオードの両端の電圧
に基づいてオンもしくはオフとなるトランジスタよりな
る回路を備え， 上記制御回路(3) は該トランジスタのオンもしくはオフ
に基づいて突入電流防止回路(10)を制御することを特徴
とする突入電流防止回路を備えた電源装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05244361A JP3073120B2 (ja) | 1993-09-30 | 1993-09-30 | 突入電流防止回路を備えた電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05244361A JP3073120B2 (ja) | 1993-09-30 | 1993-09-30 | 突入電流防止回路を備えた電源装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07107664A true JPH07107664A (ja) | 1995-04-21 |
| JP3073120B2 JP3073120B2 (ja) | 2000-08-07 |
Family
ID=17117556
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05244361A Expired - Lifetime JP3073120B2 (ja) | 1993-09-30 | 1993-09-30 | 突入電流防止回路を備えた電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3073120B2 (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1281234A1 (en) * | 2000-04-10 | 2003-02-05 | Fisher & Paykel Appliances Limited | Appliance power supply |
| KR100521806B1 (ko) * | 2002-08-30 | 2005-10-17 | 삼화페인트공업주식회사 | 전자파 감쇄용 보의 역전류 방지회로 |
| KR100622511B1 (ko) * | 2005-06-10 | 2006-09-13 | 한국서부발전 주식회사 | 전원공급장치 |
| KR100695766B1 (ko) * | 2004-04-28 | 2007-03-15 | 엘에스산전 주식회사 | 인버터 제어장치 |
| US7345857B2 (en) * | 2003-02-10 | 2008-03-18 | Samsung Electronics Co., Ltd. | Power supply with surge voltage control functions |
| JP2008067517A (ja) * | 2006-09-07 | 2008-03-21 | Ricoh Co Ltd | 電源制御装置、インターロック装置及び電気機器 |
| JP2009060722A (ja) * | 2007-08-31 | 2009-03-19 | Hoshizaki Electric Co Ltd | 突入電流防止回路および電源装置 |
| JP2009212020A (ja) * | 2008-03-06 | 2009-09-17 | Toshiba Corp | 蓄電装置 |
-
1993
- 1993-09-30 JP JP05244361A patent/JP3073120B2/ja not_active Expired - Lifetime
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1281234A1 (en) * | 2000-04-10 | 2003-02-05 | Fisher & Paykel Appliances Limited | Appliance power supply |
| KR100521806B1 (ko) * | 2002-08-30 | 2005-10-17 | 삼화페인트공업주식회사 | 전자파 감쇄용 보의 역전류 방지회로 |
| US7345857B2 (en) * | 2003-02-10 | 2008-03-18 | Samsung Electronics Co., Ltd. | Power supply with surge voltage control functions |
| KR100695766B1 (ko) * | 2004-04-28 | 2007-03-15 | 엘에스산전 주식회사 | 인버터 제어장치 |
| KR100622511B1 (ko) * | 2005-06-10 | 2006-09-13 | 한국서부발전 주식회사 | 전원공급장치 |
| JP2008067517A (ja) * | 2006-09-07 | 2008-03-21 | Ricoh Co Ltd | 電源制御装置、インターロック装置及び電気機器 |
| JP2009060722A (ja) * | 2007-08-31 | 2009-03-19 | Hoshizaki Electric Co Ltd | 突入電流防止回路および電源装置 |
| JP2009212020A (ja) * | 2008-03-06 | 2009-09-17 | Toshiba Corp | 蓄電装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3073120B2 (ja) | 2000-08-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6714429B2 (en) | Active inrush current control for AC to DC converters | |
| EP0284412B1 (en) | Automatic voltage switching power source | |
| KR100629480B1 (ko) | 전원공급장치, 방법 및 전자장치 | |
| EP1856589A2 (en) | Self-driven synchronous rectified boost converter with inrush current protection using bidirectional normally on device | |
| US9063558B2 (en) | Current limiting circuit configured to limit output current of driver circuit | |
| JPH05149980A (ja) | シヤツトオフオプシヨンを有する耐ノイズ性低電圧ブラウンアウト検知器 | |
| US6184669B1 (en) | Current control circuit | |
| US7394675B2 (en) | Power supplying apparatus and power supplying method | |
| JPH07107664A (ja) | 突入電流防止回路を備えた電源装置 | |
| US4864488A (en) | Single level D.C. output voltage power supply | |
| JPH07123711A (ja) | スイッチング電源の過負荷・短絡保護回路 | |
| JPH06213939A (ja) | 電流検出回路 | |
| US6449180B1 (en) | World wide power supply apparatus that includes a relay switch voltage doubling circuit | |
| US6104584A (en) | Voltage feedback inrush current limit circuit having increased tolerance for component value variation | |
| JPH11149320A (ja) | 電源回路の保護手段 | |
| JP3256412B2 (ja) | 突入電流防止回路 | |
| US5497312A (en) | Drive signal controlled undervoltage lockout circuit | |
| JP3372914B2 (ja) | スイッチング電源装置 | |
| JP2004104852A (ja) | 突入電流防止回路 | |
| US20040189267A1 (en) | DC-DC converter circuit with long holdover time and reduced spatial requirements | |
| JPH1032982A (ja) | 突入電流防止回路 | |
| JP2019007709A (ja) | 電子機器 | |
| WO2002075909A1 (fr) | Alimentation de courant multiple et procede et dispositif de protection contre les surtensions d'une alimentation de courant multiple | |
| JPS63209467A (ja) | スイツチング電源 | |
| JP2006121799A (ja) | Ｐｗｍサイクロコンバータの保護方法およびｐｗｍサイクロコンバータ |