JP3073120B2 - 突入電流防止回路を備えた電源装置 - Google Patents
突入電流防止回路を備えた電源装置Info
- Publication number
- JP3073120B2 JP3073120B2 JP05244361A JP24436193A JP3073120B2 JP 3073120 B2 JP3073120 B2 JP 3073120B2 JP 05244361 A JP05244361 A JP 05244361A JP 24436193 A JP24436193 A JP 24436193A JP 3073120 B2 JP3073120 B2 JP 3073120B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- capacitor
- power supply
- rectifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Emergency Protection Circuit Devices (AREA)
- Direct Current Feeding And Distribution (AREA)
- Rectifiers (AREA)
Description
【０００１】
【産業上の利用分野】本発明は，突入電流防止回路を備
えた電源装置に関するものである。
えた電源装置に関するものである。
【０００２】電源装置は，停電もしくは瞬断等の後に入
力電圧が復帰した場合に平滑コンデンサに大電流の突入
電流が流れるのを防止するために，突入電流防止回路を
設けている。
力電圧が復帰した場合に平滑コンデンサに大電流の突入
電流が流れるのを防止するために，突入電流防止回路を
設けている。
【０００３】本発明は，停電，瞬断（電源入力電圧が瞬
間的に低下し，すぐに正常電圧に復帰すること）を確実
に検出し突入電流防止回路をリセットする（電源入力電
圧が復帰した時に平滑コンデンサに流入する突入電流を
抑制できる状態とする）ことのできる電源装置を提供す
る。
間的に低下し，すぐに正常電圧に復帰すること）を確実
に検出し突入電流防止回路をリセットする（電源入力電
圧が復帰した時に平滑コンデンサに流入する突入電流を
抑制できる状態とする）ことのできる電源装置を提供す
る。
【０００４】
【従来の技術】図４は従来の突入電流防止回路を備えた
電源装置を示す。
電源装置を示す。
【０００５】図において，１００は整流素子である。１
０１は突入電流防止回路であって，平滑電圧ＶC102が問
題ないレベルに達した場合にサイリスタ１１０がオンと
なって整流電流が電流制限抵抗１１１をバイパスするよ
うにし，平滑電圧ＶC102が低下した場合に制御回路１０
４によりサイリスタ１１０がオフとされ，電源入力電圧
Ｖacが正常値に復帰した時に平滑コンデンサ１０２に流
入する突入電流を制限するものである。
０１は突入電流防止回路であって，平滑電圧ＶC102が問
題ないレベルに達した場合にサイリスタ１１０がオンと
なって整流電流が電流制限抵抗１１１をバイパスするよ
うにし，平滑電圧ＶC102が低下した場合に制御回路１０
４によりサイリスタ１１０がオフとされ，電源入力電圧
Ｖacが正常値に復帰した時に平滑コンデンサ１０２に流
入する突入電流を制限するものである。
【０００６】１０２は平滑コンデンサである。１０３は
停電検出回路であって，入力電圧Ｖacの停電もしくは瞬
断による電圧低下を検出するものである。１０４は制御
回路であって，停電検出回路１０３による平滑電圧Ｖ
C102の低下の検出に基づいて突入電流防止回路１０１を
制御するものである。１０５はスイッチングトランジス
タであって，整流電圧をスイッチングするものである。
１０６はトランスであって，スイッチング電流に基づい
て発生する電圧を電圧変換して負荷１０７に供給すると
ともに，制御回路１０４に制御電圧を供給するものであ
る。１０７は負荷である。 突入電流防止回路１０１に
おいて，１１０はサイリスタであって，平滑電圧ＶC102
が問題ないレベルに達した場合にオンとなり，ＶC102が
低下した場合にオフとなるものである。１１１は電流制
限抵抗であって，突入電流を抑制するものである。 停
電検出回路１０３において，１２０はトランジスタ１で
あって，ＶC102が正常な場合にオフとなり，低下した場
合にオンとなるものである。１２１はトランジスタ２で
あって，整流電圧をスイッチングするものである。
停電検出回路であって，入力電圧Ｖacの停電もしくは瞬
断による電圧低下を検出するものである。１０４は制御
回路であって，停電検出回路１０３による平滑電圧Ｖ
C102の低下の検出に基づいて突入電流防止回路１０１を
制御するものである。１０５はスイッチングトランジス
タであって，整流電圧をスイッチングするものである。
１０６はトランスであって，スイッチング電流に基づい
て発生する電圧を電圧変換して負荷１０７に供給すると
ともに，制御回路１０４に制御電圧を供給するものであ
る。１０７は負荷である。 突入電流防止回路１０１に
おいて，１１０はサイリスタであって，平滑電圧ＶC102
が問題ないレベルに達した場合にオンとなり，ＶC102が
低下した場合にオフとなるものである。１１１は電流制
限抵抗であって，突入電流を抑制するものである。 停
電検出回路１０３において，１２０はトランジスタ１で
あって，ＶC102が正常な場合にオフとなり，低下した場
合にオンとなるものである。１２１はトランジスタ２で
あって，整流電圧をスイッチングするものである。
【０００７】図の構成の動作を説明する。
【０００８】(1) 電源入力電圧Ｖacが正常な場合。
【０００９】制御回路１０４において，トランス１０６
のスイッチング電圧により常にＶC102に比例した電圧が
発生する。そして制御回路１０４の制御電圧は整流さ
れ，サイリスタ１１０のゲートに印加される。Ａ点の整
流電圧は正常であって，電源入力電圧Ｖacが低下した場
合に比べて高い状態である。そのためＢ点の電圧も高
く，トランジスタ１（１２０）はオンである。従って，
Ｃ点の電圧は低く，トランジスタ２（１２１）はオフで
ある。そのため制御回路１０４において発生した電圧に
より一定の時定数後にサイリスタ１１０はオンとなり整
流電流はサイリスタ１１０をバイパスして平滑コンデン
サ１０２に入力される。
のスイッチング電圧により常にＶC102に比例した電圧が
発生する。そして制御回路１０４の制御電圧は整流さ
れ，サイリスタ１１０のゲートに印加される。Ａ点の整
流電圧は正常であって，電源入力電圧Ｖacが低下した場
合に比べて高い状態である。そのためＢ点の電圧も高
く，トランジスタ１（１２０）はオンである。従って，
Ｃ点の電圧は低く，トランジスタ２（１２１）はオフで
ある。そのため制御回路１０４において発生した電圧に
より一定の時定数後にサイリスタ１１０はオンとなり整
流電流はサイリスタ１１０をバイパスして平滑コンデン
サ１０２に入力される。
【００１０】(2) 電源入力電圧が低下した場合。
【００１１】電源入力電圧Ｖacが低下した場合には，Ａ
点の電圧が低下し，Ｂ点の電圧も低下する。そのため，
トランジスタ１（１２０）はオフとなり，Ｃ点の電圧が
高くなってトランジスタ２（１２１）はオンとなる。そ
の結果，サイリスタ１１０のゲート電圧は低電圧とな
り，サイリスタ１１０はオフとなる。
点の電圧が低下し，Ｂ点の電圧も低下する。そのため，
トランジスタ１（１２０）はオフとなり，Ｃ点の電圧が
高くなってトランジスタ２（１２１）はオンとなる。そ
の結果，サイリスタ１１０のゲート電圧は低電圧とな
り，サイリスタ１１０はオフとなる。
【００１２】その後，停電，瞬断が復帰して電源入力電
圧が高くなった時，平滑コンデンサ１０２に電源入力側
から突入電流が流れるが，サイリスタ１１０がオフであ
るため突入電流は電流制限抵抗１１１を介して平滑コン
デンサ１０２に流れる。そのため，過大な突入電流が流
れることが防止される。
圧が高くなった時，平滑コンデンサ１０２に電源入力側
から突入電流が流れるが，サイリスタ１１０がオフであ
るため突入電流は電流制限抵抗１１１を介して平滑コン
デンサ１０２に流れる。そのため，過大な突入電流が流
れることが防止される。
【００１３】
【発明が解決しようとする課題】図５により，発明が解
決しようとする課題を説明する。図５は従来の突入電流
防止回路を備えた電源装置の動作説明図である。
決しようとする課題を説明する。図５は従来の突入電流
防止回路を備えた電源装置の動作説明図である。
【００１４】図５において， (a)は平滑コンデンサ１０
２の容量が小の場合である。
２の容量が小の場合である。
【００１５】横軸は時間ｔであり，縦軸は電圧Ｖac，Ｖ
C102（ａ−１）および電流ｉ（ａ−２）である。
C102（ａ−１）および電流ｉ（ａ−２）である。
【００１６】電圧−時間の特性図（ａ−１）において，
実線は電源入力電圧Ｖacであり，時刻ｔ1 で停電（瞬
断）し，時刻ｔ2 で回復したことを示す。一点鎖線Ｖ
C102は平滑コンデンサの端子電圧である。Ｖr は突入電
流防止回路を動作させる基準電圧である検出レベルであ
る。
実線は電源入力電圧Ｖacであり，時刻ｔ1 で停電（瞬
断）し，時刻ｔ2 で回復したことを示す。一点鎖線Ｖ
C102は平滑コンデンサの端子電圧である。Ｖr は突入電
流防止回路を動作させる基準電圧である検出レベルであ
る。
【００１７】時刻ｔ1 で電源入力電圧Ｖacが低下すると
（図の場合Ｖac＝０）になると，平滑コンデンサが放電
し，平滑コンデンサ１０２の端子電圧ＶC102はしだいに
低下する。そして，図示の検出レベルＶr に達したこと
を停電検出回路１０３が検出すると，制御回路１０４が
動作し，突入電流防止回路１０１のサイリスタ１１０を
オフとする。
（図の場合Ｖac＝０）になると，平滑コンデンサが放電
し，平滑コンデンサ１０２の端子電圧ＶC102はしだいに
低下する。そして，図示の検出レベルＶr に達したこと
を停電検出回路１０３が検出すると，制御回路１０４が
動作し，突入電流防止回路１０１のサイリスタ１１０を
オフとする。
【００１８】その後，時刻ｔ2 で電源入力電圧Ｖacが復
帰すると電流制限抵抗１１１を介して平滑コンデンサに
突入電流ｉが流入する（ａ−２参照）。
帰すると電流制限抵抗１１１を介して平滑コンデンサに
突入電流ｉが流入する（ａ−２参照）。
【００１９】図５ (b)は平滑コンデンサ１０２の容量が
大の場合である。
大の場合である。
【００２０】図５ (b)において，Ｖacは電源入力電圧で
あり，時刻ｔ1 で停電し，時刻ｔ2で復帰したことを示
す。ＶC102は平滑コンデンサ１０２の端子電圧である。
ｉは平滑コンデンサ１０２に流入する電流である。
あり，時刻ｔ1 で停電し，時刻ｔ2で復帰したことを示
す。ＶC102は平滑コンデンサ１０２の端子電圧である。
ｉは平滑コンデンサ１０２に流入する電流である。
【００２１】電圧−時間特性（ｂ−１）に示すように，
時刻ｔ1 で停電したことにより，平滑コンデンサ１０２
が放電し，その端子電圧ＶC102が低下する。しかし，平
滑コンデンサ１０２の容量が大きいために平滑コンデン
サ１０２の端子電圧ＶC102の低下する割合は小さく，制
御回路１０４を動作させる検出レベルに達する前に時刻
ｔ2 で復電する。そのため，時刻ｔ1 から時刻ｔ2 の間
に制御回路１０４はサイリスタ１１０をオフとすること
ができず，時刻ｔ2 で電源入力電圧が復帰した時にサイ
リスタ１１０を介して平滑コンデンサ１０２に大きな突
入電流が流れる（ｂ−２参照）。
時刻ｔ1 で停電したことにより，平滑コンデンサ１０２
が放電し，その端子電圧ＶC102が低下する。しかし，平
滑コンデンサ１０２の容量が大きいために平滑コンデン
サ１０２の端子電圧ＶC102の低下する割合は小さく，制
御回路１０４を動作させる検出レベルに達する前に時刻
ｔ2 で復電する。そのため，時刻ｔ1 から時刻ｔ2 の間
に制御回路１０４はサイリスタ１１０をオフとすること
ができず，時刻ｔ2 で電源入力電圧が復帰した時にサイ
リスタ１１０を介して平滑コンデンサ１０２に大きな突
入電流が流れる（ｂ−２参照）。
【００２２】図５ (a)に示すように，平滑コンデンサ１
０２の容量が小の場合には，電源入力電圧が停電してか
ら復帰するまでの間に突入電流防止回路１０１がリセッ
トされ（サイリスタ１１０がオフとされた状態），突入
電流ｉは抑制される。しかし，平滑コンデンサ１０２の
容量が大の場合は時刻ｔ1 から時刻ｔ2 の間に突入電流
防止回路１０１がリセットされず（サイリスタはオンの
ままの状態），突入電流ｉは大電流となる。
０２の容量が小の場合には，電源入力電圧が停電してか
ら復帰するまでの間に突入電流防止回路１０１がリセッ
トされ（サイリスタ１１０がオフとされた状態），突入
電流ｉは抑制される。しかし，平滑コンデンサ１０２の
容量が大の場合は時刻ｔ1 から時刻ｔ2 の間に突入電流
防止回路１０１がリセットされず（サイリスタはオンの
ままの状態），突入電流ｉは大電流となる。
【００２３】本発明は，平滑コンデンサの容量が大きく
なっても，電源入力電圧の停電から復帰するまでの間に
かならず突入電流防止回路１０１をリセットすることの
できる突入電流防止回路を備える電源装置を提供するこ
とを目的とする。
なっても，電源入力電圧の停電から復帰するまでの間に
かならず突入電流防止回路１０１をリセットすることの
できる突入電流防止回路を備える電源装置を提供するこ
とを目的とする。
【００２４】
【課題を解決するための手段】上記課題を解決するため
の本発明による突入電流防止回路を備えた電源装置は以
下のように構成される。 （１） 停電による入力電圧の低下を検出し復電した時
に，平滑コンデンサに流入する突入電流を制限する回路
を備えた電源装置において，電源入力部に並列に接続さ
れた第１の整流回路及び第２の整流回路と，該第１の整
流回路及び第２の整流回路のそれぞれの出力電圧を比較
する電圧比較回路とを備え、上記第１の整流回路は、第
１の整流素子と、平滑用の第１のコンデンサと、該第１
の整流素子と平滑用の第１のコンデンサの間に挿入され
た電流制限抵抗及びスイッチの並列接続からなる突入電
流防止回路とを有し、上記第２の整流回路は、第２の整
流素子と、該第２の整流素子に接続された第２のコンデ
ンサとを有し、上記第１のコンデンサの放電時定数が第
２のコンデンサの放電時定数よりも大きくなるように構
成し、上記電圧比較回路は、第１の整流回路及び第２の
整流回路の各出力電圧を比較して、その差が所定値より
も大きくなったとき上記第１の整流回路内の突入電流防
止回路のスイッチをオフにし、またその差が所定値より
も小さくなったとき該スイッチをオンにすることを特徴
とする。 （２）前項（１）において，上記電圧比較回路は、上記
第１のコンデンサと上記第２のコンデンサの間に直列接
続された所定数のダイオードと、該直列接続された所定
数のダイオードの両端の電圧に基づいて上記突入電流防
止回路のスイッチをオンもしくはオフに制御するトラン
ジスタ回路とにより構成されることを特徴とする。
の本発明による突入電流防止回路を備えた電源装置は以
下のように構成される。 （１） 停電による入力電圧の低下を検出し復電した時
に，平滑コンデンサに流入する突入電流を制限する回路
を備えた電源装置において，電源入力部に並列に接続さ
れた第１の整流回路及び第２の整流回路と，該第１の整
流回路及び第２の整流回路のそれぞれの出力電圧を比較
する電圧比較回路とを備え、上記第１の整流回路は、第
１の整流素子と、平滑用の第１のコンデンサと、該第１
の整流素子と平滑用の第１のコンデンサの間に挿入され
た電流制限抵抗及びスイッチの並列接続からなる突入電
流防止回路とを有し、上記第２の整流回路は、第２の整
流素子と、該第２の整流素子に接続された第２のコンデ
ンサとを有し、上記第１のコンデンサの放電時定数が第
２のコンデンサの放電時定数よりも大きくなるように構
成し、上記電圧比較回路は、第１の整流回路及び第２の
整流回路の各出力電圧を比較して、その差が所定値より
も大きくなったとき上記第１の整流回路内の突入電流防
止回路のスイッチをオフにし、またその差が所定値より
も小さくなったとき該スイッチをオンにすることを特徴
とする。 （２）前項（１）において，上記電圧比較回路は、上記
第１のコンデンサと上記第２のコンデンサの間に直列接
続された所定数のダイオードと、該直列接続された所定
数のダイオードの両端の電圧に基づいて上記突入電流防
止回路のスイッチをオンもしくはオフに制御するトラン
ジスタ回路とにより構成されることを特徴とする。
【００２５】図１は本発明の基本構成を示す。図におい
て，１は第１の整流回路である。２は第２の整流回路で
あって，第１の整流回路１に並列に接続されたものであ
る。３は制御回路であって，突入電流防止回路１０を制
御するものである。４は電圧比較回路であって，第１の
整流回路１の整流電圧と第２の整流回路２の整流電圧を
比較し，両者の電圧差に応じて突入電流防止回路１０を
制御するものである。５は第１の整流回路１に接続され
た負荷回路である。６は第２の整流回路２に接続された
負荷回路である。
て，１は第１の整流回路である。２は第２の整流回路で
あって，第１の整流回路１に並列に接続されたものであ
る。３は制御回路であって，突入電流防止回路１０を制
御するものである。４は電圧比較回路であって，第１の
整流回路１の整流電圧と第２の整流回路２の整流電圧を
比較し，両者の電圧差に応じて突入電流防止回路１０を
制御するものである。５は第１の整流回路１に接続され
た負荷回路である。６は第２の整流回路２に接続された
負荷回路である。
【００２６】第１の整流回路１において，１０は突入電
流防止回路であって，第１のコンデンサ１２に流入する
突入電流を抑制するものである。１１は整流素子であ
る。１２は第１のコンデンサであって，整流素子１１の
整流出力を平滑する平滑コンデンサである。第１のコン
デンサ１２は第２のコンデンサ１６より容量が大きいも
のである。１３は突入電流防止回路１０の電流制御部で
あって，例えば，サイリスタ等のスッチにより構成され
る。１４は電流制限部であって，整流素子１１の整流出
力を平滑する例えば電流制限抵抗である。第２の整流回
路２において，１５は整流素子である。１６は第２のコ
ンデンサであって，整流素子１５の整流出力を平滑する
平滑コンデンサである。第２のコンデンサ１６は第１の
コンデンサ１２より容量が小さいものである。
流防止回路であって，第１のコンデンサ１２に流入する
突入電流を抑制するものである。１１は整流素子であ
る。１２は第１のコンデンサであって，整流素子１１の
整流出力を平滑する平滑コンデンサである。第１のコン
デンサ１２は第２のコンデンサ１６より容量が大きいも
のである。１３は突入電流防止回路１０の電流制御部で
あって，例えば，サイリスタ等のスッチにより構成され
る。１４は電流制限部であって，整流素子１１の整流出
力を平滑する例えば電流制限抵抗である。第２の整流回
路２において，１５は整流素子である。１６は第２のコ
ンデンサであって，整流素子１５の整流出力を平滑する
平滑コンデンサである。第２のコンデンサ１６は第１の
コンデンサ１２より容量が小さいものである。
【００２７】
【作用】図１の本発明の基本構成の動作を説明する（電
流制御部１３はスイッチにより構成され，電流制限部１
４は電流制限抵抗で構成されている場合を例として説明
する）。
流制御部１３はスイッチにより構成され，電流制限部１
４は電流制限抵抗で構成されている場合を例として説明
する）。
【００２８】(1) 電源入力電圧が正常な場合。
【００２９】電源入力部２０の入力電圧が正常な場合に
は第１のコンデンサ１２の端子電圧と第２のコンデンサ
１６の端子電圧は等しい。その時，制御回路３は，その
電圧を入力して比較する電圧比較回路４の比較結果にも
とづいて突入電流防止回路１０のスイッチ１３は閉じる
ように制御する。
は第１のコンデンサ１２の端子電圧と第２のコンデンサ
１６の端子電圧は等しい。その時，制御回路３は，その
電圧を入力して比較する電圧比較回路４の比較結果にも
とづいて突入電流防止回路１０のスイッチ１３は閉じる
ように制御する。
【００３０】そして，第１の整流回路１の整流素子１１
で整流された整流電流はスイッチ１３を介して負荷回路
５に供給される。また，第２の整流回路２の整流電流は
負荷回路６に供給される。
で整流された整流電流はスイッチ１３を介して負荷回路
５に供給される。また，第２の整流回路２の整流電流は
負荷回路６に供給される。
【００３１】(2) 電源入力部２０の入力電圧が低下し
た場合。
た場合。
【００３２】電源入力部２０の入力電圧が停電もしくは
瞬断等で低下すると，第１のコンデンサ１２が放電しそ
の端子電圧はしだいに低下する。同様に，第２のコンデ
ンサ１６も放電しその端子電圧は急に低下する。
瞬断等で低下すると，第１のコンデンサ１２が放電しそ
の端子電圧はしだいに低下する。同様に，第２のコンデ
ンサ１６も放電しその端子電圧は急に低下する。
【００３３】電圧比較回路４は第１のコンデンサ１２の
端子電圧と第２のコンデンサ１６の端子電圧を比較す
る。第１のコンデンサ１２の容量は第２のコンデンサ１
６の容量より大きいので、負荷回路５と負荷回路６の負
荷量が同程度であるとすれば第１のコンデンサ１２の放
電時定数は第２のコンデンサ１６の放電時定数よりも大
きくなるので、第１のコンデンサ１２の端子電圧の低下
速度は第２のコンデンサ１６の端子電圧の低下速度より
ゆるやかである。そのため，電圧比較回路４に入力され
る比較電圧の電圧差は時間変化とともに次第に大きくな
る。その差があらかじめ定めた一定値に達すると，その
比較結果が制御回路３に通知され制御回路３は突入電流
防止回路１０のスイッチ１３を開とする（リセット状
態）。
端子電圧と第２のコンデンサ１６の端子電圧を比較す
る。第１のコンデンサ１２の容量は第２のコンデンサ１
６の容量より大きいので、負荷回路５と負荷回路６の負
荷量が同程度であるとすれば第１のコンデンサ１２の放
電時定数は第２のコンデンサ１６の放電時定数よりも大
きくなるので、第１のコンデンサ１２の端子電圧の低下
速度は第２のコンデンサ１６の端子電圧の低下速度より
ゆるやかである。そのため，電圧比較回路４に入力され
る比較電圧の電圧差は時間変化とともに次第に大きくな
る。その差があらかじめ定めた一定値に達すると，その
比較結果が制御回路３に通知され制御回路３は突入電流
防止回路１０のスイッチ１３を開とする（リセット状
態）。
【００３４】(3) 電源入力部２０の入力電圧が低下し
た後に正常値に復帰した場合。
た後に正常値に復帰した場合。
【００３５】電源入力部２０の電源入力電圧が停電もし
くは瞬断から復帰した時，突入電流防止回路１０のスイ
ッチ１３は開の状態である。
くは瞬断から復帰した時，突入電流防止回路１０のスイ
ッチ１３は開の状態である。
【００３６】電源入力部２０からの電源入力電圧は整流
素子１１で整流され，抵抗１４を介して第１のコンデン
サ１２に流入する。このとき，第１のコンデンサ１２は
放電した後なので，電流制限抵抗１４がない場合には瞬
間的には無限大に近い大電流となるが，本発明の場合に
は電流制限抵抗１４を介して流入されるので電流値が抑
制される。第２のコンデンサ１６にも同様の突入電流が
流入するが，第２のコンデンサ１６の容量は小さいので
その電流値は小さくても差支えない。
素子１１で整流され，抵抗１４を介して第１のコンデン
サ１２に流入する。このとき，第１のコンデンサ１２は
放電した後なので，電流制限抵抗１４がない場合には瞬
間的には無限大に近い大電流となるが，本発明の場合に
は電流制限抵抗１４を介して流入されるので電流値が抑
制される。第２のコンデンサ１６にも同様の突入電流が
流入するが，第２のコンデンサ１６の容量は小さいので
その電流値は小さくても差支えない。
【００３７】その後，第１のコンデンサ１２と第２のコ
ンデンサ１６が充電され，その端子電圧の差が予め定め
た一定値以下になると，制御回路３は電圧比較回路４の
その差の比較結果に基づいて突入電流防止回路１０を閉
とする。
ンデンサ１６が充電され，その端子電圧の差が予め定め
た一定値以下になると，制御回路３は電圧比較回路４の
その差の比較結果に基づいて突入電流防止回路１０を閉
とする。
【００３８】以後，第１の整流回路１，第２の整流回路
２は(1) で説明した通常の動作を行う。
２は(1) で説明した通常の動作を行う。
【００３９】図２は，本発明の基本回路の動作説明図で
ある。
ある。
【００４０】(a)において，Ｖacは電源入力電圧であっ
て，時刻ｔ1 で電源入力が停電もしくは瞬断し時刻ｔ2
で復帰したことを示す。横軸は時間である。
て，時刻ｔ1 で電源入力が停電もしくは瞬断し時刻ｔ2
で復帰したことを示す。横軸は時間である。
【００４１】Ｖc1は第１のコンデンサの端子電圧であ
り，Ｖc2は第２のコンデンサの端子電圧である。Ｖd は
Ｖc1とＶc2の差を表す。
り，Ｖc2は第２のコンデンサの端子電圧である。Ｖd は
Ｖc1とＶc2の差を表す。
【００４２】時刻ｔ1 で停電した後，第１のコンデンサ
１２の端子電圧Ｖc1は図示のように時間経過とともに低
下し，第２のコンデンサの端子電圧Ｖc2は図示のように
時間経過とともに低下する。第１のコンデンサ１２の容
量は第２のコンデンサ１６の容量より大きいので，Ｖc1
の時間変化はＶc2の時間変化よりゆるやかである。その
ため両者の電圧差Ｖd は時間経過とともに大きくなる。
従って，制御回路３が突入電流防止回路１０のスイッチ
１３を開とするＶd を適正に定めれば，時刻ｔ2 で復電
する前に突入電流防止回路１０のスイッチ１３を閉と
し，突入電流防止回路１０をリセット（突入電流防止動
作状態）とすることができる。
１２の端子電圧Ｖc1は図示のように時間経過とともに低
下し，第２のコンデンサの端子電圧Ｖc2は図示のように
時間経過とともに低下する。第１のコンデンサ１２の容
量は第２のコンデンサ１６の容量より大きいので，Ｖc1
の時間変化はＶc2の時間変化よりゆるやかである。その
ため両者の電圧差Ｖd は時間経過とともに大きくなる。
従って，制御回路３が突入電流防止回路１０のスイッチ
１３を開とするＶd を適正に定めれば，時刻ｔ2 で復電
する前に突入電流防止回路１０のスイッチ１３を閉と
し，突入電流防止回路１０をリセット（突入電流防止動
作状態）とすることができる。
【００４３】(b)は通常の動作電圧が正常値より＋１０
％もしくは−１０％変動した場合において，本発明の基
本構成による動作と従来の電源装置の動作を比較したも
のである。通常の動作電圧が正常値より＋１０％もしく
は−１０％変動した場合であり，時刻ｔ1 で停電もしく
は瞬断し，時刻ｔ2 で復電したことを示す。
％もしくは−１０％変動した場合において，本発明の基
本構成による動作と従来の電源装置の動作を比較したも
のである。通常の動作電圧が正常値より＋１０％もしく
は−１０％変動した場合であり，時刻ｔ1 で停電もしく
は瞬断し，時刻ｔ2 で復電したことを示す。
【００４４】図において，Ｖac，Ｖc1，Ｖc2はそれぞれ
電源入力電圧，第１のコンデンサの端子電圧，第 2のコ
ンデンサの端子電圧であり，電源入力電圧が正常な場合
より＋１０％変動した場合である。
電源入力電圧，第１のコンデンサの端子電圧，第 2のコ
ンデンサの端子電圧であり，電源入力電圧が正常な場合
より＋１０％変動した場合である。
【００４５】Ｖac’，Ｖc1’，Ｖc2’はそれぞれ電源入
力電圧，第１のコンデンサの端子電圧，第２のコンデン
サの端子電圧であり，電源入力電圧が正常な場合より−
１０％変動した場合である。
力電圧，第１のコンデンサの端子電圧，第２のコンデン
サの端子電圧であり，電源入力電圧が正常な場合より−
１０％変動した場合である。
【００４６】Ｖr は従来の突入電流防止回路を備えた電
源装置の停電検出回路（図４参照）の電圧検出レベルで
ある。Ｖd はＶc1とＶc2の差，Ｖd ’はＶc1’とＶc2’
の差である。
源装置の停電検出回路（図４参照）の電圧検出レベルで
ある。Ｖd はＶc1とＶc2の差，Ｖd ’はＶc1’とＶc2’
の差である。
【００４７】図示のように，電源入力電圧が正常値より
１０％低いＶac’の場合には，平滑コンデンサ１０２
（図４参照）の端子電圧Ｖc が突入電流防止回路１０１
（図４参照）をリセットする検出レベルＶr に達するこ
とにより，従来の電源装置でも突入電流防止回路１０１
はリセットされる。本発明の場合には，第２のコンデン
サ１６の容量をＶc1’とＶc2’の電圧差Ｖd ’により時
刻ｔ2 以前に制御回路３を動作できるような値に設定し
ておけば突入電流防止回路１０をリセットすることがで
きる。
１０％低いＶac’の場合には，平滑コンデンサ１０２
（図４参照）の端子電圧Ｖc が突入電流防止回路１０１
（図４参照）をリセットする検出レベルＶr に達するこ
とにより，従来の電源装置でも突入電流防止回路１０１
はリセットされる。本発明の場合には，第２のコンデン
サ１６の容量をＶc1’とＶc2’の電圧差Ｖd ’により時
刻ｔ2 以前に制御回路３を動作できるような値に設定し
ておけば突入電流防止回路１０をリセットすることがで
きる。
【００４８】また，図示のように電源入力電圧が正常値
より１０％高いＶacにおいて，時刻ｔ1 で停電，時刻ｔ
2 で復電した場合には，従来の電源装置では，平滑コン
デンサ１０２（図４参照）の端子電圧Ｖc が検出レベル
Ｖr に達する前に復電する。そのため，従来の電源装置
では復電する前に突入電流防止回路１０１（図４参照）
をリセットすることができず大電流の突入電流が電源入
力側に流れることとなる。しかし，本発明の場合には，
Ｖc1とＶc2の差Ｖd により，時刻ｔ2 の前に制御回路３
により突入電流防止回路１０をリセットすることができ
る。
より１０％高いＶacにおいて，時刻ｔ1 で停電，時刻ｔ
2 で復電した場合には，従来の電源装置では，平滑コン
デンサ１０２（図４参照）の端子電圧Ｖc が検出レベル
Ｖr に達する前に復電する。そのため，従来の電源装置
では復電する前に突入電流防止回路１０１（図４参照）
をリセットすることができず大電流の突入電流が電源入
力側に流れることとなる。しかし，本発明の場合には，
Ｖc1とＶc2の差Ｖd により，時刻ｔ2 の前に制御回路３
により突入電流防止回路１０をリセットすることができ
る。
【００４９】
【実施例】図３は本発明の実施例を示す。図において，
図１と共通の番号は共通部分を示す。１は第１の整流回
路である。２は第２の整流回路である。３は制御回路で
ある。４は電圧比較回路である。５は第１の整流回路の
負荷回路である。６は第２の整流回路の負荷回路であ
る。１０は突入電流防止回路である。１１は第１の整流
回路１の整流素子である。１２は第１のコンデンサＣ1
であって，第１の整流回路１の平滑コンデンサである。
１３’はサイリスタである。１５は第２の整流回路２の
整流素子である。１６は第２のコンデンサＣ2 であっ
て，第２の整流回路２の平滑コンデンサである。３０は
トランスであって，トランジスタＴr ２によりオン，オ
フされる電圧を一次側に入力し，電圧変換して二次側３
２，３３に出力するものである。３１はトランス３０の
一次側である。３２はトランス３０の二次側であって，
一次側３１に入力される電圧を電圧変換して制御回路３
の制御電圧とするものである。３３はトランス３０の二
次側であって，一次側３１に入力される電圧を電圧変換
して負荷回路５に供給するものである。
図１と共通の番号は共通部分を示す。１は第１の整流回
路である。２は第２の整流回路である。３は制御回路で
ある。４は電圧比較回路である。５は第１の整流回路の
負荷回路である。６は第２の整流回路の負荷回路であ
る。１０は突入電流防止回路である。１１は第１の整流
回路１の整流素子である。１２は第１のコンデンサＣ1
であって，第１の整流回路１の平滑コンデンサである。
１３’はサイリスタである。１５は第２の整流回路２の
整流素子である。１６は第２のコンデンサＣ2 であっ
て，第２の整流回路２の平滑コンデンサである。３０は
トランスであって，トランジスタＴr ２によりオン，オ
フされる電圧を一次側に入力し，電圧変換して二次側３
２，３３に出力するものである。３１はトランス３０の
一次側である。３２はトランス３０の二次側であって，
一次側３１に入力される電圧を電圧変換して制御回路３
の制御電圧とするものである。３３はトランス３０の二
次側であって，一次側３１に入力される電圧を電圧変換
して負荷回路５に供給するものである。
【００５０】Ｔr ２はトランジスタであって，パルス電
圧をベースに入力することにより整流電流をスイッチン
グするものである。
圧をベースに入力することにより整流電流をスイッチン
グするものである。
【００５１】電圧比較回路４において，Ｒ1 ，Ｒ2 は抵
抗であって，直列接続されたダイオードＤ1 〜Ｄn の端
子電圧を分圧する分圧抵抗である。Ｒ3 はトランジスタ
Ｔr１の入力保護抵抗である。Ｃ3 はＴr １のベース入
力電圧の交流成分をバイパスするコンデンサである。Ｄ
1 ，Ｄn はダイオードであって，第１のコンデンサ１２
と第２のコンデンサ１６の電圧差を検出するものであ
る。ダイオードＤ1 ，Ｄn は両コンデンサ（１２，１
６）の電圧差が一定値以上になると両端の電圧差を低電
圧にするものである。
抗であって，直列接続されたダイオードＤ1 〜Ｄn の端
子電圧を分圧する分圧抵抗である。Ｒ3 はトランジスタ
Ｔr１の入力保護抵抗である。Ｃ3 はＴr １のベース入
力電圧の交流成分をバイパスするコンデンサである。Ｄ
1 ，Ｄn はダイオードであって，第１のコンデンサ１２
と第２のコンデンサ１６の電圧差を検出するものであ
る。ダイオードＤ1 ，Ｄn は両コンデンサ（１２，１
６）の電圧差が一定値以上になると両端の電圧差を低電
圧にするものである。
【００５２】制御回路３において，Ｒ4 はサイリスタ１
３’のゲート保護抵抗である。Ｒ5はトランジスタＴr
１がオンした際のコレクタ電流を制限する抵抗である。
Ｃ4は制御回路３の整流回路の整流電圧の平滑コンデン
サである。
３’のゲート保護抵抗である。Ｒ5はトランジスタＴr
１がオンした際のコレクタ電流を制限する抵抗である。
Ｃ4は制御回路３の整流回路の整流電圧の平滑コンデン
サである。
【００５３】第２の整流回路２の接続回路において，Ｔ
r ３はスイッチングトランジスタであって，第２の整流
回路２の整流された出力電圧をスイッチングし，トラン
ス４０の一次側に４１に入力するものである。４１はト
ランス４０の一次側である。４２はトランス４０の二次
側である。
r ３はスイッチングトランジスタであって，第２の整流
回路２の整流された出力電圧をスイッチングし，トラン
ス４０の一次側に４１に入力するものである。４１はト
ランス４０の一次側である。４２はトランス４０の二次
側である。
【００５４】図の構成の動作を説明する。 (1) 電源入力電圧Ｖacが正常な場合。
【００５５】電源入力電圧Ｖacが正常な場合には第１の
コンデンサ１２の端子電圧と第２のコンデンサ１６の端
子電圧はほぼ等しい。この時ダイオードＤ1 とＤn の両
端の電圧差は０のため，トランジスタＴr １のベース電
圧は０であり，トランジスタＴr １はオフである。
コンデンサ１２の端子電圧と第２のコンデンサ１６の端
子電圧はほぼ等しい。この時ダイオードＤ1 とＤn の両
端の電圧差は０のため，トランジスタＴr １のベース電
圧は０であり，トランジスタＴr １はオフである。
【００５６】電源入力電圧の整流電圧はトランジスタＴ
r ２によりスイッチングされ，スイッチング電圧がトラ
ンス３０の一次側に入力され，電圧変換されて二次側３
２に出力される。そして，その二次電圧は整流素子３５
で整流されて，平滑コンデンＣ4 で平滑される。この時
トランジスタＴr １はオフであるので，その整流電圧は
サイリスタ１３’のゲートに印加され，サイリスタ１
３’はオンとなる。
r ２によりスイッチングされ，スイッチング電圧がトラ
ンス３０の一次側に入力され，電圧変換されて二次側３
２に出力される。そして，その二次電圧は整流素子３５
で整流されて，平滑コンデンＣ4 で平滑される。この時
トランジスタＴr １はオフであるので，その整流電圧は
サイリスタ１３’のゲートに印加され，サイリスタ１
３’はオンとなる。
【００５７】そのため，電源入力電圧Ｖacが正常な場合
には第１の整流回路１の整流電流はサイリスタ１３’を
介して後段に伝えられ，電流制限抵抗１４はバイパスさ
れる。
には第１の整流回路１の整流電流はサイリスタ１３’を
介して後段に伝えられ，電流制限抵抗１４はバイパスさ
れる。
【００５８】(2) 電源入力電圧Ｖacが低下した場合。
【００５９】電源入力電圧Ｖacが低下すると，第１のコ
ンデンサ１２，第２のコンデンサ１６が抵抗Ｒ1 ，Ｒ2
を介して放電する。前者（１２）の容量は後者（１６）
の容量より大きいので，第１のコンデンサ１２の側の電
位が第２のコンデンサ１６の側の電位より高い状態で電
位差は次第に大きくなる。そして，ダイオードＤ1 〜Ｄ
n の直列接続の両端の電圧が一定値を越えるとダイオー
ドＤ1 ，Ｄn に電流が流れその両端の電圧は低電圧に維
持される。その低電圧は抵抗Ｒ1 ，Ｒ2 で分圧されてト
ランジスタＴr １のベースに入力される。その結果，ト
ランジスタＴr１がオンとなり，図のＥ点（抵抗Ｒ4 と
抵抗Ｒ5 の接続点）の電位は０となり，サイリスタ１
３’のゲート電圧は０となる。そのため，サイリスタ１
３’はオフとなる（突入電流防止回路１０がリセットさ
れる）。
ンデンサ１２，第２のコンデンサ１６が抵抗Ｒ1 ，Ｒ2
を介して放電する。前者（１２）の容量は後者（１６）
の容量より大きいので，第１のコンデンサ１２の側の電
位が第２のコンデンサ１６の側の電位より高い状態で電
位差は次第に大きくなる。そして，ダイオードＤ1 〜Ｄ
n の直列接続の両端の電圧が一定値を越えるとダイオー
ドＤ1 ，Ｄn に電流が流れその両端の電圧は低電圧に維
持される。その低電圧は抵抗Ｒ1 ，Ｒ2 で分圧されてト
ランジスタＴr １のベースに入力される。その結果，ト
ランジスタＴr１がオンとなり，図のＥ点（抵抗Ｒ4 と
抵抗Ｒ5 の接続点）の電位は０となり，サイリスタ１
３’のゲート電圧は０となる。そのため，サイリスタ１
３’はオフとなる（突入電流防止回路１０がリセットさ
れる）。
【００６０】(3) 電源入力電圧Ｖacが復帰した場合。
【００６１】電源入力電圧Ｖacが停電もしくは瞬断から
復帰した時，突入電流防止回路１０のサイリスタ１３’
はオフである。
復帰した時，突入電流防止回路１０のサイリスタ１３’
はオフである。
【００６２】電源入力電圧Ｖacは整流素子１１で整流さ
れ，電流制限抵抗１４を介して第１のコンデンサ１２に
流入する。従って，この突入電流は電流制限抵抗１４を
介して流入されるので電流値が抑制される。第２のコン
デンサ１６にも同様の突入電流が流入するが，第２のコ
ンデンサ１６の容量は小さいので差支えない。
れ，電流制限抵抗１４を介して第１のコンデンサ１２に
流入する。従って，この突入電流は電流制限抵抗１４を
介して流入されるので電流値が抑制される。第２のコン
デンサ１６にも同様の突入電流が流入するが，第２のコ
ンデンサ１６の容量は小さいので差支えない。
【００６３】第１のコンデンサ１２と第２のコンデンサ
１６が充電されると，ダイオードＤ1 〜Ｄn の両端の端
子電圧は０となり，トランジスタＴr １は再びオフとな
る。
１６が充電されると，ダイオードＤ1 〜Ｄn の両端の端
子電圧は０となり，トランジスタＴr １は再びオフとな
る。
【００６４】その結果，サイリスタ１３’のゲートには
制御回路３の出力が印加され，サイリスタ１３’はオン
となる。従って，通常の電源入力電圧Ｖacの整流電圧は
電流制限抵抗１４を介することなくサイリスタ１３’を
介して後段に供給される。
制御回路３の出力が印加され，サイリスタ１３’はオン
となる。従って，通常の電源入力電圧Ｖacの整流電圧は
電流制限抵抗１４を介することなくサイリスタ１３’を
介して後段に供給される。
【００６５】第２の整流回路２の整流電圧も，トランジ
スタＴr ３でスイッチングされ，トランス４０の一次側
４１に入力される。そして，トランス４０で電圧変換さ
れて二次側４２に出力され負荷回路６に供給される。
スタＴr ３でスイッチングされ，トランス４０の一次側
４１に入力される。そして，トランス４０で電圧変換さ
れて二次側４２に出力され負荷回路６に供給される。
【００６６】なお，上記説明では電圧比較回路４はダイ
オードＤ1 ，Ｄn と抵抗Ｒ1 ，Ｒ2等で構成するように
したが，演算増幅器等を利用した電圧比較回路により構
成することもできる。その他，第１のコンデンサ１２と
第２のコンデンサ１６の電圧差を検出できるものであれ
ばどのようなものでも良い。
オードＤ1 ，Ｄn と抵抗Ｒ1 ，Ｒ2等で構成するように
したが，演算増幅器等を利用した電圧比較回路により構
成することもできる。その他，第１のコンデンサ１２と
第２のコンデンサ１６の電圧差を検出できるものであれ
ばどのようなものでも良い。
【００６７】
【発明の効果】本発明によれば，平滑コンデンサの容量
が大きくても，電源入力電圧の瞬断を確実に検出し突入
電流防止回路をリセットすることができる。
が大きくても，電源入力電圧の瞬断を確実に検出し突入
電流防止回路をリセットすることができる。
【００６８】そのため，信頼性の高い突入電流防止回路
を備えた電源装置を提供することができる。
を備えた電源装置を提供することができる。
【図１】本発明の基本構成を示す図である。
【図２】本発明の基本構成の動作説明図である。
【図３】本発明の実施例を示す図である。
【図４】従来の突入電流防止回路を備えた電源装置を示
す。
す。
【図５】従来の突入電流防止回路を備えた電源装置の動
作説明図である。
作説明図である。
１：第１の整流回路 ２：第２の整流回路 ３：制御回路 ４：電圧比較回路 ５：負荷回路 ６：負荷回路 １０：突入電流防止回路 １１：整流素子 １３：スイッチ １４：電流制限抵抗 １５：整流素子 １６：第２のコンデンサ ２０：電源入力部
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H02J 1/00 309 H02J 1/00 306 H02H 9/02 H02M 7/06
Claims (2)
- 【請求項１】 停電による入力電圧の低下を検出し復電
した時に，平滑コンデンサに流入する突入電流を制限す
る回路を備えた電源装置において，電源入力部に並列に接続された第１の整流回路及び第２
の整流回路と，該第１の整流回路及び第２の整流回路の
それぞれの出力電圧を比較する電圧比較回路とを備え、 上記第１の整流回路は、第１の整流素子と、平滑用の第
１のコンデンサと、該第１の整流素子と平滑用の第１の
コンデンサの間に挿入された電流制限抵抗及びスイッチ
の並列接続からなる突入電流防止回路とを有し、 上記第２の整流回路は、第２の整流素子と、該第２の整
流素子に接続された第２のコンデンサとを有し、 上記第１のコンデンサの放電時定数が第２のコンデンサ
の放電時定数よりも大きくなるように構成し、 上記電圧比較回路は、第１の整流回路及び第２の整流回
路の各出力電圧を比較して、その差が所定値よりも大き
くなったとき上記第１の整流回路内の突入電流防止回路
のスイッチをオフにし、またその差が所定値よりも小さ
くなったとき該スイッチをオンに することを特徴とする
突入電流防止回路を備えた電源装置。 - 【請求項２】 請求項１において，上記電圧比較回路
は、上記第１のコンデンサと上記第２のコンデンサの間
に直列接続された所定数のダイオードと、該直列接続さ
れた所定数のダイオードの両端の電圧に基づいて上記突
入電流防止回路のスイッチをオンもしくはオフに制御す
るトランジスタ回路とにより構成されることを特徴とす
る突入電流防止回路を備えた電源装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05244361A JP3073120B2 (ja) | 1993-09-30 | 1993-09-30 | 突入電流防止回路を備えた電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05244361A JP3073120B2 (ja) | 1993-09-30 | 1993-09-30 | 突入電流防止回路を備えた電源装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07107664A JPH07107664A (ja) | 1995-04-21 |
| JP3073120B2 true JP3073120B2 (ja) | 2000-08-07 |
Family
ID=17117556
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05244361A Expired - Lifetime JP3073120B2 (ja) | 1993-09-30 | 1993-09-30 | 突入電流防止回路を備えた電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3073120B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NZ503866A (en) * | 2000-04-10 | 2003-01-31 | Fisher & Paykel Appliances Ltd | Dishwasher with sliding drawer type wash chamber(s) in cabinet with seal formed by motor driving linkages pulling top lid down onto open top(s) fo chamber(s) |
| KR100521806B1 (ko) * | 2002-08-30 | 2005-10-17 | 삼화페인트공업주식회사 | 전자파 감쇄용 보의 역전류 방지회로 |
| KR20040072759A (ko) * | 2003-02-10 | 2004-08-19 | 삼성전자주식회사 | 과전압 제어 기능을 갖는 전원장치 |
| KR100695766B1 (ko) * | 2004-04-28 | 2007-03-15 | 엘에스산전 주식회사 | 인버터 제어장치 |
| KR100622511B1 (ko) * | 2005-06-10 | 2006-09-13 | 한국서부발전 주식회사 | 전원공급장치 |
| JP2008067517A (ja) * | 2006-09-07 | 2008-03-21 | Ricoh Co Ltd | 電源制御装置、インターロック装置及び電気機器 |
| JP2009060722A (ja) * | 2007-08-31 | 2009-03-19 | Hoshizaki Electric Co Ltd | 突入電流防止回路および電源装置 |
| JP5184921B2 (ja) * | 2008-03-06 | 2013-04-17 | 株式会社東芝 | 蓄電装置 |
-
1993
- 1993-09-30 JP JP05244361A patent/JP3073120B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07107664A (ja) | 1995-04-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0782779B1 (en) | Transient voltage protection circuit for electrical power converters | |
| US6714429B2 (en) | Active inrush current control for AC to DC converters | |
| US5187653A (en) | Current limiting device | |
| EP0284412B1 (en) | Automatic voltage switching power source | |
| JP2784463B2 (ja) | 交流ライン安定化回路 | |
| US4719553A (en) | Inrush-current limiter for switching regulator power supply | |
| AU708493B2 (en) | Intrinsically safe power source | |
| US20060274468A1 (en) | Active inrush current control using a relay for AC to DC converters | |
| JP3073120B2 (ja) | 突入電流防止回路を備えた電源装置 | |
| US7394675B2 (en) | Power supplying apparatus and power supplying method | |
| JPH11149320A (ja) | 電源回路の保護手段 | |
| US7015748B2 (en) | DC-DC converter circuit for converting an input voltage to an output voltage with a predetermined holdover time | |
| US6577485B2 (en) | Ultra-wide input range power supply for circuit protection devices | |
| JP2001136743A (ja) | スイッチング電源装置 | |
| JPH0522853A (ja) | 突入電流防止回路 | |
| JPH05316640A (ja) | 電力変換装置 | |
| JPH11196529A (ja) | 電源装置 | |
| JPS6013470A (ja) | チヨツパ形電源の自己給電電力を測定する方法および装置 | |
| US4450516A (en) | Device for controlling the regulating facilities in an electric high-power AC-DC converter | |
| WO2002075909A1 (fr) | Alimentation de courant multiple et procede et dispositif de protection contre les surtensions d'une alimentation de courant multiple | |
| JP3726732B2 (ja) | 電源装置 | |
| JP3049108B2 (ja) | スイッチング式直流安定化電源 | |
| JPS6389053A (ja) | スイツチング電源装置 | |
| JP3268986B2 (ja) | 電源回路 | |
| JPH0866007A (ja) | スイッチング電源装置 |