JPS6013470A - チヨツパ形電源の自己給電電力を測定する方法および装置 - Google Patents
チヨツパ形電源の自己給電電力を測定する方法および装置Info
- Publication number
- JPS6013470A JPS6013470A JP12500684A JP12500684A JPS6013470A JP S6013470 A JPS6013470 A JP S6013470A JP 12500684 A JP12500684 A JP 12500684A JP 12500684 A JP12500684 A JP 12500684A JP S6013470 A JPS6013470 A JP S6013470A
- Authority
- JP
- Japan
- Prior art keywords
- chopper
- voltage
- signal
- power supply
- type power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 20
- 239000003990 capacitor Substances 0.000 claims description 57
- 238000004804 winding Methods 0.000 claims description 28
- 230000001105 regulatory effect Effects 0.000 claims description 21
- 238000004146 energy storage Methods 0.000 claims description 10
- 230000007423 decrease Effects 0.000 claims description 7
- 230000008859 change Effects 0.000 claims description 6
- 238000012544 monitoring process Methods 0.000 claims description 4
- 230000005764 inhibitory process Effects 0.000 claims 1
- 230000000875 corresponding effect Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000005856 abnormality Effects 0.000 description 2
- 230000032683 aging Effects 0.000 description 2
- 230000008033 biological extinction Effects 0.000 description 2
- 230000002596 correlated effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 241000345998 Calamus manan Species 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000009795 derivation Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 235000012950 rattan cane Nutrition 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
- 238000011144 upstream manufacturing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H3/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
- H02H3/24—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to undervoltage or no-voltage
- H02H3/243—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to undervoltage or no-voltage for DC systems
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of DC power input into DC power output
- H02M3/22—Conversion of DC power input into DC power output with intermediate conversion into AC
- H02M3/24—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters
- H02M3/28—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC
- H02M3/325—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal
- H02M3/335—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/33507—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters
- H02M3/33523—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters with galvanic isolation between input and output of both the power stage and the feedback loop
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Measurement Of Current Or Voltage (AREA)
- Dc-Dc Converters (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の背景
発明の分野
本発明は、チョッパ形電源と情報提供信号を発生する方
法を実施するための装置とにおいて利用し得る自己給電
電力(self 5ufficiency)を測定する
方法に関するものである。
法を実施するための装置とにおいて利用し得る自己給電
電力(self 5ufficiency)を測定する
方法に関するものである。
従来技術の説明
主電力が遮断された後に電源の動作時間を延長させるた
めに、チョッパ形電源の1次回路に設けられたエネルギ
ー蓄積コンデンサを用いることは既知である。
めに、チョッパ形電源の1次回路に設けられたエネルギ
ー蓄積コンデンサを用いることは既知である。
また、主電力の遮断後、ある時間が経過した後に、電源
の動作が今にも停止しようとしていることを警告する情
報提供信号を発生させることも既知である。
の動作が今にも停止しようとしていることを警告する情
報提供信号を発生させることも既知である。
しかし、これらの装置は、電源が備える変圧器の1次回
路におけるエネルギーの蓄積状態と相互に関連しておら
ず、要素の老化の故に遅延の全期間にわたって十分な電
圧をもはや保証することができないならば、装置はこの
状態を検出することができない。したがって、要素の老
化の故に、遅延が完全に経過していないとしても、電源
に接続された装置の正しい動作を保証するのに、1次回
路の電圧はもはや十分でないことが起こり得る。
路におけるエネルギーの蓄積状態と相互に関連しておら
ず、要素の老化の故に遅延の全期間にわたって十分な電
圧をもはや保証することができないならば、装置はこの
状態を検出することができない。したがって、要素の老
化の故に、遅延が完全に経過していないとしても、電源
に接続された装置の正しい動作を保証するのに、1次回
路の電圧はもはや十分でないことが起こり得る。
他の既知の装置では、1次回路のコンデンサの端子間の
電圧と遅延の導出との間に、相関関係が確立されている
。このためには、コンデンサの電圧を基準電圧と比較す
ることが必要であるが、このことには以下のような2つ
の欠点がある。まず第1の欠点は、比較すべき1次電圧
が数百ボルトのオーダーであり、このことは比較器の分
割器ブリッジ上流(upstream)を使用すること
を意味しており、したがって追加の電力消費を生じるこ
とである。第2の欠点は、比較回路が1次回路のコンデ
ンサの零点(zero)に関連した補助電源を必要とす
ることである。
電圧と遅延の導出との間に、相関関係が確立されている
。このためには、コンデンサの電圧を基準電圧と比較す
ることが必要であるが、このことには以下のような2つ
の欠点がある。まず第1の欠点は、比較すべき1次電圧
が数百ボルトのオーダーであり、このことは比較器の分
割器ブリッジ上流(upstream)を使用すること
を意味しており、したがって追加の電力消費を生じるこ
とである。第2の欠点は、比較回路が1次回路のコンデ
ンサの零点(zero)に関連した補助電源を必要とす
ることである。
発明の概要
本発明の主な目的は、最小のエネルギーを消費し、かつ
、チョッパ形電源の1次回路のコンデンサに蓄積された
エネルギーと相関関係のある信号を発生ずるチョッパ形
電源において利用し得る自己給電電力を測定する方法を
提供することによって、前述した欠点を克服することに
ある。
、チョッパ形電源の1次回路のコンデンサに蓄積された
エネルギーと相関関係のある信号を発生ずるチョッパ形
電源において利用し得る自己給電電力を測定する方法を
提供することによって、前述した欠点を克服することに
ある。
本発明の他の目的は、情報提供信号(services
ignal)を発生し、かつ、必要とされる再開シーケ
ンスの完全なフローを保証するように構成された本発明
方法を実施するための装置を提供することにある。
ignal)を発生し、かつ、必要とされる再開シーケ
ンスの完全なフローを保証するように構成された本発明
方法を実施するための装置を提供することにある。
本発明は、また、チョッパ形電源によって供給される調
整電圧を監視する方法に関するものである。
整電圧を監視する方法に関するものである。
本発明は、端子にユーザ回路が接続された2次巻線に磁
気的に結合された1次巻線と、1次巻線回路中のエネル
ギー蓄積コンデンサと、チョッパスイッチとを備え、主
電源に接続されたチョッパ形電源における有効な自己給
電電力を測定する方法であって、チョッパスイッチの各
導通状態時に、有効な自己給電電力に相当する前記コン
デンサの電荷を表す電圧を2次巻線の端子から取出して
、この電圧を基準電圧と比較することによって、チョッ
パ形電源の動作の停止が迫っていることを知らせる信号
を発生することを特徴とするものである。
気的に結合された1次巻線と、1次巻線回路中のエネル
ギー蓄積コンデンサと、チョッパスイッチとを備え、主
電源に接続されたチョッパ形電源における有効な自己給
電電力を測定する方法であって、チョッパスイッチの各
導通状態時に、有効な自己給電電力に相当する前記コン
デンサの電荷を表す電圧を2次巻線の端子から取出して
、この電圧を基準電圧と比較することによって、チョッ
パ形電源の動作の停止が迫っていることを知らせる信号
を発生することを特徴とするものである。
本発明は、エネルギー蓄積コンデンサに接続された1次
回路と、1次回路に電磁的に結合された2次回路とを有
するチョッパ形電源を備え、前記 ゛方法を実施する装
置であって、前記2次回路が、前記エネルギー蓄積コン
デンサの端子における電圧を表す電圧を検出する手段と
、この電圧を基準電圧と比較する手段と、前記基準電圧
が超えられたことを示す第1信号を発生し、前記第1信
号に対して時間的に遅れて第2信号が発生するのを許容
する遅延を前記第1信号から導出する手段とを備えるこ
とを特徴とするものである。
回路と、1次回路に電磁的に結合された2次回路とを有
するチョッパ形電源を備え、前記 ゛方法を実施する装
置であって、前記2次回路が、前記エネルギー蓄積コン
デンサの端子における電圧を表す電圧を検出する手段と
、この電圧を基準電圧と比較する手段と、前記基準電圧
が超えられたことを示す第1信号を発生し、前記第1信
号に対して時間的に遅れて第2信号が発生するのを許容
する遅延を前記第1信号から導出する手段とを備えるこ
とを特徴とするものである。
本発明は、調整出力電圧が一定の限界値より低下した場
合に、チョッパ形電源を停止させるために調整出力電圧
を監視する方法であって、初期の一時的な動作状態に相
当する期間後に、前記調整出力電圧の前記限界値以下へ
の変化が生じたときに、前記変化を検出し、前記各変化
が検出されたときに、前記チョッパ形電源の断続スイッ
チを停止し、前記調整出力電圧の消滅が迫っていること
を知らせる信号を発生する、 ことを特徴とするものである。
合に、チョッパ形電源を停止させるために調整出力電圧
を監視する方法であって、初期の一時的な動作状態に相
当する期間後に、前記調整出力電圧の前記限界値以下へ
の変化が生じたときに、前記変化を検出し、前記各変化
が検出されたときに、前記チョッパ形電源の断続スイッ
チを停止し、前記調整出力電圧の消滅が迫っていること
を知らせる信号を発生する、 ことを特徴とするものである。
好適な実施例の説明
第1図において、1は、いわゆる“フライバック”タイ
プのチョッパ形電源の変圧器の1次巻線を示している。
プのチョッパ形電源の変圧器の1次巻線を示している。
この1次巻線の一方の極は、直流電源に接続され、他方
の極は、スイッチ2によって代表される断続トランジス
タを経て接地されている。この種の電源は、当業者には
周知である。
の極は、スイッチ2によって代表される断続トランジス
タを経て接地されている。この種の電源は、当業者には
周知である。
所望の特性を有する電圧供給を与えるためのチョッパス
イッチ2の制御は、パルプ(valve )とみなされ
る。直流電圧は、ダイオードブリッジ3によって整流さ
れた主電圧V5 によって与えられる。
イッチ2の制御は、パルプ(valve )とみなされ
る。直流電圧は、ダイオードブリッジ3によって整流さ
れた主電圧V5 によって与えられる。
このダイオードブリッジ3の出力端子は、エネルギー蓄
積コンデンサCに接続されている。
積コンデンサCに接続されている。
後述するように、このコンデンサCは、主電源の遮断後
一定時間の間、このチョッパ形電源によって給電される
装置への電圧供給が中断することなくその動作を保証す
るのに十分なエネルギーを蓄積することを可能にする。
一定時間の間、このチョッパ形電源によって給電される
装置への電圧供給が中断することなくその動作を保証す
るのに十分なエネルギーを蓄積することを可能にする。
この変圧器は、1次巻線1と反対方向に巻かれた2次巻
線4を備えており、その端子B、Dは、ユーザ回路(負
荷CH)に接続されており、ダイオードD7を経て負荷
CHに電圧Va1を供給する。ダイオードD7のアノー
ドは、2次巻線4の一方の端子に接続されている。エネ
ルギー蓄積コンデンサC4がダイオードD7のカソード
と2次巻線4の他方の端子との間に接続されている。ダ
イオードD7と2次巻線との間の共通点は、ダイオード
D8のカソードに接続され、このダイオードD8のアノ
ードは、抵抗R23の一端に接続されている。抵抗R2
3の他端は、一方ではコンデンサC5を介してコンデン
サ0 C4と巻線4とに共通の点に接続され、他方では抵抗R
32に接続されている。抵抗R32の他端は、コンパレ
ータの機能を果たす集積回路TC2の負入力端子に接続
されている。集積回路IC2のこの負入力端子は、例え
ば+5Vの正の電圧源S1に接続されており、一方、正
入力端子は抵抗R2を介して、Vrefで示される基準
電圧源に接続されている。この基準電圧源の作用につい
ては後述する。コンパレータ回路IC2の出力端子は、
次のように接続されている。第1に、例えば+5vの電
圧源S2に抵抗R6を介して接続されている。
線4を備えており、その端子B、Dは、ユーザ回路(負
荷CH)に接続されており、ダイオードD7を経て負荷
CHに電圧Va1を供給する。ダイオードD7のアノー
ドは、2次巻線4の一方の端子に接続されている。エネ
ルギー蓄積コンデンサC4がダイオードD7のカソード
と2次巻線4の他方の端子との間に接続されている。ダ
イオードD7と2次巻線との間の共通点は、ダイオード
D8のカソードに接続され、このダイオードD8のアノ
ードは、抵抗R23の一端に接続されている。抵抗R2
3の他端は、一方ではコンデンサC5を介してコンデン
サ0 C4と巻線4とに共通の点に接続され、他方では抵抗R
32に接続されている。抵抗R32の他端は、コンパレ
ータの機能を果たす集積回路TC2の負入力端子に接続
されている。集積回路IC2のこの負入力端子は、例え
ば+5Vの正の電圧源S1に接続されており、一方、正
入力端子は抵抗R2を介して、Vrefで示される基準
電圧源に接続されている。この基準電圧源の作用につい
ては後述する。コンパレータ回路IC2の出力端子は、
次のように接続されている。第1に、例えば+5vの電
圧源S2に抵抗R6を介して接続されている。
第2に、ダイオードD3のアノードに接続されており、
そのカソードは接続区域SEQに接続されている。この
接続区域の作用については、後述する。第3に、ダイオ
ードD2のカソードに接続されており、そのアノードは
抵抗R22およびコンデンサC6を介して接地されてい
る。第4に、インバータ回路ICIの入力端子に接続さ
れている。
そのカソードは接続区域SEQに接続されている。この
接続区域の作用については、後述する。第3に、ダイオ
ードD2のカソードに接続されており、そのアノードは
抵抗R22およびコンデンサC6を介して接地されてい
る。第4に、インバータ回路ICIの入力端子に接続さ
れている。
第5に、直列の抵抗R4とR5とによって形成される抵
抗ブリッジに接続されており、この抵抗ブリッジは、抵
抗R11を介して例えば+5■の正の電圧源S3に接続
されている。抵抗R5とR4との共通点は、例えばPN
P形のトランジスタQ1のベースに接続され、一方抵抗
R4とR11との共通点は、トランジスタQ1のエミッ
タに接続されている。トランジスタQ1のコレクタは、
ダイオードD1のアノードに接続されており、ダイオー
ドD1のカソードはコンパレータIC2の負入力端子に
接続されている。
抗ブリッジに接続されており、この抵抗ブリッジは、抵
抗R11を介して例えば+5■の正の電圧源S3に接続
されている。抵抗R5とR4との共通点は、例えばPN
P形のトランジスタQ1のベースに接続され、一方抵抗
R4とR11との共通点は、トランジスタQ1のエミッ
タに接続されている。トランジスタQ1のコレクタは、
ダイオードD1のアノードに接続されており、ダイオー
ドD1のカソードはコンパレータIC2の負入力端子に
接続されている。
トランジスタQ1、ダイオードD1および抵抗R4、R
5,R11によって形成されるアセンブリは、コンパレ
ータIC2が切換えられると、コンパレータIC2をロ
ックする装置を形成する。この装置の動作については後
述する。インバータ■C1の出力端子は、一方ではトラ
ンジスタQ5のベースに接続され、他方では抵抗R17
を経て、例えば+12Vの電圧源S4に接続されている
。トランジスタQ5のコレクタは、一方では接続区域P
WFに接続され、他方では抵抗R24を経て、例えば+
12Vの電圧源S5に接続されている。トラン1 ジスタQ5のエミッタは、抵抗RIBを経て、信号PW
Fに対するアースを形成する接続区域OVSに接続され
ている。トランジスタQ5を抵抗R18に接続する回路
は、共通エミッタ接続トランジスタQ6のベースに接続
された抵抗R19によって形成される電流制限回路に接
続されている。トランジスタQ6のコレクタは、逆接続
ダイオードD5および抵抗R20を経て、接続区域ps
sに接続されている。この接続区域PSSは、サージ電
流が発生するとすぐにスイッチ2を開いて、電源を停止
させる信号を、スイッチ2を制御する装置に送るための
ものである。
5,R11によって形成されるアセンブリは、コンパレ
ータIC2が切換えられると、コンパレータIC2をロ
ックする装置を形成する。この装置の動作については後
述する。インバータ■C1の出力端子は、一方ではトラ
ンジスタQ5のベースに接続され、他方では抵抗R17
を経て、例えば+12Vの電圧源S4に接続されている
。トランジスタQ5のコレクタは、一方では接続区域P
WFに接続され、他方では抵抗R24を経て、例えば+
12Vの電圧源S5に接続されている。トラン1 ジスタQ5のエミッタは、抵抗RIBを経て、信号PW
Fに対するアースを形成する接続区域OVSに接続され
ている。トランジスタQ5を抵抗R18に接続する回路
は、共通エミッタ接続トランジスタQ6のベースに接続
された抵抗R19によって形成される電流制限回路に接
続されている。トランジスタQ6のコレクタは、逆接続
ダイオードD5および抵抗R20を経て、接続区域ps
sに接続されている。この接続区域PSSは、サージ電
流が発生するとすぐにスイッチ2を開いて、電源を停止
させる信号を、スイッチ2を制御する装置に送るための
ものである。
抵抗R22とコンデンサC6との間の共通点は、一方で
は抵抗R7を経て、例えば+5vの電圧源S6に接続さ
れており、他方ではコンパレータ■C4の負入力端子お
よび第2コンパレータIC3の正入力端子にそれぞれ接
続されている。抵抗R22とコンデンサC6との接続点
は、また、コンデンサC2と抵抗R8とを直列に備える
回路を介して、抵抗R4とR11との接続点に接続され
ている。
は抵抗R7を経て、例えば+5vの電圧源S6に接続さ
れており、他方ではコンパレータ■C4の負入力端子お
よび第2コンパレータIC3の正入力端子にそれぞれ接
続されている。抵抗R22とコンデンサC6との接続点
は、また、コンデンサC2と抵抗R8とを直列に備える
回路を介して、抵抗R4とR11との接続点に接続され
ている。
3
2
抵抗R4,R8およびR11の接続点は、コンパレータ
回路IC3の出力端子に接続されている。
回路IC3の出力端子に接続されている。
コンパレータTC3の負入力端子とコンパレータIC4
の正入力端子とは、共に接続されている。
の正入力端子とは、共に接続されている。
これら2つの入力端子の接続点は、さらに、抵抗R9を
経て基準電圧源REFに接続されている。
経て基準電圧源REFに接続されている。
コンパレータIC4の出力端子は、一方では抵抗R21
を経て、例えば+5vの電圧源S7に接続され、他方で
は抵抗RIOを経てコンパレータ回路■C4の正入力端
子に再ループされている。抵抗R9、RIO,R21と
組合されたコンパレータ回路IC4の機能は、コンパレ
ータIC3に対する切換えしきい値として作用する電圧
を変更することである。コンパレータIC3の出力端子
は、ダイオードD4のカソードに接続されており、この
ダイオードD4のアノードは、一方では抵抗R12を経
て、例えば+12Vの電圧源S8に接続され、他方では
ツェナーダイオードZ1のカソードに接続されている。
を経て、例えば+5vの電圧源S7に接続され、他方で
は抵抗RIOを経てコンパレータ回路■C4の正入力端
子に再ループされている。抵抗R9、RIO,R21と
組合されたコンパレータ回路IC4の機能は、コンパレ
ータIC3に対する切換えしきい値として作用する電圧
を変更することである。コンパレータIC3の出力端子
は、ダイオードD4のカソードに接続されており、この
ダイオードD4のアノードは、一方では抵抗R12を経
て、例えば+12Vの電圧源S8に接続され、他方では
ツェナーダイオードZ1のカソードに接続されている。
このツェナーダイオードZ1のアノードは、例えばNP
N形のトランジスタQ2のべ−4 スに接続されている。
N形のトランジスタQ2のべ−4 スに接続されている。
このトランジスタQ2のコレクタは、一方では抵抗R1
4を経て、例えば+12Vの電圧源S9に接続され、他
方では例えばNPN形のトランジスタQ3のベースに接
続されている。トランジスタQ2のエミッタは、第1に
抵抗R13を経てトランジスタQ2の自身のベースに接
続され、第2に接続区域OvSに接続され、第3に抵抗
R15を経てトランジスタQ3のエミッタに接続されて
いる。トランジスタQ3のコレクタは、一方では抵抗R
25を経て、例えば+12Vの電圧源S10に接続され
、他方では接続区域INTTに接続されている。トラン
ジスタQ3のエミッタを抵抗R15に接続している回路
は、抵抗R16を経て、例えばNPN形のトランジスタ
Q4のベースにさらに接続されており、このトランジス
タQ4のエミッタは、抵抗R13とR15との接続点に
接続されている。トランジスタQ4のコレクタは、逆接
続ダイオードD6t−介して、ダイオードD5の抵抗R
20への接続点に接続されている。
4を経て、例えば+12Vの電圧源S9に接続され、他
方では例えばNPN形のトランジスタQ3のベースに接
続されている。トランジスタQ2のエミッタは、第1に
抵抗R13を経てトランジスタQ2の自身のベースに接
続され、第2に接続区域OvSに接続され、第3に抵抗
R15を経てトランジスタQ3のエミッタに接続されて
いる。トランジスタQ3のコレクタは、一方では抵抗R
25を経て、例えば+12Vの電圧源S10に接続され
、他方では接続区域INTTに接続されている。トラン
ジスタQ3のエミッタを抵抗R15に接続している回路
は、抵抗R16を経て、例えばNPN形のトランジスタ
Q4のベースにさらに接続されており、このトランジス
タQ4のエミッタは、抵抗R13とR15との接続点に
接続されている。トランジスタQ4のコレクタは、逆接
続ダイオードD6t−介して、ダイオードD5の抵抗R
20への接続点に接続されている。
上述した回路は、接続区域INIT、PWF。
PSSへ、電源の正常動作を示す信号および所定の最小
期間の主電源の遮断に続いて電源の停止が迫っているこ
とを示す信号を送る働きをする。これらの信号は、ユー
ザ装置(負荷CH)に送られる。このユーザ装置は、電
源の2次回路によって給電され、かつ、信号PWFおよ
びINTTを処理するユニットを備えている。例えば、
このユーザ装置は、自動装置の中央ユニットおよび入力
/出力カードから成っている。この場合、処理ユニット
は、処理プログラムの割当てられた中央ユニットによっ
て形成することができる。この処理プログラムは、主電
源の延長された電力遮断に続いて生じる自動装置の損傷
を回避するために、中央ユニットが保護措置をとるよう
にさせる。
期間の主電源の遮断に続いて電源の停止が迫っているこ
とを示す信号を送る働きをする。これらの信号は、ユー
ザ装置(負荷CH)に送られる。このユーザ装置は、電
源の2次回路によって給電され、かつ、信号PWFおよ
びINTTを処理するユニットを備えている。例えば、
このユーザ装置は、自動装置の中央ユニットおよび入力
/出力カードから成っている。この場合、処理ユニット
は、処理プログラムの割当てられた中央ユニットによっ
て形成することができる。この処理プログラムは、主電
源の延長された電力遮断に続いて生じる自動装置の損傷
を回避するために、中央ユニットが保護措置をとるよう
にさせる。
次に、第1図に示す装置の動作を、第2図に示すタイミ
ングダイアグラムに基づいて説明する。
ングダイアグラムに基づいて説明する。
第2図において、電圧曲線V5は、主電圧の発生を時間
の関数として示している。この電圧■sは、期間T。ま
たはそれより長い期間、一時的に消滅5 している。電圧曲線va■は、端子A、Dを介してユー
ザ装置CHに供給される電源電圧の発生を時間の関数と
して表している。電源電圧曲線Valは、多くとも期間
To に等しい期間にわたって続(主電源の中断にもか
かわらず持続されることがわかる。端子PWFに得られ
る電圧の曲線は、負荷端子における調整電圧の発生に続
く立上り縁と、この調整電圧の消滅が迫っていることを
知らせる下降縁とを有している。端子PWFに得られる
電圧は、また、主電源が回復したときに、自動装置の正
しい再スタートに必要な情報をも保持している。
の関数として示している。この電圧■sは、期間T。ま
たはそれより長い期間、一時的に消滅5 している。電圧曲線va■は、端子A、Dを介してユー
ザ装置CHに供給される電源電圧の発生を時間の関数と
して表している。電源電圧曲線Valは、多くとも期間
To に等しい期間にわたって続(主電源の中断にもか
かわらず持続されることがわかる。端子PWFに得られ
る電圧の曲線は、負荷端子における調整電圧の発生に続
く立上り縁と、この調整電圧の消滅が迫っていることを
知らせる下降縁とを有している。端子PWFに得られる
電圧は、また、主電源が回復したときに、自動装置の正
しい再スタートに必要な情報をも保持している。
電源が主電源に接続され且つ蓄積コンデンサCが充電さ
れた後の動作では、変圧器の1次巻線1は、スイッチ2
の閉状態時に増加磁界を発生する。
れた後の動作では、変圧器の1次巻線1は、スイッチ2
の閉状態時に増加磁界を発生する。
減磁電流は、スイッチ2の開状態時にダイオードD7を
経てコンデンサC4を充電する。スイッチ2が開いたま
まであれば、コンデンサC5の電圧は、抵抗R1,R3
2によって、および抵抗R1に供給される電圧源S1に
よって定められる。スイッチ2が閉じられている間は、
点Bの電圧がコン76 デ ンサ ドD8は導通方向にあり、コンデンサC5の電荷は、抵
抗R1,R32および電圧源s1によって定められるレ
ベルよりも低くなる。
経てコンデンサC4を充電する。スイッチ2が開いたま
まであれば、コンデンサC5の電圧は、抵抗R1,R3
2によって、および抵抗R1に供給される電圧源S1に
よって定められる。スイッチ2が閉じられている間は、
点Bの電圧がコン76 デ ンサ ドD8は導通方向にあり、コンデンサC5の電荷は、抵
抗R1,R32および電圧源s1によって定められるレ
ベルよりも低くなる。
電源の正常動作中、コンデンサC5の端子電圧は、電圧
v2の変化に従い、この電圧■2 は、負の比例係数は
除外して、コンデンサCの端子における電圧V。の反映
(image )であることが容易にわかる。したがっ
て、電圧vcが増加すると電圧VC5は減少し、電圧V
cが減少すると電圧VCらは増加する。比例係数は、変
圧器の1次巻線1と2次巻線4との変成比に基づき、負
符号は、それぞれの巻線の逆方向に基づいている。電圧
Vcが増加する場合、減少電圧vc6が基準電圧V r
efと電圧源S1に接続された分圧器ブリッジR1。
v2の変化に従い、この電圧■2 は、負の比例係数は
除外して、コンデンサCの端子における電圧V。の反映
(image )であることが容易にわかる。したがっ
て、電圧vcが増加すると電圧VC5は減少し、電圧V
cが減少すると電圧VCらは増加する。比例係数は、変
圧器の1次巻線1と2次巻線4との変成比に基づき、負
符号は、それぞれの巻線の逆方向に基づいている。電圧
Vcが増加する場合、減少電圧vc6が基準電圧V r
efと電圧源S1に接続された分圧器ブリッジR1。
R32とによって定められる値を通過するとすぐに、コ
ンパレータIC2は、レベル1の信号ヲ出カスる。この
レベル1信号は、インバータICIに送られ、インバー
タICIの出力は0となる。その結果、トランジスタQ
5が減勢され、出力PWF8 は、論理1に対応する正の電圧レベルにされる。
ンパレータIC2は、レベル1の信号ヲ出カスる。この
レベル1信号は、インバータICIに送られ、インバー
タICIの出力は0となる。その結果、トランジスタQ
5が減勢され、出力PWF8 は、論理1に対応する正の電圧レベルにされる。
PWF=1の状態は、調整出力電圧が確立されたことを
示している。
示している。
コンパレータIC2の出力におけるレベルjの発生によ
って、ダイオードD2が減勢され、コンデンサC6は抵
抗R7を経て充電される。この抵抗R7の値は、抵抗R
7およびコンデンサC6によって与えられる時定数が、
例えばLoomsのオーダーとすることのできる値T1
に相当するように選定する。コンデンサC6が十分に
充電されると、コンパレータIC3の正入力端子の電圧
は、その負入力端子の基準電圧よりも大きくなり、コン
パレータIC3の出力は、0状態から1状態に切換わる
。コンパレータIC3の出力の1状態へのこの切換えは
、信号PWFのO状態への切換えと信号INTTの0状
態への切換え(この切換えについては後述する)との間
に値T3の時間を保証するために、コンデンサC6およ
び抵抗R22によって得られる時定数により必要とされ
る初期状態を非常に急速に確立させるために抵抗R8お
よびコンデンサC2を経てコンデンサc6の充電を速め
る。このとき、ダイオードD4は、減勢状態にあり、ト
ランジスタQ2のベースはツェナーダイオードZ1およ
び抵抗R12によってバイアスされ、トランジスタQ2
は導通する。トランジスタQ2が導通すると、トランジ
スタQ3のベースは実質的に零電位にされ、トランジス
タQ3は減勢される。これにより、接続区域INITは
論理1に相当する高電位に保持される。I N I T
= 1の状態は、電源が供給される装置が調節電圧の下
にあり、動作サイクルを介しすることができることを上
記装置に指示する。
って、ダイオードD2が減勢され、コンデンサC6は抵
抗R7を経て充電される。この抵抗R7の値は、抵抗R
7およびコンデンサC6によって与えられる時定数が、
例えばLoomsのオーダーとすることのできる値T1
に相当するように選定する。コンデンサC6が十分に
充電されると、コンパレータIC3の正入力端子の電圧
は、その負入力端子の基準電圧よりも大きくなり、コン
パレータIC3の出力は、0状態から1状態に切換わる
。コンパレータIC3の出力の1状態へのこの切換えは
、信号PWFのO状態への切換えと信号INTTの0状
態への切換え(この切換えについては後述する)との間
に値T3の時間を保証するために、コンデンサC6およ
び抵抗R22によって得られる時定数により必要とされ
る初期状態を非常に急速に確立させるために抵抗R8お
よびコンデンサC2を経てコンデンサc6の充電を速め
る。このとき、ダイオードD4は、減勢状態にあり、ト
ランジスタQ2のベースはツェナーダイオードZ1およ
び抵抗R12によってバイアスされ、トランジスタQ2
は導通する。トランジスタQ2が導通すると、トランジ
スタQ3のベースは実質的に零電位にされ、トランジス
タQ3は減勢される。これにより、接続区域INITは
論理1に相当する高電位に保持される。I N I T
= 1の状態は、電源が供給される装置が調節電圧の下
にあり、動作サイクルを介しすることができることを上
記装置に指示する。
この状態は、第2図に示された一点鎖線Aに対応してい
る。例えば20m5より小さく選ばれた期間Toの短い
中断が主電源に発生した場合に、上述の回路の目的は、
この短い中断が電源の動作を妨げないように、および電
源に接続された装置に通報されないように状況を整える
ことである。
る。例えば20m5より小さく選ばれた期間Toの短い
中断が主電源に発生した場合に、上述の回路の目的は、
この短い中断が電源の動作を妨げないように、および電
源に接続された装置に通報されないように状況を整える
ことである。
このためには、期間Toを超えない主電源の故障が発生
した場合に、電源が異常を通報すること9 なく正常に動作し続けるように、コンデンサCは正常動
作の下で十分なエネルギーを蓄えることができるような
容量を有さなければならない。したがって、コンデンサ
Cは、実効値が最小である主電圧によって充電された後
に、電圧Vc の反映であり且つコンデンサC5の放電
に続いて減少する電圧IVC+;lが、コンパレータI
C2を時間T2゜≧Toより前に切換えさせる基準電圧
Vrefより低下しないように選ばれる。これは、電源
が最大電力を与えている場合に正確に保持されなければ
ならない。必要とされる電力が低下するとき、あるいは
電力遮断前に数周器に亘って主電源の電圧が最小値であ
ったときには、電圧IVc51が基準電圧V refよ
り低下する時間は、値T雀〉T2に達する。したがって
、前述した例においては、時間T;の値はToより大き
くなり、最終的には1秒に達する。
した場合に、電源が異常を通報すること9 なく正常に動作し続けるように、コンデンサCは正常動
作の下で十分なエネルギーを蓄えることができるような
容量を有さなければならない。したがって、コンデンサ
Cは、実効値が最小である主電圧によって充電された後
に、電圧Vc の反映であり且つコンデンサC5の放電
に続いて減少する電圧IVC+;lが、コンパレータI
C2を時間T2゜≧Toより前に切換えさせる基準電圧
Vrefより低下しないように選ばれる。これは、電源
が最大電力を与えている場合に正確に保持されなければ
ならない。必要とされる電力が低下するとき、あるいは
電力遮断前に数周器に亘って主電源の電圧が最小値であ
ったときには、電圧IVc51が基準電圧V refよ
り低下する時間は、値T雀〉T2に達する。したがって
、前述した例においては、時間T;の値はToより大き
くなり、最終的には1秒に達する。
一方、時間Toより大きい主電源の中断が発生すると、
コンデンサCが放電し、時間T2の後、電圧VCの反映
は基準電圧Vrefより小さくなる。
コンデンサCが放電し、時間T2の後、電圧VCの反映
は基準電圧Vrefより小さくなる。
1
0
このとき、コンパレータIC2はO状態に切換ねり、イ
ンバータ回路ICIの出力はレベル1になり、トランジ
スタQ5が導通し、PWF区域はO状態を表す低電圧レ
ベルに保持される。この間、コンパレータIC2の出力
は0であるので、ダイオードD2は付勢され、例えば5
ms後、コンデンサC6の端子における電圧がコンパレ
ータIC3の負入力端子における電圧よりも小さくなり
、コンパレータIC3の出力をO状態にするように決定
される値T3の時定数でコンデンサC6は抵抗R22に
放電される。このときダイオードD4が導通し、トラン
ジスタQ2のベースは、トランジスタQ2を導通させる
のにもはや十分にバイアスされない。したがって、トラ
ンジスタQ2は減勢され、これによりトランジスタQ3
を導通させ、持続区域INITを0レベルを示す電位に
保持する。
ンバータ回路ICIの出力はレベル1になり、トランジ
スタQ5が導通し、PWF区域はO状態を表す低電圧レ
ベルに保持される。この間、コンパレータIC2の出力
は0であるので、ダイオードD2は付勢され、例えば5
ms後、コンデンサC6の端子における電圧がコンパレ
ータIC3の負入力端子における電圧よりも小さくなり
、コンパレータIC3の出力をO状態にするように決定
される値T3の時定数でコンデンサC6は抵抗R22に
放電される。このときダイオードD4が導通し、トラン
ジスタQ2のベースは、トランジスタQ2を導通させる
のにもはや十分にバイアスされない。したがって、トラ
ンジスタQ2は減勢され、これによりトランジスタQ3
を導通させ、持続区域INITを0レベルを示す電位に
保持する。
このとき、電源を使用している装置は、信号PWFの零
交差の際に、電源の停止が迫っていることを警告される
。この警告は、電源が完全に停止する前に装置の動作を
全て停止させる信号INIT2 の零交差前の例えば5msの時間の間に、上述の装置が
保護措置をとるための十分な時間を残している。
交差の際に、電源の停止が迫っていることを警告される
。この警告は、電源が完全に停止する前に装置の動作を
全て停止させる信号INIT2 の零交差前の例えば5msの時間の間に、上述の装置が
保護措置をとるための十分な時間を残している。
コンデンサCの容量は、また、信号INITの低下から
信号P W Fの低下を隔てる例えば5msの時間より
大きいかまたは等しい時間の間、電源が依然として正し
く動作するように算出されている。
信号P W Fの低下を隔てる例えば5msの時間より
大きいかまたは等しい時間の間、電源が依然として正し
く動作するように算出されている。
明らかなように、信号PWFの発生後に、電源の動作を
依然として許容できる時間T争は、時間T3より大きい
。この時間の間、電源は装置の正常動作を保証するため
の十分な電力を供給することができる。コンパレータI
C3の出力が1状態から0状態に変わると、抵抗R8お
よびコンデンサC2はコンデンサC6の放電を促進する
。
依然として許容できる時間T争は、時間T3より大きい
。この時間の間、電源は装置の正常動作を保証するため
の十分な電力を供給することができる。コンパレータI
C3の出力が1状態から0状態に変わると、抵抗R8お
よびコンデンサC2はコンデンサC6の放電を促進する
。
コンパレータIC2の1状態からO状態への変移を、コ
ンパレータIC3の状態が変化する時刻から隔てる時間
内に、トランジスタQ1と組合わされた回路はコンパレ
ータIC2をロックする手段として機部する。実際には
、コンパレータIC2の出力が1状態からO状態に変化
するとき、お3 よび依然として1状態にあるコンパレータIC3の出力
でコンデンサC6が放電している期間の間、トランジス
タQ1のベースがバイアスされて、トランジスタQ1が
導通する。その結果、基準電圧Vrefに対する超過は
増大し、コンパレータIC2の出力の0状態が確実にさ
れる。この目的は、主電源の短い(しかし、例えば20
m5よりは大きい)電力遮断が、信号TNITが0状態
を通過することなく、信号PWFを1にセットするのを
防止することにある。コンパレータTC3およびTe3
の出力が共にO状態で、コンデンサC6が放電し、コン
パレータIC3が1状態から0状態に変わると、トラン
ジスタQlはもはや導通せず、コンパレータ■C2をア
ンロックする。コンパレータIC2の出力は、電圧IV
Cら1の関数として変化することができる。同様に、コ
ンパレーク■C2およびコンパレータTC3の出力が、
共に1であるとき、トランジスタQ1は依然として減勢
されたままである。コンパレータTC2が0状態に変わ
り、およびコンパレータIC3がまだ1状4 態から0状態に変わっていないときは、トランジスタQ
1は導通している。
ンパレータIC3の状態が変化する時刻から隔てる時間
内に、トランジスタQ1と組合わされた回路はコンパレ
ータIC2をロックする手段として機部する。実際には
、コンパレータIC2の出力が1状態からO状態に変化
するとき、お3 よび依然として1状態にあるコンパレータIC3の出力
でコンデンサC6が放電している期間の間、トランジス
タQ1のベースがバイアスされて、トランジスタQ1が
導通する。その結果、基準電圧Vrefに対する超過は
増大し、コンパレータIC2の出力の0状態が確実にさ
れる。この目的は、主電源の短い(しかし、例えば20
m5よりは大きい)電力遮断が、信号TNITが0状態
を通過することなく、信号PWFを1にセットするのを
防止することにある。コンパレータTC3およびTe3
の出力が共にO状態で、コンデンサC6が放電し、コン
パレータIC3が1状態から0状態に変わると、トラン
ジスタQlはもはや導通せず、コンパレータ■C2をア
ンロックする。コンパレータIC2の出力は、電圧IV
Cら1の関数として変化することができる。同様に、コ
ンパレーク■C2およびコンパレータTC3の出力が、
共に1であるとき、トランジスタQ1は依然として減勢
されたままである。コンパレータTC2が0状態に変わ
り、およびコンパレータIC3がまだ1状4 態から0状態に変わっていないときは、トランジスタQ
1は導通している。
コンパレータIC3が1状態から0状態に変わると、コ
ンパレータTC4は、コンパレータIC3の切換えしき
い値が低下するのを許容する。
ンパレータTC4は、コンパレータIC3の切換えしき
い値が低下するのを許容する。
実際には、コンパレータIC3の出力が状態1にあると
きは、その正入力端子の信号は、負入力端子の信号より
大きい。この状態は、コンパレータTC4の入力端子に
供給される信号に対しては逆であり、コンパレータIC
4の出力はOである。
きは、その正入力端子の信号は、負入力端子の信号より
大きい。この状態は、コンパレータTC4の入力端子に
供給される信号に対しては逆であり、コンパレータIC
4の出力はOである。
コンデンサC6の端子電圧が減少すると、コンパレータ
IC4の出力はO状態から1状態に切換ねるが、コンパ
レークIC3の出力は1状態からO状態に切換わる。コ
ンパレータIC4の出力の1状態への変化は、コンパレ
ータIC3の負入力端子に供給される電圧を抵抗RIO
を経て増加させ、したがって0状態を確実にする。主電
源が再作動すると、コンパレータIC4は再びO状態に
変化し、コンパレークIC3の切換え電圧は減少する。
IC4の出力はO状態から1状態に切換ねるが、コンパ
レークIC3の出力は1状態からO状態に切換わる。コ
ンパレータIC4の出力の1状態への変化は、コンパレ
ータIC3の負入力端子に供給される電圧を抵抗RIO
を経て増加させ、したがって0状態を確実にする。主電
源が再作動すると、コンパレータIC4は再びO状態に
変化し、コンパレークIC3の切換え電圧は減少する。
信号INITおよびPWFを発生する前述の回5
路を過負荷および短絡に対して保護するためには、トラ
ンジスタQ4およびQ6は抵抗R15およびR18をそ
れぞれ流れる電流を検出して、過電流の場合には区域P
SSに論理Oを発生し、異常がこの“情報提供信号保護
”を導出したことを知らせ電源の引きはすしを生じさせ
る。
ンジスタQ4およびQ6は抵抗R15およびR18をそ
れぞれ流れる電流を検出して、過電流の場合には区域P
SSに論理Oを発生し、異常がこの“情報提供信号保護
”を導出したことを知らせ電源の引きはすしを生じさせ
る。
電圧源S1からSIOは、電源の2次回路によって与え
られる。これら2次回路は、普通の構造であるので、図
示していない。前述の回路は、装置によって用いること
のできる情報提供信号を発生させる。これら情報提供信
号は、電源が正常に動作していることを示している。電
源の停止は主電源の遮断に続き、正常動作状態は主電源
の回復後に生じる。
られる。これら2次回路は、普通の構造であるので、図
示していない。前述の回路は、装置によって用いること
のできる情報提供信号を発生させる。これら情報提供信
号は、電源が正常に動作していることを示している。電
源の停止は主電源の遮断に続き、正常動作状態は主電源
の回復後に生じる。
第3図は、第1図のブロック6に含まれる回路の、いわ
ゆる“フォワード”タイプの電源への適用について示し
ている。第3図において、第1図と同じ要素には同一の
番号を付している。この電源は、2次巻線4の電圧をろ
波するのに欠くことのできないインダクタンス5をさら
に備えている。
ゆる“フォワード”タイプの電源への適用について示し
ている。第3図において、第1図と同じ要素には同一の
番号を付している。この電源は、2次巻線4の電圧をろ
波するのに欠くことのできないインダクタンス5をさら
に備えている。
6
このインダクタンス5は、2次巻線4をコンデンサC4
に接続する回路内であって、かつ、ダイオードD7とは
反対側に設けられている。ダイオードD9のカソードは
、コンデンサC4とダイオードD7のカソードとの接続
点に接続されており、ダイオードD9のアノードは、イ
ンダクタンス5と変圧器の2次巻線4との接続点に接続
されている。ダイオードD8のカソードは、ダイオード
D9とインダクタンス5と2次巻線4との接続点に接続
され、コンデンサC5は、ダイオードD7とD9との接
続点およびコンデンサC4に接続されている。
に接続する回路内であって、かつ、ダイオードD7とは
反対側に設けられている。ダイオードD9のカソードは
、コンデンサC4とダイオードD7のカソードとの接続
点に接続されており、ダイオードD9のアノードは、イ
ンダクタンス5と変圧器の2次巻線4との接続点に接続
されている。ダイオードD8のカソードは、ダイオード
D9とインダクタンス5と2次巻線4との接続点に接続
され、コンデンサC5は、ダイオードD7とD9との接
続点およびコンデンサC4に接続されている。
この回路の動作は、第2図について説明したと同様であ
る。
る。
第1図および第3図に示す回路は、第4図に示す回路に
よって改良することができる。
よって改良することができる。
この回路と、第1図および第3図に示す回路との一体化
は、 コンパレータIC2の出力端子をレベル整合回路)C6
の入力端子に接続し、 7 断続停止出力端子Sをスイッチ2の断続制御回路(図示
せず)に接続し、 第1図または第3図に示される回路の調整電圧出力の対
応する極A、D間に並列に接続することによって行われ
る。
は、 コンパレータIC2の出力端子をレベル整合回路)C6
の入力端子に接続し、 7 断続停止出力端子Sをスイッチ2の断続制御回路(図示
せず)に接続し、 第1図または第3図に示される回路の調整電圧出力の対
応する極A、D間に並列に接続することによって行われ
る。
電源の変圧器に断続スイッチ2によって供給される最大
エネルギーの限界は、異常に低い主電圧および/または
導通の出力過負荷の一定の状態のもとで、および保証し
得ない低電圧(under −voltage )動作
状態で生じる。このような悪化動作に関連した妨害を避
けるために、第4図に示す装置は、分圧器ブリッジR2
5,R26とコンパレータIC5とによって、第1図〜
第3図に示される回路に用いられる電圧Vrefと同一
にするかあるいは異ならせることのできる電圧Vref
より小さい電圧降下を検出することができる。この検出
が行われると、コンパレータIC5の出力は、Oに変化
し、この信号は、遅延回路R27,C7を経て、トラン
ジスタQ7のベースに供給される。0信号は、例えばP
NP形のトランジスタQ8によって8 反転される。トランジスタQ7は、断続制御回路を滅勢
させる論理1信号を抵抗R29(出力端子S)に供給す
る。このようにして、0に変化するコンパレータIC2
の出力の前述した切換えを生じさせる断続が停止される
。このO信号は、レベル整合回路IC6および抵抗R3
1を経て、トランジスタQ8の導通番制御する。トラン
ジスタQ8は、制限抵抗R30を経てコンデンサC7を
急速に放電させる。
エネルギーの限界は、異常に低い主電圧および/または
導通の出力過負荷の一定の状態のもとで、および保証し
得ない低電圧(under −voltage )動作
状態で生じる。このような悪化動作に関連した妨害を避
けるために、第4図に示す装置は、分圧器ブリッジR2
5,R26とコンパレータIC5とによって、第1図〜
第3図に示される回路に用いられる電圧Vrefと同一
にするかあるいは異ならせることのできる電圧Vref
より小さい電圧降下を検出することができる。この検出
が行われると、コンパレータIC5の出力は、Oに変化
し、この信号は、遅延回路R27,C7を経て、トラン
ジスタQ7のベースに供給される。0信号は、例えばP
NP形のトランジスタQ8によって8 反転される。トランジスタQ7は、断続制御回路を滅勢
させる論理1信号を抵抗R29(出力端子S)に供給す
る。このようにして、0に変化するコンパレータIC2
の出力の前述した切換えを生じさせる断続が停止される
。このO信号は、レベル整合回路IC6および抵抗R3
1を経て、トランジスタQ8の導通番制御する。トラン
ジスタQ8は、制限抵抗R30を経てコンデンサC7を
急速に放電させる。
コンデンサC7のこの急速放電は、遅延回路R27、C
7を次のスイッチング・オンに必要な初期状態にリセフ
トさせる働きをする。
7を次のスイッチング・オンに必要な初期状態にリセフ
トさせる働きをする。
実際には、出力電圧を確立させる初期動作の間に、シス
テムを滅勢し且つ断続を停止させる低電圧をコンパレー
タIC5は必ず検出する。
テムを滅勢し且つ断続を停止させる低電圧をコンパレー
タIC5は必ず検出する。
このような初期減勢を避けるためには、遅延回路R27
,C7は、調整電圧の確立に関係する低電圧の場合に断
続を停止させる信号の出力を、例えば数ミリ秒遅延させ
る。この場合、コンパレータIC5の出力は、コンデン
サC7の電荷がトラン9 ジスタQ7のしきい値に達する前に、再び1に変化する
。このことは、初期低電圧が“マスク(masked)
”されるのを許容する。
,C7は、調整電圧の確立に関係する低電圧の場合に断
続を停止させる信号の出力を、例えば数ミリ秒遅延させ
る。この場合、コンパレータIC5の出力は、コンデン
サC7の電荷がトラン9 ジスタQ7のしきい値に達する前に、再び1に変化する
。このことは、初期低電圧が“マスク(masked)
”されるのを許容する。
当業者であれば本発明の範囲内で種々の変形が可能なこ
とは勿論である。
とは勿論である。
第1図は、いわゆる“フライバック”タイプのチョッパ
形電源に適用される本発明方法を実施するための電子回
路を示す図、 第2図は、第1図の電子回路の動作を説明するタイミン
グダイアグラムを示す図、 第3図は、第1図に示す電子回路をいわゆる“フォワー
ド”タイプのチョッパ形電源に応用した例を示す図、 第4図は、調整電圧の限界値以下への変化を検出し得る
変形例を示す図である。 主要部分の符号の説明 1・・・・・1次巻線 2・・・・・スイッチ 3・・・・・ダイオードブリッジ 0 4・・・・・2次巻線 5・・・・・インダクタンス IC,1・・・・・・・インバータ IC2,IC3,IC4,IC5 ・・・・コンパレータ IC6・・・・・・・レベル整合回路 31.32.33・・電圧源 C,C4・・エネルギー蓄積コンデンサQl、Q2.C
3・・トランジスタ R1,R2,R4・・抵抗 Di、D2.D3・・ダイオード Zl・・・・・・・・ツェナーダイオードREF・・・
・・・・基準電圧 PWF、TNIT・・接続区域 S・・・・・・・・・断続停止出力端子代理人弁理士
籐材 死産 1 第1頁の続き 0発 明 者 ボード・モーリス フランス国38128ル・サペ・マ ン・シャトルーズ(番地なし) 347一
形電源に適用される本発明方法を実施するための電子回
路を示す図、 第2図は、第1図の電子回路の動作を説明するタイミン
グダイアグラムを示す図、 第3図は、第1図に示す電子回路をいわゆる“フォワー
ド”タイプのチョッパ形電源に応用した例を示す図、 第4図は、調整電圧の限界値以下への変化を検出し得る
変形例を示す図である。 主要部分の符号の説明 1・・・・・1次巻線 2・・・・・スイッチ 3・・・・・ダイオードブリッジ 0 4・・・・・2次巻線 5・・・・・インダクタンス IC,1・・・・・・・インバータ IC2,IC3,IC4,IC5 ・・・・コンパレータ IC6・・・・・・・レベル整合回路 31.32.33・・電圧源 C,C4・・エネルギー蓄積コンデンサQl、Q2.C
3・・トランジスタ R1,R2,R4・・抵抗 Di、D2.D3・・ダイオード Zl・・・・・・・・ツェナーダイオードREF・・・
・・・・基準電圧 PWF、TNIT・・接続区域 S・・・・・・・・・断続停止出力端子代理人弁理士
籐材 死産 1 第1頁の続き 0発 明 者 ボード・モーリス フランス国38128ル・サペ・マ ン・シャトルーズ(番地なし) 347一
Claims (10)
- (1)交流または直流の外部電源に接続され、端子にユ
ーザ装置が接続される2次巻線に結合された1次巻線を
備え、エネルギーM積コンデンサが1次巻線回路中に接
続されたチョッパ形電源の有効な自己給電電力を測定す
る方法であって、前記2次巻線の端子から、前記1次巻
線回路の前記コンデンサの電荷を表し且つ有効な自己給
電電力に相当する電圧を取出し、前記電圧を基準電圧と
比較して、前記チョッパ形電源の調整出力電圧の消滅が
生じようとしていることを報知する信号(PWF)を発
生することを特徴とするチョッパ形電源の自己給電電力
を測定する方法。 - (2)前記1次巻線回路の前記コンデジサの容量と前記
基準電圧とを、前記外部電源である主電源が消滅すると
きに、許容微少遮断期間に少なくとも等しい期間の後に
前記報知信号が発生されるように、かつ、前記コンデン
サの端子電圧が前記基準電圧に一致したときに、前記コ
ンデンサが、期間T3よりも大きい期間の間、前記ユー
ザ装置の正しい動作を保証するのに十分なエネルギーを
依然として有するように選定することを特徴とする特許
請求の範囲第1項に記載のチョッパ形電源の自己給電電
力を測定する方法。 - (3)前記許容微少遮断の期間および前記期間T3が調
整可能であることを特徴とする特許請求の範囲第2項に
記載のチョッパ形電源の自己給電電力を測定する方法。 - (4)前記チョッパ形電源の調整出力電圧の生じようと
する消滅を報知する前記信号(PWF)の後に、前記チ
ョッパ形電源に接続された前記ユーザ装置に対して停止
命令を与える信号を発生させ、調整出力電圧の存在を報
知する信号の後であって、所定期間後(抵抗R7,コン
デンサC6による遅延)、前記ユーザ装置にスタート命
令信号INITを与える信号を発生させることを特徴と
する特許請求の範囲第1項に記載のチョッパ形電源の自
己給電電力を測定する方法。 - (5)前記チョッパ形電源の調整出力電圧の確立を妨げ
る信号(P S S)を発生する保護回路によって、前
記信号PWFおよび/またはINITの抑止をさらに検
出する特許請求の範囲第4項に記載のチョッパ形電源の
自己給電電力を測定する方法。 - (6)1次回路がエネルギー蓄積コンデンサを有するチ
ョッパ形電源を備え、前記チヨ・ソバ形電源の2次回路
が、前記エネルギー蓄積コンデンサの端子における電圧
を表す電圧を検出する手段と、この電圧を基準電圧と比
較する手段と、前記基準電圧が超えられたことを示す第
1信号を発生する手段と、時間的に遅れて第2信号が発
生するのを許容する遅延を前記第1信号から導出する手
段とを備えることを特徴とするチョッパ形電源の自己給
電電力を測定する装置。 - (7)前記基準電圧が超えられると前記比較手段をロッ
クする手段をさらに備えることを特徴とする特許請求の
範囲第6項に記載のチョッパ形電源の自己給電電力を測
定する装置。 - (8)情報提供信号出力(PWF)および(INIT)
を保護する回路をさらに備え、前記保護回路が、前記信
号(PWF)および(INIT)を抑止する過負荷およ
び短絡の際に、前記チョッパ形電源の調整出力電圧を消
滅させる信号を発生させることを特徴とする特許請求の
範囲第6項に記載のチョッパ形電源の自己給電電力を測
定する装置・ - (9)調整出力電圧の低下が生じた場合に、チョッパ形
電源を停止させるために前記調整出力電圧を監視する方
法であって、 初期の一時的な動作状態に相当する時間後に、前記調整
出力電圧の限界値以下への変化が生じたときに、前記変
化を検出し、 前記各変化が検出されたときに、前記チョッパ形電源の
断続スイッチを停止し、 前記調整出力電圧の消滅が迫っていることを知らせる信
号を発生させる、 ことを特徴とする調整出力電圧の監視方法。 - (10)前記調整出力電圧の前記各変化が、初期指示遅
延の急速なリセットを生じさせることを特徴とする特許
請求の範囲第9項に記載の調整出力電圧の監視方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR8310352 | 1983-06-17 | ||
FR8310352A FR2548381B1 (fr) | 1983-06-17 | 1983-06-17 | Procede de mesure de l'autonomie d'une alimentation electrique a decoupage et dispositif pour sa mise en oeuvre |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6013470A true JPS6013470A (ja) | 1985-01-23 |
Family
ID=9290067
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP12500684A Pending JPS6013470A (ja) | 1983-06-17 | 1984-06-18 | チヨツパ形電源の自己給電電力を測定する方法および装置 |
Country Status (5)
Country | Link |
---|---|
EP (1) | EP0129454B1 (ja) |
JP (1) | JPS6013470A (ja) |
CA (1) | CA1227832A (ja) |
DE (1) | DE3462204D1 (ja) |
FR (1) | FR2548381B1 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2766304B1 (fr) * | 1997-07-17 | 1999-10-01 | Schlumberger Ind Sa | Circuit d'alimentation pour un compteur d'electricite |
DE10216784A1 (de) * | 2002-04-15 | 2003-10-23 | Kostal Leopold Gmbh & Co Kg | Netzteil |
DE102005033669A1 (de) * | 2005-07-19 | 2007-01-25 | BSH Bosch und Siemens Hausgeräte GmbH | Verfahren und Schaltungsanordnung zum Ermitteln des Vorliegens eines Falschanschlusses eines elektrischen Geräts, insbesondere Hausgerätes an einer Netzwechselspannungsquelle |
CN109298223B (zh) * | 2017-07-25 | 2020-10-27 | 上海三思电子工程有限公司 | 一种输出电压检测电路 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3757302A (en) * | 1971-11-16 | 1973-09-04 | Addressograph Multigraph | Responsive power fail detection system |
JPS5855591B2 (ja) * | 1979-07-19 | 1983-12-10 | ファナック株式会社 | バブルメモリ・ユニット用電源装置 |
-
1983
- 1983-06-17 FR FR8310352A patent/FR2548381B1/fr not_active Expired
-
1984
- 1984-05-17 DE DE8484401017T patent/DE3462204D1/de not_active Expired
- 1984-05-17 EP EP19840401017 patent/EP0129454B1/fr not_active Expired
- 1984-06-18 CA CA000456829A patent/CA1227832A/fr not_active Expired
- 1984-06-18 JP JP12500684A patent/JPS6013470A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
EP0129454B1 (fr) | 1987-01-21 |
EP0129454A1 (fr) | 1984-12-27 |
DE3462204D1 (en) | 1987-02-26 |
FR2548381A1 (fr) | 1985-01-04 |
FR2548381B1 (fr) | 1985-11-15 |
CA1227832A (fr) | 1987-10-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7663852B2 (en) | Output feedback and under-voltage detection system | |
US4685020A (en) | Shutdown circuit for blocking oscillator power supply | |
US20060274468A1 (en) | Active inrush current control using a relay for AC to DC converters | |
JPS5985521A (ja) | 低電圧負荷用位相制御回路 | |
JP2784136B2 (ja) | スイッチング電源の過負荷・短絡保護回路 | |
US3818272A (en) | Automatic switching and short circuit protection circuit | |
US4471287A (en) | Charging generator control apparatus | |
JPH05137253A (ja) | 異常電圧検出制御装置 | |
US4045887A (en) | Switching regulator control circuit | |
JP3401238B2 (ja) | ワールドワイド電源装置 | |
JPS6013470A (ja) | チヨツパ形電源の自己給電電力を測定する方法および装置 | |
JP3073120B2 (ja) | 突入電流防止回路を備えた電源装置 | |
US20060071640A1 (en) | Fast-recovery circuitry and method for a capacitor charging power supply | |
EP0342550A2 (en) | Switching regulator | |
JPH08234852A (ja) | 安定化電源の過負荷保護方式 | |
US4052659A (en) | Overload protection system for power inverter | |
JPH041587B2 (ja) | ||
JPH11196529A (ja) | 電源装置 | |
JPS6070928A (ja) | 突入電流防止装置 | |
JPH02179219A (ja) | 電源装置 | |
JP3049108B2 (ja) | スイッチング式直流安定化電源 | |
JP3257093B2 (ja) | パルス幅制御インバータ回路 | |
JP3227073B2 (ja) | 防災監視装置の電源切替回路 | |
JP2504125B2 (ja) | 電源監視回路 | |
JPH019238Y2 (ja) |