JPH0866007A - スイッチング電源装置 - Google Patents
スイッチング電源装置Info
- Publication number
- JPH0866007A JPH0866007A JP21049794A JP21049794A JPH0866007A JP H0866007 A JPH0866007 A JP H0866007A JP 21049794 A JP21049794 A JP 21049794A JP 21049794 A JP21049794 A JP 21049794A JP H0866007 A JPH0866007 A JP H0866007A
- Authority
- JP
- Japan
- Prior art keywords
- output
- output terminal
- control
- diode
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Power Conversion In General (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【目的】 出力の小さい方の出力端子を短絡した場合に
も出力トランスの出力を絞って容量の小さな整流用のダ
イオードやスイッチング素子の破壊を防止すること。 【構成】 出力端子２とグランドＧＮＤ間とを短絡した
場合、出力端子２はグランドレベルとなるため、トラン
ジスタＱ3 はオフし、トランジスタＱ3 のコレクタの電
位Ｖ2 は上昇する。これにより、抵抗Ｒ8 →ダイオード
Ｄ4 →抵抗Ｒ3 →発光ダイオードＰＤ→ダイオードＤ5
→抵抗Ｒ9 →出力端子２→グランドＧＮＤと電流が流れ
ることで、フォトカプラＰＣ1 の発光ダイオードＰＤに
電流が流れる。この発光ダイオードＰＤに流れる電流を
調整することで、出力トランスＴの１次側の保護回路１
１ｂにて出力トランスＴの出力を絞るように制御させ
る。
も出力トランスの出力を絞って容量の小さな整流用のダ
イオードやスイッチング素子の破壊を防止すること。 【構成】 出力端子２とグランドＧＮＤ間とを短絡した
場合、出力端子２はグランドレベルとなるため、トラン
ジスタＱ3 はオフし、トランジスタＱ3 のコレクタの電
位Ｖ2 は上昇する。これにより、抵抗Ｒ8 →ダイオード
Ｄ4 →抵抗Ｒ3 →発光ダイオードＰＤ→ダイオードＤ5
→抵抗Ｒ9 →出力端子２→グランドＧＮＤと電流が流れ
ることで、フォトカプラＰＣ1 の発光ダイオードＰＤに
電流が流れる。この発光ダイオードＰＤに流れる電流を
調整することで、出力トランスＴの１次側の保護回路１
１ｂにて出力トランスＴの出力を絞るように制御させ
る。
Description
【０００１】
【産業上の利用分野】本発明は、リンギング・チョーク
・コンバータ（ＲＣＣ）方式における出力トランスの出
力側を多出力型としたスイッチング電源装置に関するも
のである。
・コンバータ（ＲＣＣ）方式における出力トランスの出
力側を多出力型としたスイッチング電源装置に関するも
のである。
【０００２】
【従来の技術】図２は従来の主スイッチング素子にＦＥ
Ｔを用いたリンギング・チョーク・コンバータ（ＲＣ
Ｃ）方式のスイッチング電源装置の具体回路図を示すも
のである。交流電源ＡＣが図外のヒューズ及びラインフ
ィルタを介して整流用のダイオードブリッジＤＢ1 の入
力端に接続されており、このダイオードブリッジＤＢ1
の出力端には平滑用のコンデンサＣ1 が接続されてい
る。
Ｔを用いたリンギング・チョーク・コンバータ（ＲＣ
Ｃ）方式のスイッチング電源装置の具体回路図を示すも
のである。交流電源ＡＣが図外のヒューズ及びラインフ
ィルタを介して整流用のダイオードブリッジＤＢ1 の入
力端に接続されており、このダイオードブリッジＤＢ1
の出力端には平滑用のコンデンサＣ1 が接続されてい
る。
【０００３】インバータ回路は、出力トランスＴ、ＦＥ
Ｔからなるスイッチング素子Ｑ1 、起動用の抵抗Ｒ1 等
で構成されている。また、出力トランスＴの出力巻線Ｎ
2 の一端には整流用のダイオードＤ1 が接続され、この
ダイオードＤ1 のカソードには平滑用のコンデンサＣ3
が接続されている。そして、ダイオードＤ1 のカソード
側には出力端子１が接続してある。さらに、出力トラン
スＴの出力巻線Ｎ2 の中間タップには整流用のダイオー
ドＤ2 が接続され、このダイオードＤ2 のカソードには
平滑用のコンデンサＣ4 が接続されている。そして、ダ
イオードＤ2 のカソードには出力端子２が接続してあ
る。なお出力巻線Ｎ2 の他端は出力端子３に接続してあ
り、この出力端子３はグランドＧＮＤとなっている。ま
た、この回路例は多出力であるが、具体的には２出力
（Ｖo1、Ｖo2）としている。
Ｔからなるスイッチング素子Ｑ1 、起動用の抵抗Ｒ1 等
で構成されている。また、出力トランスＴの出力巻線Ｎ
2 の一端には整流用のダイオードＤ1 が接続され、この
ダイオードＤ1 のカソードには平滑用のコンデンサＣ3
が接続されている。そして、ダイオードＤ1 のカソード
側には出力端子１が接続してある。さらに、出力トラン
スＴの出力巻線Ｎ2 の中間タップには整流用のダイオー
ドＤ2 が接続され、このダイオードＤ2 のカソードには
平滑用のコンデンサＣ4 が接続されている。そして、ダ
イオードＤ2 のカソードには出力端子２が接続してあ
る。なお出力巻線Ｎ2 の他端は出力端子３に接続してあ
り、この出力端子３はグランドＧＮＤとなっている。ま
た、この回路例は多出力であるが、具体的には２出力
（Ｖo1、Ｖo2）としている。
【０００４】ここで、出力端子１から出力される出力電
圧をＶo1とし、出力電力をＰo1とし、また他方の出力端
子２から出力される出力電圧をＶo2とし、出力電力をＰ
o2とした場合に以下の関係を有している。 Ｖo1＞Ｖo2 Ｐo1≫Ｐo2 つまり、一方の出力（出力端子１）が大きく、他方の出
力（出力端子２）が一方に比べて小さく、さらに出力の
小さい方で定電圧や過電流制御をかけている場合であ
る。
圧をＶo1とし、出力電力をＰo1とし、また他方の出力端
子２から出力される出力電圧をＶo2とし、出力電力をＰ
o2とした場合に以下の関係を有している。 Ｖo1＞Ｖo2 Ｐo1≫Ｐo2 つまり、一方の出力（出力端子１）が大きく、他方の出
力（出力端子２）が一方に比べて小さく、さらに出力の
小さい方で定電圧や過電流制御をかけている場合であ
る。
【０００５】出力の小さい出力端子２側に設けてある制
御回路１１の一方の電圧検出回路１１ａは、出力端子２
の出力電圧Ｖo1を分圧して検出する抵抗Ｒ4 ，Ｒ5 、抵
抗Ｒ3 、フォトカプラＰＣ1 の発光側の発光ダイオード
ＰＤ、シャントレギュレータＩＣ1 等で構成されてい
る。また、インバータ回路の出力トランスＴの帰還巻線
ＮB 側に設けた制御回路１１の他方の保護回路１１ｂ
は、上記フォトカプラＰＣ1 の発光ダイオードＰＤと対
となるフォトトランジスタＰＴ、抵抗Ｒ2 、スイッチン
グ素子Ｑ1 のゲート・ソース間に並列に接続したトラン
ジスタＱ2 、コンデンサＣ2 等で構成されている。
御回路１１の一方の電圧検出回路１１ａは、出力端子２
の出力電圧Ｖo1を分圧して検出する抵抗Ｒ4 ，Ｒ5 、抵
抗Ｒ3 、フォトカプラＰＣ1 の発光側の発光ダイオード
ＰＤ、シャントレギュレータＩＣ1 等で構成されてい
る。また、インバータ回路の出力トランスＴの帰還巻線
ＮB 側に設けた制御回路１１の他方の保護回路１１ｂ
は、上記フォトカプラＰＣ1 の発光ダイオードＰＤと対
となるフォトトランジスタＰＴ、抵抗Ｒ2 、スイッチン
グ素子Ｑ1 のゲート・ソース間に並列に接続したトラン
ジスタＱ2 、コンデンサＣ2 等で構成されている。
【０００６】次に、従来の図２に示す回路の動作につい
て説明する。まず、電源が投入された起動時において
は、抵抗Ｒ1 を介してスイッチング素子Ｑ1 のゲートに
電圧が印加されて、該スイッチング素子Ｑ1 がオンす
る。このスイッチング素子Ｑ1 がオンすると、出力トラ
ンスＴの１次巻線ＮP に電源電圧が印加されて、帰還巻
線ＮB に１次巻線ＮP と同方向の電圧が発生する。この
発生した電圧により抵抗Ｒ2 を介してコンデンサＣ2 を
充電する。
て説明する。まず、電源が投入された起動時において
は、抵抗Ｒ1 を介してスイッチング素子Ｑ1 のゲートに
電圧が印加されて、該スイッチング素子Ｑ1 がオンす
る。このスイッチング素子Ｑ1 がオンすると、出力トラ
ンスＴの１次巻線ＮP に電源電圧が印加されて、帰還巻
線ＮB に１次巻線ＮP と同方向の電圧が発生する。この
発生した電圧により抵抗Ｒ2 を介してコンデンサＣ2 を
充電する。
【０００７】上記コンデンサＣ2 が充電されていき、ト
ランジスタＱ2 のベース・エミッタ間の順方向電圧を越
えると、トランジスタＱ2 がオンする。このトランジス
タＱ2 がオンすると、トランジスタＱ2 のコレクタ電位
がＬレベルとなって、スイッチング素子Ｑ1 のゲート電
位をＬレベルとして、該スイッチング素子Ｑ1 をオフさ
せる。このスイッチング素子Ｑ1 がオフすると、該スイ
ッチング素子Ｑ1 のオン時に出力トランスＴに蓄積され
ていたエネルギーを出力巻線Ｎ2 を介して放出されるこ
とになる。
ランジスタＱ2 のベース・エミッタ間の順方向電圧を越
えると、トランジスタＱ2 がオンする。このトランジス
タＱ2 がオンすると、トランジスタＱ2 のコレクタ電位
がＬレベルとなって、スイッチング素子Ｑ1 のゲート電
位をＬレベルとして、該スイッチング素子Ｑ1 をオフさ
せる。このスイッチング素子Ｑ1 がオフすると、該スイ
ッチング素子Ｑ1 のオン時に出力トランスＴに蓄積され
ていたエネルギーを出力巻線Ｎ2 を介して放出されるこ
とになる。
【０００８】そして、出力トランスＴの出力巻線Ｎ2 か
らの電圧はダイオードＤ1 、コンデンサＣ3 により整
流、平滑されて出力端子１より出力電圧Ｖo1が出力され
る。また、同時にダイオードＤ2 、コンデンサＣ4 によ
り整流、平滑されて出力端子２より出力電圧Ｖo2が出力
されるようになっている。
らの電圧はダイオードＤ1 、コンデンサＣ3 により整
流、平滑されて出力端子１より出力電圧Ｖo1が出力され
る。また、同時にダイオードＤ2 、コンデンサＣ4 によ
り整流、平滑されて出力端子２より出力電圧Ｖo2が出力
されるようになっている。
【０００９】次に、コンデンサＣ2 に充電されていた電
荷が抵抗Ｒ2 を介して放電してしまうと、トランジスタ
Ｑ2 はオフし、スイッチング素子Ｑ1 がオンする。スイ
ッチング素子Ｑ1 がオンすると、再び出力トランスＴの
１次巻線ＮP に電源電圧が印加されて、出力トランスＴ
にエネルギーを蓄積する。このような動作を繰り返して
いくことで、インバータ回路が起動して、定常状態に移
行する。
荷が抵抗Ｒ2 を介して放電してしまうと、トランジスタ
Ｑ2 はオフし、スイッチング素子Ｑ1 がオンする。スイ
ッチング素子Ｑ1 がオンすると、再び出力トランスＴの
１次巻線ＮP に電源電圧が印加されて、出力トランスＴ
にエネルギーを蓄積する。このような動作を繰り返して
いくことで、インバータ回路が起動して、定常状態に移
行する。
【００１０】また、この回路例では上述のように出力の
小さい方に制御をかけており、負荷側の出力電圧Ｖ
o2は、抵抗Ｒ4 とＲ5 とで常時分圧して検出されてお
り、この分圧した検出電圧とシャントレギュレータＩＣ
1 が有する基準電圧とを比較している。そして、出力端
子２の出力電圧Ｖo2の変動量をシャントレギュレータＩ
Ｃ1 で増幅し、フォトカプラＰＣ1 の発光ダイオードＰ
Ｄに流す電流を変化させて、発光ダイオードＰＤの発光
量に応じてフォトカプラＰＣ1 のフォトトランジスタＰ
Ｔのインピーダンスを変化させ、コンデンサＣ2 の充電
時定数を変えることで、出力電圧が一定となるように制
御を行う。
小さい方に制御をかけており、負荷側の出力電圧Ｖ
o2は、抵抗Ｒ4 とＲ5 とで常時分圧して検出されてお
り、この分圧した検出電圧とシャントレギュレータＩＣ
1 が有する基準電圧とを比較している。そして、出力端
子２の出力電圧Ｖo2の変動量をシャントレギュレータＩ
Ｃ1 で増幅し、フォトカプラＰＣ1 の発光ダイオードＰ
Ｄに流す電流を変化させて、発光ダイオードＰＤの発光
量に応じてフォトカプラＰＣ1 のフォトトランジスタＰ
Ｔのインピーダンスを変化させ、コンデンサＣ2 の充電
時定数を変えることで、出力電圧が一定となるように制
御を行う。
【００１１】ここで、出力電圧Ｖo2が上昇すると、フォ
トカプラＰＣ1 の発光ダイオードＰＤに電流が多く流れ
て、フォトトランジスタＰＴを介してコンデンサＣ2 の
充電時定数が短くなり、トランジスタＱ2 を早くオンさ
せて、スイッチング素子Ｑ1をオフとして、該スイッチ
ング素子Ｑ1 のオン期間を短くして出力電圧Ｖo2を低下
させるように制御する。また、出力電圧Ｖo2が低下した
場合には、上記の逆の動作を行って、出力電圧Ｖo2を上
昇させるように制御を行い、出力電圧Ｖo2が一定となる
ように定電圧制御を行う。
トカプラＰＣ1 の発光ダイオードＰＤに電流が多く流れ
て、フォトトランジスタＰＴを介してコンデンサＣ2 の
充電時定数が短くなり、トランジスタＱ2 を早くオンさ
せて、スイッチング素子Ｑ1をオフとして、該スイッチ
ング素子Ｑ1 のオン期間を短くして出力電圧Ｖo2を低下
させるように制御する。また、出力電圧Ｖo2が低下した
場合には、上記の逆の動作を行って、出力電圧Ｖo2を上
昇させるように制御を行い、出力電圧Ｖo2が一定となる
ように定電圧制御を行う。
【００１２】また、過電流が流れた場合の保護は以下の
ようにして行われる。すなわち、出力端子２における出
力電流が増加していくと、フォトカプラＰＣ1 の発光ダ
イオードＰＤに流れる電流が絞られていく。そのため、
フォトトランジスタＰＴに流れる電流も絞られて、コン
デンサＣ2の充電時間が短くなる。したがって、トラン
ジスタＱ2 をオンさせるまでの時間が長くなってスイッ
チング素子Ｑ1 のオン期間が長くなり、出力電流を多く
流そうとする。
ようにして行われる。すなわち、出力端子２における出
力電流が増加していくと、フォトカプラＰＣ1 の発光ダ
イオードＰＤに流れる電流が絞られていく。そのため、
フォトトランジスタＰＴに流れる電流も絞られて、コン
デンサＣ2の充電時間が短くなる。したがって、トラン
ジスタＱ2 をオンさせるまでの時間が長くなってスイッ
チング素子Ｑ1 のオン期間が長くなり、出力電流を多く
流そうとする。
【００１３】しかし、フォトトランジスタＰＴに流れる
電流がゼロとなって遮断状態となった後は、コンデンサ
Ｃ2 の充電は抵抗Ｒ2 側のみとなり、スイッチング素子
Ｑ1のオン期間はコンデンサＣ2 と抵抗Ｒ2 による時定
数により決まる値以上に増大することができず、出力電
流は限界となる。このようにして過電流制御が行われ
る。
電流がゼロとなって遮断状態となった後は、コンデンサ
Ｃ2 の充電は抵抗Ｒ2 側のみとなり、スイッチング素子
Ｑ1のオン期間はコンデンサＣ2 と抵抗Ｒ2 による時定
数により決まる値以上に増大することができず、出力電
流は限界となる。このようにして過電流制御が行われ
る。
【００１４】
【発明が解決しようとする課題】ところで、多出力にお
ける他方の出力電圧Ｖo2、出力電力Ｐo2より大きい出力
電圧Ｖo1、出力電力Ｐo1の出力端子１側は、上記のよう
な定電圧制御等が行っておらず、ダイオードＤ1 、コン
デンサＣ3 を介して負荷にそのまま供給している。また
出力の大きい出力端子１側のダイオードＤ1 の定格容量
の大きいのが用いられており、これに対して出力の小さ
い出力端子２側のダイオードＤ2 の定格容量は出力に応
じてダイオードＤ1 の場合と比較してかなり小容量のも
のを用いている。
ける他方の出力電圧Ｖo2、出力電力Ｐo2より大きい出力
電圧Ｖo1、出力電力Ｐo1の出力端子１側は、上記のよう
な定電圧制御等が行っておらず、ダイオードＤ1 、コン
デンサＣ3 を介して負荷にそのまま供給している。また
出力の大きい出力端子１側のダイオードＤ1 の定格容量
の大きいのが用いられており、これに対して出力の小さ
い出力端子２側のダイオードＤ2 の定格容量は出力に応
じてダイオードＤ1 の場合と比較してかなり小容量のも
のを用いている。
【００１５】ここで、出力端子１とグランドＧＮＤ間と
をショートした時は、出力トランスＴの２次側、１次側
に大電流が流れるから、コンデンサＣ2 は抵抗Ｒ2 を介
して充電することになる。したがって大電流によってコ
ンデンサＣ2 が早く充電されていき、スイッチング素子
Ｑ1 のオン時のコンデンサＣ2 の充電時間が短くなり、
スイッチング素子Ｑ1 のオン期間が短くなる。このよう
にして過電流制御がかかり、フの字特性により出力電流
が絞られる。
をショートした時は、出力トランスＴの２次側、１次側
に大電流が流れるから、コンデンサＣ2 は抵抗Ｒ2 を介
して充電することになる。したがって大電流によってコ
ンデンサＣ2 が早く充電されていき、スイッチング素子
Ｑ1 のオン時のコンデンサＣ2 の充電時間が短くなり、
スイッチング素子Ｑ1 のオン期間が短くなる。このよう
にして過電流制御がかかり、フの字特性により出力電流
が絞られる。
【００１６】しかしながら、出力の小さい出力端子２と
グランドＧＮＤ間とをショートした場合には、ダイオー
ドＤ2 を介して出力端子２側に大電流が流れるために、
出力の小さい方の制御回路では充分な制御ができず、過
電流制御ができない上に、容量の小さいダイオードＤ2
に大電流が流れるために容量オーバーで破壊してしま
う。さらに過電流制御ができないためにスイッチング素
子Ｑ1 が破壊するという問題があった。
グランドＧＮＤ間とをショートした場合には、ダイオー
ドＤ2 を介して出力端子２側に大電流が流れるために、
出力の小さい方の制御回路では充分な制御ができず、過
電流制御ができない上に、容量の小さいダイオードＤ2
に大電流が流れるために容量オーバーで破壊してしま
う。さらに過電流制御ができないためにスイッチング素
子Ｑ1 が破壊するという問題があった。
【００１７】本発明は上述の点に鑑みて提供したもので
あって、多出力のうち出力の小さい方の出力端子を短絡
した場合にも出力トランスの出力を絞って容量の小さな
整流用のダイオードやスイッチング素子の破壊を防止す
ることを目的としたスイッチング電源装置を提供するも
のである。
あって、多出力のうち出力の小さい方の出力端子を短絡
した場合にも出力トランスの出力を絞って容量の小さな
整流用のダイオードやスイッチング素子の破壊を防止す
ることを目的としたスイッチング電源装置を提供するも
のである。
【００１８】
【課題を解決するための手段】そこで本発明のスイッチ
ング電源装置では、１次巻線ＮP 、出力巻線Ｎ2 及び帰
還巻線ＮB を有する出力トランスＴと、上記出力トラン
スＴの１次巻線に一端が接続され帰還巻線ＮB に制御端
子を接続した発振用のスイッチング素子Ｑ1 とを備え、
上記出力トランスＴの出力巻線Ｎ2 からは複数の出力を
出し、それぞれの出力には整流用のダイオードＤ1 、Ｄ
2 及び平滑用のコンデンサＣ3 、Ｃ4 をそれぞれ有し、
複数の出力のうち大きい出力と比較してかなり小さい出
力を出す出力端子２側に流れる電流や電圧を検出し上記
スイッチング素子Ｑ1 を制御して過電流制御や定電圧制
御を行うべく出力トランスＴの出力を絞るように制御を
行う制御回路１１を備えたスイッチング電源装置におい
て、上記出力端子２とグランドＧＮＤ間との短絡時のみ
出力の大きい出力端子１側から電流を上記制御回路１１
に流して該制御回路１１による過電流制御を行わせる短
絡保護回路１２を備えていることを特徴としている。
ング電源装置では、１次巻線ＮP 、出力巻線Ｎ2 及び帰
還巻線ＮB を有する出力トランスＴと、上記出力トラン
スＴの１次巻線に一端が接続され帰還巻線ＮB に制御端
子を接続した発振用のスイッチング素子Ｑ1 とを備え、
上記出力トランスＴの出力巻線Ｎ2 からは複数の出力を
出し、それぞれの出力には整流用のダイオードＤ1 、Ｄ
2 及び平滑用のコンデンサＣ3 、Ｃ4 をそれぞれ有し、
複数の出力のうち大きい出力と比較してかなり小さい出
力を出す出力端子２側に流れる電流や電圧を検出し上記
スイッチング素子Ｑ1 を制御して過電流制御や定電圧制
御を行うべく出力トランスＴの出力を絞るように制御を
行う制御回路１１を備えたスイッチング電源装置におい
て、上記出力端子２とグランドＧＮＤ間との短絡時のみ
出力の大きい出力端子１側から電流を上記制御回路１１
に流して該制御回路１１による過電流制御を行わせる短
絡保護回路１２を備えていることを特徴としている。
【００１９】
【作用】本発明のスイッチング電源装置によれば、出力
の小さい出力端子２とグランドＧＮＤ間が短絡した場合
には、短絡保護回路１２により出力の大きい出力端子１
から制御回路１１に電流を流し、この電流により制御回
路１１を過電流制御を行しめて出力トランスＴの出力を
絞るようにしている。これにより出力の小さい側に設け
られて容量の小さい整流用のダイオードＤ2 の破壊を防
止でき、またスイッチング素子Ｑ1 の破壊も防止するこ
とができる。
の小さい出力端子２とグランドＧＮＤ間が短絡した場合
には、短絡保護回路１２により出力の大きい出力端子１
から制御回路１１に電流を流し、この電流により制御回
路１１を過電流制御を行しめて出力トランスＴの出力を
絞るようにしている。これにより出力の小さい側に設け
られて容量の小さい整流用のダイオードＤ2 の破壊を防
止でき、またスイッチング素子Ｑ1 の破壊も防止するこ
とができる。
【００２０】
【実施例】以下、本発明の実施例を図面を参照して説明
する。図１は本発明の多出力のスイッチング電源装置の
具体回路図を示し、全体の構成は従来例と同じであり、
従来と同一の機能を発揮する要素には同一の番号を付
し、本発明の要旨の部分について詳述する。
する。図１は本発明の多出力のスイッチング電源装置の
具体回路図を示し、全体の構成は従来例と同じであり、
従来と同一の機能を発揮する要素には同一の番号を付
し、本発明の要旨の部分について詳述する。
【００２１】まず、従来の回路にトランジスタや抵抗等
からなる短絡保護回路１２を付加したものであり、具体
的には出力端子２とグランドＧＮＤ間に抵抗Ｒ6 とＲ7
の直列回路を接続し、その中点にトランジスタＱ3 のベ
ースを接続している。さらに上記トランジスタＱ3 のコ
レクタは抵抗Ｒ8 を介して出力端子１側に接続し、トラ
ンジスタＱ3 のエミッタは接地している。また、フォト
カプラＰＣ1 の発光ダイオードＰＤのアノードと接続さ
れている抵抗Ｒ3 は、ダイオードＤ3 を介して出力端子
２に接続し、発光ダイオードＰＤのカソードにダイオー
ドＤ5 のアノードを接続している。そして、このダイオ
ードＤ5 のカソードは抵抗Ｒ9 を介して出力端子２に接
続している。さらに、トランジスタＱ3 のコレクタと、
ダイオードＤ3 及び抵抗Ｒ3 の接続点との間にダイオー
ドＤ4 を接続している。
からなる短絡保護回路１２を付加したものであり、具体
的には出力端子２とグランドＧＮＤ間に抵抗Ｒ6 とＲ7
の直列回路を接続し、その中点にトランジスタＱ3 のベ
ースを接続している。さらに上記トランジスタＱ3 のコ
レクタは抵抗Ｒ8 を介して出力端子１側に接続し、トラ
ンジスタＱ3 のエミッタは接地している。また、フォト
カプラＰＣ1 の発光ダイオードＰＤのアノードと接続さ
れている抵抗Ｒ3 は、ダイオードＤ3 を介して出力端子
２に接続し、発光ダイオードＰＤのカソードにダイオー
ドＤ5 のアノードを接続している。そして、このダイオ
ードＤ5 のカソードは抵抗Ｒ9 を介して出力端子２に接
続している。さらに、トランジスタＱ3 のコレクタと、
ダイオードＤ3 及び抵抗Ｒ3 の接続点との間にダイオー
ドＤ4 を接続している。
【００２２】また本発明においても従来例と同様に出力
電圧Ｖo1，Ｖo2、出力電力Ｐo1，Ｐo2との関係は以下の
ように設定されている。 Ｖo1＞Ｖo2 Ｐo1≫Ｐo2 つまり、一方の出力（出力端子１）が大きく、他方の出
力（出力端子２）が一方に比べて小さく、さらに出力の
小さい方で定電圧や過電流制御をかけている場合であ
る。
電圧Ｖo1，Ｖo2、出力電力Ｐo1，Ｐo2との関係は以下の
ように設定されている。 Ｖo1＞Ｖo2 Ｐo1≫Ｐo2 つまり、一方の出力（出力端子１）が大きく、他方の出
力（出力端子２）が一方に比べて小さく、さらに出力の
小さい方で定電圧や過電流制御をかけている場合であ
る。
【００２３】次に動作を説明する。通常時においては、
出力電圧Ｖo2を分圧している抵抗Ｒ6 とＲ7 とにより出
力電圧Ｖo2を分圧した電圧Ｖ1 にてトランジスタＱ3 は
バイアスされてオンしている。したがって、トランジス
タＱ3 のコレクタの電位Ｖ2はＬレベルとなり、発光ダ
イオードＰＤ側の電位Ｖ3 はダイオードＤ4 により影響
をうけない。これにより通常時に出力端子２側では定電
圧制御や過電流制御が行われ、出力端子２からは小さい
出力電圧Ｖo2、出力電力Ｐo2が負荷に供給され、また、
出力端子１からは大きい出力電圧Ｖo1、出力電力Ｐo1が
負荷に供給されることになる。
出力電圧Ｖo2を分圧している抵抗Ｒ6 とＲ7 とにより出
力電圧Ｖo2を分圧した電圧Ｖ1 にてトランジスタＱ3 は
バイアスされてオンしている。したがって、トランジス
タＱ3 のコレクタの電位Ｖ2はＬレベルとなり、発光ダ
イオードＰＤ側の電位Ｖ3 はダイオードＤ4 により影響
をうけない。これにより通常時に出力端子２側では定電
圧制御や過電流制御が行われ、出力端子２からは小さい
出力電圧Ｖo2、出力電力Ｐo2が負荷に供給され、また、
出力端子１からは大きい出力電圧Ｖo1、出力電力Ｐo1が
負荷に供給されることになる。
【００２４】ここで、出力端子２とグランドＧＮＤ間と
をショート（短絡）した場合について説明する。出力端
子２とグランドＧＮＤ間とを短絡すると、出力端子２は
グランドレベル（０Ｖ）となるため、トランジスタＱ3
はオフし、トランジスタＱ3のコレクタの電位Ｖ2 は上
昇する。これにより、抵抗Ｒ8 →ダイオードＤ4 →抵抗
Ｒ3 →発光ダイオードＰＤ→ダイオードＤ5 →抵抗Ｒ9
→出力端子２→グランドＧＮＤと電流が流れることで、
フォトカプラＰＣ1 の発光ダイオードＰＤに電流が流れ
る。したがって、この発光ダイオードＰＤに流れる電流
を調整することで、出力トランスＴの１次側の保護回路
１１ｂにて出力トランスＴの出力を絞るように制御させ
る。例えばフォトトランジスタＰＴ側に大きな電流を流
してコンデンサＣ2の充電時定数を短くし、コンデンサ
Ｃ2 を短期間に充電してスイッチング素子Ｑ1 のオン期
間を短くして出力トランスＴの出力を絞ることができ、
その結果、小容量のダイオードＤ2 やスイッチング素子
Ｑ1 の破壊を防止することができる。
をショート（短絡）した場合について説明する。出力端
子２とグランドＧＮＤ間とを短絡すると、出力端子２は
グランドレベル（０Ｖ）となるため、トランジスタＱ3
はオフし、トランジスタＱ3のコレクタの電位Ｖ2 は上
昇する。これにより、抵抗Ｒ8 →ダイオードＤ4 →抵抗
Ｒ3 →発光ダイオードＰＤ→ダイオードＤ5 →抵抗Ｒ9
→出力端子２→グランドＧＮＤと電流が流れることで、
フォトカプラＰＣ1 の発光ダイオードＰＤに電流が流れ
る。したがって、この発光ダイオードＰＤに流れる電流
を調整することで、出力トランスＴの１次側の保護回路
１１ｂにて出力トランスＴの出力を絞るように制御させ
る。例えばフォトトランジスタＰＴ側に大きな電流を流
してコンデンサＣ2の充電時定数を短くし、コンデンサ
Ｃ2 を短期間に充電してスイッチング素子Ｑ1 のオン期
間を短くして出力トランスＴの出力を絞ることができ、
その結果、小容量のダイオードＤ2 やスイッチング素子
Ｑ1 の破壊を防止することができる。
【００２５】なお、上記短絡保護回路１２は図１に示す
回路構成に限定されるものではなく、出力端子２とグラ
ンドＧＮＤ間とを短絡した際に、その短絡電流を検出し
てインバータ回路の動作を制限して出力を絞るような構
成であれば良い。もちろん制御回路１１も図示のものに
限定されるものではない。また、実施例では出力を２出
力としたが、３出力以上のものでも本発明を適用するこ
とができる。さらにスイッチング素子Ｑ1 をＦＥＴで構
成したが、トランジスタで構成しても良い。
回路構成に限定されるものではなく、出力端子２とグラ
ンドＧＮＤ間とを短絡した際に、その短絡電流を検出し
てインバータ回路の動作を制限して出力を絞るような構
成であれば良い。もちろん制御回路１１も図示のものに
限定されるものではない。また、実施例では出力を２出
力としたが、３出力以上のものでも本発明を適用するこ
とができる。さらにスイッチング素子Ｑ1 をＦＥＴで構
成したが、トランジスタで構成しても良い。
【００２６】
【発明の効果】本発明のスイッチング電源装置によれ
ば、出力の小さい出力端子とグランド間が短絡した場合
には、短絡保護回路により出力の大きい出力端子から制
御回路に電流を流し、この電流により制御回路を過電流
制御を行しめて出力トランスの出力を絞るようにしてい
る。これにより出力の小さい側に設けられて容量の小さ
い整流用のダイオードの破壊を防止でき、またスイッチ
ング素子の破壊も防止することができる。
ば、出力の小さい出力端子とグランド間が短絡した場合
には、短絡保護回路により出力の大きい出力端子から制
御回路に電流を流し、この電流により制御回路を過電流
制御を行しめて出力トランスの出力を絞るようにしてい
る。これにより出力の小さい側に設けられて容量の小さ
い整流用のダイオードの破壊を防止でき、またスイッチ
ング素子の破壊も防止することができる。
【図１】本発明の実施例のスイッチング電源装置の具体
回路図である。
回路図である。
【図２】従来例のスイッチング電源装置の具体回路図で
ある。
ある。
１ 出力端子 ２ 出力端子 １１ 制御回路 １２ 短絡保護回路 Ｔ 出力トランス ＮP １次巻線 Ｎ2 出力巻線 ＮB 帰還巻線 Ｑ1 スイッチング素子 Ｄ1 ダイオード Ｄ2 ダイオード Ｃ3 コンデンサ Ｃ4 コンデンサ ＧＮＤ グランド
Claims (1)
- 【請求項１】 １次巻線（ＮP ）、出力巻線（Ｎ2 ）及
び帰還巻線（ＮB ）を有する出力トランス（Ｔ）と、上
記出力トランス（Ｔ）の１次巻線に一端が接続され帰還
巻線（ＮB ）に制御端子を接続した発振用のスイッチン
グ素子（Ｑ1）とを備え、上記出力トランス（Ｔ）の出
力巻線（Ｎ2 ）からは複数の出力を出し、それぞれの出
力には整流用のダイオード（Ｄ1 ）（Ｄ2 ）及び平滑用
のコンデンサ（Ｃ3 ）（Ｃ4 ）をそれぞれ有し、複数の
出力のうち大きい出力と比較してかなり小さい出力を出
す出力端子（２）側に流れる電流や電圧を検出し上記ス
イッチング素子（Ｑ1 ）を制御して過電流制御や定電圧
制御を行うべく出力トランス（Ｔ）の出力を絞るように
制御を行う制御回路（１１）を備えたスイッチング電源
装置において、上記出力端子（２）とグランド（ＧＮ
Ｄ）間との短絡時のみ出力の大きい出力端子（１）側か
ら電流を上記制御回路（１１）に流して該制御回路（１
１）による過電流制御を行わせる短絡保護回路（１２）
を備えていることを特徴とするスイッチング電源装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21049794A JP3289507B2 (ja) | 1994-08-10 | 1994-08-10 | スイッチング電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21049794A JP3289507B2 (ja) | 1994-08-10 | 1994-08-10 | スイッチング電源装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0866007A true JPH0866007A (ja) | 1996-03-08 |
| JP3289507B2 JP3289507B2 (ja) | 2002-06-10 |
Family
ID=16590342
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21049794A Expired - Fee Related JP3289507B2 (ja) | 1994-08-10 | 1994-08-10 | スイッチング電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3289507B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006314169A (ja) * | 2005-05-09 | 2006-11-16 | Funai Electric Co Ltd | スイッチング電源装置 |
| WO2008028407A1 (fr) * | 2006-09-05 | 2008-03-13 | Mornsun Guangzhou Science & Technology Ltd. | Convertisseur à transfert indirect auto-oscillant, isolant |
| JP2012005285A (ja) * | 2010-06-18 | 2012-01-05 | Fujitsu Semiconductor Ltd | 集積回路装置及びその静電保護回路の制御方法 |
-
1994
- 1994-08-10 JP JP21049794A patent/JP3289507B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006314169A (ja) * | 2005-05-09 | 2006-11-16 | Funai Electric Co Ltd | スイッチング電源装置 |
| JP4661332B2 (ja) * | 2005-05-09 | 2011-03-30 | 船井電機株式会社 | スイッチング電源装置 |
| WO2008028407A1 (fr) * | 2006-09-05 | 2008-03-13 | Mornsun Guangzhou Science & Technology Ltd. | Convertisseur à transfert indirect auto-oscillant, isolant |
| JP2012005285A (ja) * | 2010-06-18 | 2012-01-05 | Fujitsu Semiconductor Ltd | 集積回路装置及びその静電保護回路の制御方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3289507B2 (ja) | 2002-06-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100296635B1 (ko) | 저전압보호회로를갖는스위칭모드전원공급장치 | |
| US4713740A (en) | Switch-mode power supply | |
| JPH01117656A (ja) | スイッチングレギュレータ | |
| JPS6024664B2 (ja) | スイツチング形電源回路 | |
| US6256179B1 (en) | Switching power supply apparatus | |
| JPH0866007A (ja) | スイッチング電源装置 | |
| JPH07177737A (ja) | 安定化直流電源装置 | |
| JP3223695B2 (ja) | スイッチング電源装置 | |
| JP3763273B2 (ja) | スイッチング電源 | |
| JP3287039B2 (ja) | スイッチング電源装置 | |
| JPH041587B2 (ja) | ||
| JP3167283B2 (ja) | 多出力型電源装置 | |
| JP3129037B2 (ja) | スイッチング電源装置 | |
| JPH077943A (ja) | スイッチング電源装置 | |
| EP0019096A1 (en) | DC-DC converter with current and voltage regulation | |
| JP3129036B2 (ja) | スイッチング電源装置 | |
| JP2773534B2 (ja) | 直流電源装置 | |
| KR200178919Y1 (ko) | 오존량 발생을 위한 고압발생회로 | |
| JPH0731146A (ja) | スイッチング電源装置 | |
| JPH0226265A (ja) | スイッチング電源装置 | |
| JPH0360366A (ja) | スイッチングレギュレータ | |
| JPH08242581A (ja) | リンギングチョークコンバータ | |
| JPH077940A (ja) | スイッチング電源装置 | |
| JPH0698537A (ja) | スイッチング電源装置 | |
| JPH0564351A (ja) | スイツチング電源装置の過電流保護回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020219 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090322 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090322 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100322 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110322 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |