JPH07107064A - 障害検出方式 - Google Patents
障害検出方式Info
- Publication number
- JPH07107064A JPH07107064A JP24927493A JP24927493A JPH07107064A JP H07107064 A JPH07107064 A JP H07107064A JP 24927493 A JP24927493 A JP 24927493A JP 24927493 A JP24927493 A JP 24927493A JP H07107064 A JPH07107064 A JP H07107064A
- Authority
- JP
- Japan
- Prior art keywords
- frame
- highway
- signal
- digital
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
Abstract
(57)【要約】
【目的】 ディジタル通信システムにおける障害検出方
式に関し、システムを構成する総てのディジタル伝送路
を洩れ無く検証可能とすることを目的とする。 【構成】 複数のディジタル伝送路（１００）を経由し
てそれぞれ伝送されるディジタル信号（ｄ1 乃至ｄn ）
の内、特定のディジタル信号（ｄn ）のみに試験信号
（ｔ）を挿入するディジタル通信システムにおいて、各
ディジタル信号を各ディジタル伝送路に送出する前に、
特定のディジタル信号に挿入済の試験信号を時分割し、
他の総てのディジタル信号の対応する時間領域部分と順
次入替え、総てのディジタル伝送路を経由して時分割さ
れた試験信号（ｔ′）を伝送する入替手段（２００）
と、各ディジタル伝送路から到着する各ディジタル信号
を受信後、入替手段により入替える前の状態に復元する
再入替手段（３００）とを設ける様に構成する。
式に関し、システムを構成する総てのディジタル伝送路
を洩れ無く検証可能とすることを目的とする。 【構成】 複数のディジタル伝送路（１００）を経由し
てそれぞれ伝送されるディジタル信号（ｄ1 乃至ｄn ）
の内、特定のディジタル信号（ｄn ）のみに試験信号
（ｔ）を挿入するディジタル通信システムにおいて、各
ディジタル信号を各ディジタル伝送路に送出する前に、
特定のディジタル信号に挿入済の試験信号を時分割し、
他の総てのディジタル信号の対応する時間領域部分と順
次入替え、総てのディジタル伝送路を経由して時分割さ
れた試験信号（ｔ′）を伝送する入替手段（２００）
と、各ディジタル伝送路から到着する各ディジタル信号
を受信後、入替手段により入替える前の状態に復元する
再入替手段（３００）とを設ける様に構成する。
Description
【０００１】
【産業上の利用分野】本発明は、ディジタル通信システ
ムにおける障害検出方式に関し、特に複数のディジタル
伝送路を経由してそれぞれ伝送されるディジタル信号の
内、予め定められたディジタル信号のみに予め定められ
たビット数から成る試験信号を挿入し、その他のディジ
タル信号には試験信号を挿入しないディジタル通信シス
テムにおける障害検出方式に関する。
ムにおける障害検出方式に関し、特に複数のディジタル
伝送路を経由してそれぞれ伝送されるディジタル信号の
内、予め定められたディジタル信号のみに予め定められ
たビット数から成る試験信号を挿入し、その他のディジ
タル信号には試験信号を挿入しないディジタル通信シス
テムにおける障害検出方式に関する。
【０００２】
【従来の技術】図７は本発明の対象となるディジタル通
信システムの一例を示す図であり、図８は従来ある障害
検出方式の一例を示す図であり、図９は図８における下
りハイウェイ上のフレーム（その一）を例示する図であ
り、図10は図８における下りハイウェイ上のフレーム
（その二）を例示する図であり、図11は図８における上
りハイウェイ上のフレーム（その一）を例示する図であ
り、図12は図８における上りハイウェイ上のフレーム
（その二）を例示する図である。
信システムの一例を示す図であり、図８は従来ある障害
検出方式の一例を示す図であり、図９は図８における下
りハイウェイ上のフレーム（その一）を例示する図であ
り、図10は図８における下りハイウェイ上のフレーム
（その二）を例示する図であり、図11は図８における上
りハイウェイ上のフレーム（その一）を例示する図であ
り、図12は図８における上りハイウェイ上のフレーム
（その二）を例示する図である。
【０００３】図７においては、本発明の対象となるディ
ジタル通信システムとして、ディジタル交換機の加入者
収容部が示される。加入者収容部は、加入者線インタフ
ェース装置（ＳＬＩＥ）（１）と加入者線接続装置（Ｓ
ＬＣＵ）（２）とから構成されている。
ジタル通信システムとして、ディジタル交換機の加入者
収容部が示される。加入者収容部は、加入者線インタフ
ェース装置（ＳＬＩＥ）（１）と加入者線接続装置（Ｓ
ＬＣＵ）（２）とから構成されている。
【０００４】加入者線インタフェース装置（ＳＬＩＥ）
（１）は、個々の加入者（３）を収容する加入者回路
（ＳＬＩＣ）（１１）と、１２８回路の加入者回路（Ｓ
ＬＩＣ）（１１）を収容する加入者インタフェース回路
（ＳＬＣＩＦ）（１２）とを具備しており、また加入者
線接続装置（ＳＬＣＵ）（２）は、接続インタフェース
回路（ＳＬＩＦ）（２１）とハイウェイ変換回路（ＨＷ
ＣＮＶ）（２２）とを具備している。
（１）は、個々の加入者（３）を収容する加入者回路
（ＳＬＩＣ）（１１）と、１２８回路の加入者回路（Ｓ
ＬＩＣ）（１１）を収容する加入者インタフェース回路
（ＳＬＣＩＦ）（１２）とを具備しており、また加入者
線接続装置（ＳＬＣＵ）（２）は、接続インタフェース
回路（ＳＬＩＦ）（２１）とハイウェイ変換回路（ＨＷ
ＣＮＶ）（２２）とを具備している。
【０００５】なお図８においては、加入者線インタフェ
ース装置（ＳＬＩＥ）（１）内の加入者インタフェース
回路（ＳＬＣＩＦ）（１２）のみが示され、加入者回路
（ＳＬＩＣ）（１１）は省略されている。
ース装置（ＳＬＩＥ）（１）内の加入者インタフェース
回路（ＳＬＣＩＦ）（１２）のみが示され、加入者回路
（ＳＬＩＣ）（１１）は省略されている。
【０００６】各加入者回路（ＳＬＩＣ）（１１）は、そ
れぞれ１６回路単位に纏められ、それぞれＰＣＭ符号化
された音声と、加入者（３）の監視制御用の信号とを時
分割多重して伝送する毎秒２メガビットの伝送速度を有
する下りハイウェイ（４B ）および上りハイウェイ（４
F ）〔ハイウェイ（４）と総称する場合がある、以下同
様〕により加入者インタフェース回路（ＳＬＣＩＦ）
（１２）に接続されている。
れぞれ１６回路単位に纏められ、それぞれＰＣＭ符号化
された音声と、加入者（３）の監視制御用の信号とを時
分割多重して伝送する毎秒２メガビットの伝送速度を有
する下りハイウェイ（４B ）および上りハイウェイ（４
F ）〔ハイウェイ（４）と総称する場合がある、以下同
様〕により加入者インタフェース回路（ＳＬＣＩＦ）
（１２）に接続されている。
【０００７】また接続インタフェース回路（ＳＬＩＦ）
（２１）とハイウェイ変換回路（ＨＷＣＮＶ）（２２）
とは、それぞれ毎秒８メガビットの伝送速度を有し、そ
れぞれ１２８加入者（３）分の音声を時分割多重して伝
送する毎秒８メガビットの伝送速度を有する下りハイウ
ェイ（５BV）および上りハイウェイ（５FV）と、前述の
１２８加入者（３）分の監視制御用の信号を時分割多重
して伝送する下りハイウェイ（５BS）および上りハイウ
ェイ（５FS）とにより接続されている。
（２１）とハイウェイ変換回路（ＨＷＣＮＶ）（２２）
とは、それぞれ毎秒８メガビットの伝送速度を有し、そ
れぞれ１２８加入者（３）分の音声を時分割多重して伝
送する毎秒８メガビットの伝送速度を有する下りハイウ
ェイ（５BV）および上りハイウェイ（５FV）と、前述の
１２８加入者（３）分の監視制御用の信号を時分割多重
して伝送する下りハイウェイ（５BS）および上りハイウ
ェイ（５FS）とにより接続されている。
【０００８】更に加入者インタフェース回路（ＳＬＣＩ
Ｆ）（１２）と接続インタフェース回路（ＳＬＩＦ）
（２１）とは、それぞれ毎秒４メガビットの伝送速度を
有し、前述の時分割多重された音声を伝送する下りハイ
ウェイ（６B10 ）および（６B1 1 ）と、前述の時分割多
重された監視制御用の信号を伝送する下りハイウェイ
（６B00 ）および（６B01 ）、上りハイウェイ
（６F10 ）および（６F11 ）、並びに上りハイウェイ
（６F00 ）および（６F01 ）により接続されている。
Ｆ）（１２）と接続インタフェース回路（ＳＬＩＦ）
（２１）とは、それぞれ毎秒４メガビットの伝送速度を
有し、前述の時分割多重された音声を伝送する下りハイ
ウェイ（６B10 ）および（６B1 1 ）と、前述の時分割多
重された監視制御用の信号を伝送する下りハイウェイ
（６B00 ）および（６B01 ）、上りハイウェイ
（６F10 ）および（６F11 ）、並びに上りハイウェイ
（６F00 ）および（６F01 ）により接続されている。
【０００９】なお各ハイウェイ（６）は、サージ防止用
の中継線輪等で終端される為に伝送速度が毎秒４メガビ
ットに制限される。図８および図９において、ハイウェ
イ変換回路（ＨＷＣＮＶ）（２２）は、１２８加入者
（３）分のＰＣＭ符号化された音声（Ｖ）を時分割多重
し、１２５マイクロ秒を周期として繰返すフレーム（Ｆ
5BV ）〔図９参照〕を作成し、毎秒８メガビットの伝送
速度を有する下りハイウェイ（５BV）を経由して接続イ
ンタフェース回路（ＳＬＩＦ）（２１）に伝送する。
の中継線輪等で終端される為に伝送速度が毎秒４メガビ
ットに制限される。図８および図９において、ハイウェ
イ変換回路（ＨＷＣＮＶ）（２２）は、１２８加入者
（３）分のＰＣＭ符号化された音声（Ｖ）を時分割多重
し、１２５マイクロ秒を周期として繰返すフレーム（Ｆ
5BV ）〔図９参照〕を作成し、毎秒８メガビットの伝送
速度を有する下りハイウェイ（５BV）を経由して接続イ
ンタフェース回路（ＳＬＩＦ）（２１）に伝送する。
【００１０】接続インタフェース回路（ＳＬＩＦ）（２
１）においては、８Ｍ４Ｍ分離回路（ＥＦＣ）（２１１
1 ）が、ハイウェイ変換回路（ＨＷＣＮＶ）（２２）か
ら下りハイウェイ（５BV）を経由して伝送されるフレー
ム（Ｆ5BV ）の、各音声（Ｖ）を構成する８個の音声ビ
ット（ｖ0 ）乃至（ｖ7 ）を、それぞれ奇数番目の４ビ
ット〔（ｖ0 ）、（ｖ2 ）、（ｖ4 ）、（ｖ6 ）〕と偶
数番目の４ビット〔（ｖ1 ）、（ｖ3 ）、（ｖ5 ）、
（ｖ7 ）〕とに区分し、それぞれ１２５マイクロ秒を周
期として繰返すフレーム（Ｆ6BV0）〔奇数番目の４ビッ
トにより構成〕および（Ｆ6BV1）〔偶数番目の４ビット
により構成〕〔図９参照〕に分離し、それぞれ毎秒４キ
ロビットの伝送速度を有する下りハイウェイ（６B10 ）
および（６ B11 ）を経由して加入者インタフェース回路
（ＳＬＣＩＦ）（１２）に伝送する。
１）においては、８Ｍ４Ｍ分離回路（ＥＦＣ）（２１１
1 ）が、ハイウェイ変換回路（ＨＷＣＮＶ）（２２）か
ら下りハイウェイ（５BV）を経由して伝送されるフレー
ム（Ｆ5BV ）の、各音声（Ｖ）を構成する８個の音声ビ
ット（ｖ0 ）乃至（ｖ7 ）を、それぞれ奇数番目の４ビ
ット〔（ｖ0 ）、（ｖ2 ）、（ｖ4 ）、（ｖ6 ）〕と偶
数番目の４ビット〔（ｖ1 ）、（ｖ3 ）、（ｖ5 ）、
（ｖ7 ）〕とに区分し、それぞれ１２５マイクロ秒を周
期として繰返すフレーム（Ｆ6BV0）〔奇数番目の４ビッ
トにより構成〕および（Ｆ6BV1）〔偶数番目の４ビット
により構成〕〔図９参照〕に分離し、それぞれ毎秒４キ
ロビットの伝送速度を有する下りハイウェイ（６B10 ）
および（６ B11 ）を経由して加入者インタフェース回路
（ＳＬＣＩＦ）（１２）に伝送する。
【００１１】加入者インタフェース回路（ＳＬＣＩＦ）
（１２）においては、４Ｍ８Ｍ多重回路（ＦＥＣ）（１
２１1 ）が、接続インタフェース回路（ＳＬＩＦ）（２
１）から下りハイウェイ（６B10 ）を経由して伝送され
るフレーム（Ｆ6BV0）の、各音声（Ｖ）を構成する４個
の音声ビット〔（ｖ0 ）、（ｖ2 ）、（ｖ4 ）、
（ｖ 6 ）〕と、下りハイウェイ（６B11 ）を経由して伝
送されるフレーム（Ｆ6BV1）の、各音声（Ｖ）を構成す
る４個の音声ビット〔（ｖ1 ）、（ｖ3 ）、（ｖ5 ）、
（ｖ7 ）〕とを合成し、８個の音声ビット〔（ｖ0 ）乃
至（ｖ7 ）〕から成る音声（Ｖ）を１２８加入者（３）
分、時分割多重し、１２５マイクロ秒を周期として繰返
すフレーム（Ｆ7BV ）〔図９参照〕を作成し、毎秒８メ
ガビットの伝送速度を有する下りハイウェイ（７BV）を
経由して８Ｍ２Ｍ分離回路（ＤＭＸ）（１２３）に伝送
する。
（１２）においては、４Ｍ８Ｍ多重回路（ＦＥＣ）（１
２１1 ）が、接続インタフェース回路（ＳＬＩＦ）（２
１）から下りハイウェイ（６B10 ）を経由して伝送され
るフレーム（Ｆ6BV0）の、各音声（Ｖ）を構成する４個
の音声ビット〔（ｖ0 ）、（ｖ2 ）、（ｖ4 ）、
（ｖ 6 ）〕と、下りハイウェイ（６B11 ）を経由して伝
送されるフレーム（Ｆ6BV1）の、各音声（Ｖ）を構成す
る４個の音声ビット〔（ｖ1 ）、（ｖ3 ）、（ｖ5 ）、
（ｖ7 ）〕とを合成し、８個の音声ビット〔（ｖ0 ）乃
至（ｖ7 ）〕から成る音声（Ｖ）を１２８加入者（３）
分、時分割多重し、１２５マイクロ秒を周期として繰返
すフレーム（Ｆ7BV ）〔図９参照〕を作成し、毎秒８メ
ガビットの伝送速度を有する下りハイウェイ（７BV）を
経由して８Ｍ２Ｍ分離回路（ＤＭＸ）（１２３）に伝送
する。
【００１２】次に図８および図10において、ハイウェイ
変換回路（ＨＷＣＮＶ）（２２）は、フレーム
（Ｆ5BV ）により音声（Ｖ）を伝送される１２８加入者
（３）分のそれぞれ１４ビットの制御ビット（ｓｄ10）
乃至（ｓｄ16）および（ｓｄ20）乃至（ｓｄ26）から構
成される制御信号（ＳＤ）を３マルチフレーム形式で時
分割多重し、１２５マイクロ秒を周期として繰返すフレ
ーム（Ｆ5BS ）を作成し、セレクタ（ＳＥＬ）（２２
２）に入力する。
変換回路（ＨＷＣＮＶ）（２２）は、フレーム
（Ｆ5BV ）により音声（Ｖ）を伝送される１２８加入者
（３）分のそれぞれ１４ビットの制御ビット（ｓｄ10）
乃至（ｓｄ16）および（ｓｄ20）乃至（ｓｄ26）から構
成される制御信号（ＳＤ）を３マルチフレーム形式で時
分割多重し、１２５マイクロ秒を周期として繰返すフレ
ーム（Ｆ5BS ）を作成し、セレクタ（ＳＥＬ）（２２
２）に入力する。
【００１３】なお３マルチフレームで伝送される各制御
信号（ＳＤ）を構成する２４ビットの内、マルチフレー
ムを識別するフレームビット（ｆ0 ）、（ｆ1 ）および
（ｆ 2 ）、並びに制御ビット（ｓｄ10）乃至（ｓｄ16）
および（ｓｄ20）乃至（ｓｄ 26）以外の７ビットは空き
ビット（ｉ）である。
信号（ＳＤ）を構成する２４ビットの内、マルチフレー
ムを識別するフレームビット（ｆ0 ）、（ｆ1 ）および
（ｆ 2 ）、並びに制御ビット（ｓｄ10）乃至（ｓｄ16）
および（ｓｄ20）乃至（ｓｄ 26）以外の７ビットは空き
ビット（ｉ）である。
【００１４】一方試験信号発生回路（ＰＧ）（２２１）
は、４個の試験ビット（ｐA ）、（ｐB ）、（ｐC ）お
よび（ｐD ）により構成される試験信号（Ｐ）を、３マ
ルチフレーム形式で伝送されるフレーム（Ｆ5BS ）内
の、所定の４個の空きビット（ｉ）に同期して発生し、
セレクタ（ＳＥＬ）（２２２）に入力する。
は、４個の試験ビット（ｐA ）、（ｐB ）、（ｐC ）お
よび（ｐD ）により構成される試験信号（Ｐ）を、３マ
ルチフレーム形式で伝送されるフレーム（Ｆ5BS ）内
の、所定の４個の空きビット（ｉ）に同期して発生し、
セレクタ（ＳＥＬ）（２２２）に入力する。
【００１５】なお試験信号（Ｐ）は、フレーム
（Ｆ5BS ）の４８マルチフレームに同期して、（０）H
乃至（Ｆ）H 〔但し添字Ｈは１６進表示を示す〕を繰返
し歩進する。セレクタ（ＳＥＬ）（２２２）は、試験信
号挿入回路（ＰＩＮ）（２２３）が発生する挿入信号に
より、試験信号発生回路（ＰＧ）（２２１）が発生する
試験信号（Ｐ）を、フレーム（Ｆ5FS ）内の前述の空き
ビット（ｉ）に挿入し〔図10参照〕、毎秒８メガビット
の伝送速度を有する下りハイウェイ（５BS）を経由して
接続インタフェース回路（ＳＬＩＦ）（２１）に伝送す
る。
（Ｆ5BS ）の４８マルチフレームに同期して、（０）H
乃至（Ｆ）H 〔但し添字Ｈは１６進表示を示す〕を繰返
し歩進する。セレクタ（ＳＥＬ）（２２２）は、試験信
号挿入回路（ＰＩＮ）（２２３）が発生する挿入信号に
より、試験信号発生回路（ＰＧ）（２２１）が発生する
試験信号（Ｐ）を、フレーム（Ｆ5FS ）内の前述の空き
ビット（ｉ）に挿入し〔図10参照〕、毎秒８メガビット
の伝送速度を有する下りハイウェイ（５BS）を経由して
接続インタフェース回路（ＳＬＩＦ）（２１）に伝送す
る。
【００１６】接続インタフェース回路（ＳＬＩＦ）（２
１）においては、８Ｍ４Ｍ分離回路（ＥＦＣ）（２１１
0 ）が、ハイウェイ変換回路（ＨＷＣＮＶ）（２２）か
ら下りハイウェイ（５BS）を経由して伝送されるフレー
ム（Ｆ5BS ）の各制御信号（ＳＤ）を構成する８ビット
〔図10参照〕を、それぞれ奇数番目の４ビットと偶数番
目の４ビットとに区分し、それぞれ１２５マイクロ秒を
周期として繰返すフレーム（Ｆ6BS0）〔奇数番目の４ビ
ットにより構成〕および（Ｆ6BS1）〔偶数番目の４ビッ
トにより構成〕〔図10参照〕に分離し、それぞれ毎秒４
キロビットの伝送速度を有する下りハイウェイ
（６B00 ）および（６B01 ）を経由して加入者インタフ
ェース回路（ＳＬＣＩＦ）（１２）に伝送する。
１）においては、８Ｍ４Ｍ分離回路（ＥＦＣ）（２１１
0 ）が、ハイウェイ変換回路（ＨＷＣＮＶ）（２２）か
ら下りハイウェイ（５BS）を経由して伝送されるフレー
ム（Ｆ5BS ）の各制御信号（ＳＤ）を構成する８ビット
〔図10参照〕を、それぞれ奇数番目の４ビットと偶数番
目の４ビットとに区分し、それぞれ１２５マイクロ秒を
周期として繰返すフレーム（Ｆ6BS0）〔奇数番目の４ビ
ットにより構成〕および（Ｆ6BS1）〔偶数番目の４ビッ
トにより構成〕〔図10参照〕に分離し、それぞれ毎秒４
キロビットの伝送速度を有する下りハイウェイ
（６B00 ）および（６B01 ）を経由して加入者インタフ
ェース回路（ＳＬＣＩＦ）（１２）に伝送する。
【００１７】加入者インタフェース回路（ＳＬＣＩＦ）
（１２）においては、４Ｍ８Ｍ多重回路（ＦＥＣ）（１
２１0 ）が、接続インタフェース回路（ＳＬＩＦ）（２
１）から下りハイウェイ（６B00 ）を経由して伝送され
るフレーム（Ｆ6BS0）の、各制御信号（ＳＤ）を構成す
る４ビットと、下りハイウェイ（６B01 ）を経由して伝
送されるフレーム（Ｆ6BS1）の、各制御信号（ＳＤ）を
構成する４ビットとを合成し、８ビットから成る制御信
号（ＳＤ）を１２８加入者（３）分、時分割多重し、１
２５マイクロ秒を周期として繰返すフレーム（Ｆ7BS ）
〔図10参照〕を作成し、毎秒８メガビットの伝送速度を
有する下りハイウェイ（７BS）を経由して８Ｍ２Ｍ分離
回路（ＤＭＸ）（１２３）に伝送すると共に、折返し伝
送路（８）を経由してセレクタ（ＳＥＬ）（１２５）に
も伝送する。
（１２）においては、４Ｍ８Ｍ多重回路（ＦＥＣ）（１
２１0 ）が、接続インタフェース回路（ＳＬＩＦ）（２
１）から下りハイウェイ（６B00 ）を経由して伝送され
るフレーム（Ｆ6BS0）の、各制御信号（ＳＤ）を構成す
る４ビットと、下りハイウェイ（６B01 ）を経由して伝
送されるフレーム（Ｆ6BS1）の、各制御信号（ＳＤ）を
構成する４ビットとを合成し、８ビットから成る制御信
号（ＳＤ）を１２８加入者（３）分、時分割多重し、１
２５マイクロ秒を周期として繰返すフレーム（Ｆ7BS ）
〔図10参照〕を作成し、毎秒８メガビットの伝送速度を
有する下りハイウェイ（７BS）を経由して８Ｍ２Ｍ分離
回路（ＤＭＸ）（１２３）に伝送すると共に、折返し伝
送路（８）を経由してセレクタ（ＳＥＬ）（１２５）に
も伝送する。
【００１８】８Ｍ２Ｍ分離回路（ＤＭＸ）（１２３）
は、下りハイウェイ（７BV）を経由して伝送されるフレ
ーム（Ｆ7BV ）に含まれる１２８加入者（３）分の音声
（Ｖ）と、下りハイウェイ（７BS）を経由して伝送され
るフレーム（Ｆ7BS ）に含まれる１２８加入者（３）分
の制御信号（ＳＤ）とを、それぞれ１６加入者（３）分
の音声（Ｖ）および制御信号（ＳＤ）に８区分し、各１
６加入者（３）分の音声（Ｖ）および制御信号（ＳＤ）
を時分割多重し、１２５マイクロ秒を周期として繰返す
フレーム（Ｆ4B）〔図９参照〕を８組作成し、それぞれ
毎秒２メガビットの伝送速度を有する下りハイウェイ
（４B ）を経由して各１６回路の加入者回路（ＳＬＩ
Ｃ）（１１）に伝送する。
は、下りハイウェイ（７BV）を経由して伝送されるフレ
ーム（Ｆ7BV ）に含まれる１２８加入者（３）分の音声
（Ｖ）と、下りハイウェイ（７BS）を経由して伝送され
るフレーム（Ｆ7BS ）に含まれる１２８加入者（３）分
の制御信号（ＳＤ）とを、それぞれ１６加入者（３）分
の音声（Ｖ）および制御信号（ＳＤ）に８区分し、各１
６加入者（３）分の音声（Ｖ）および制御信号（ＳＤ）
を時分割多重し、１２５マイクロ秒を周期として繰返す
フレーム（Ｆ4B）〔図９参照〕を８組作成し、それぞれ
毎秒２メガビットの伝送速度を有する下りハイウェイ
（４B ）を経由して各１６回路の加入者回路（ＳＬＩ
Ｃ）（１１）に伝送する。
【００１９】次に図８および図11において、加入者イン
タフェース回路（ＳＬＣＩＦ）（１２）においては、２
Ｍ８Ｍ多重回路（ＭＰＸ）（１２４）が、８組のそれぞ
れ１６加入者（３）分の加入者回路（ＳＬＩＣ）（１
１）から８本の上りハイウェイ（４F ）を経由して伝送
される８組のフレーム（Ｆ4F）〔図11参照〕から、音声
（Ｖ）と走査信号（ＳＣＮ）とを分離した後、１２８加
入者（３）分の音声（Ｖ）を時分割多重し、１２５マイ
クロ秒を周期として繰返すフレーム（Ｆ7FV ）〔図11参
照〕を作成し、毎秒８メガビットの伝送速度を有する上
りハイウェイ（７ FV）を経由して８Ｍ４Ｍ分離回路（Ｅ
ＦＣ）（１２２1 ）に伝送する。
タフェース回路（ＳＬＣＩＦ）（１２）においては、２
Ｍ８Ｍ多重回路（ＭＰＸ）（１２４）が、８組のそれぞ
れ１６加入者（３）分の加入者回路（ＳＬＩＣ）（１
１）から８本の上りハイウェイ（４F ）を経由して伝送
される８組のフレーム（Ｆ4F）〔図11参照〕から、音声
（Ｖ）と走査信号（ＳＣＮ）とを分離した後、１２８加
入者（３）分の音声（Ｖ）を時分割多重し、１２５マイ
クロ秒を周期として繰返すフレーム（Ｆ7FV ）〔図11参
照〕を作成し、毎秒８メガビットの伝送速度を有する上
りハイウェイ（７ FV）を経由して８Ｍ４Ｍ分離回路（Ｅ
ＦＣ）（１２２1 ）に伝送する。
【００２０】８Ｍ４Ｍ分離回路（ＥＦＣ）（１２２1 ）
は、前述の８Ｍ４Ｍ分離回路（ＥＦＣ）（２１１1 ）と
同様に、２Ｍ８Ｍ多重回路（ＭＰＸ）（１２４）から上
りハイウェイ（７FV）を経由して伝送されるフレーム
（Ｆ7FV ）の、各音声（Ｖ）〔音声ビット（ｖ0 ）乃至
（ｖ7 ）〕を、それぞれ奇数番目の４ビットと偶数番目
の４ビットとに区分し、それぞれ１２５マイクロ秒を周
期として繰返すフレーム（Ｆ6FV0）〔奇数番目の４ビッ
トにより構成〕および（Ｆ6FV1）〔偶数番目の４ビット
により構成〕〔図11参照〕に分離し、それぞれ毎秒４キ
ロビットの伝送速度を有する上りハイウェイ（６F10 ）
および（６F11 ）を経由して接続インタフェース回路
（ＳＬＩＦ）（２１）に伝送する。
は、前述の８Ｍ４Ｍ分離回路（ＥＦＣ）（２１１1 ）と
同様に、２Ｍ８Ｍ多重回路（ＭＰＸ）（１２４）から上
りハイウェイ（７FV）を経由して伝送されるフレーム
（Ｆ7FV ）の、各音声（Ｖ）〔音声ビット（ｖ0 ）乃至
（ｖ7 ）〕を、それぞれ奇数番目の４ビットと偶数番目
の４ビットとに区分し、それぞれ１２５マイクロ秒を周
期として繰返すフレーム（Ｆ6FV0）〔奇数番目の４ビッ
トにより構成〕および（Ｆ6FV1）〔偶数番目の４ビット
により構成〕〔図11参照〕に分離し、それぞれ毎秒４キ
ロビットの伝送速度を有する上りハイウェイ（６F10 ）
および（６F11 ）を経由して接続インタフェース回路
（ＳＬＩＦ）（２１）に伝送する。
【００２１】接続インタフェース回路（ＳＬＩＦ）（２
１）においては、４Ｍ８Ｍ多重回路（ＦＥＣ）（２１２
1 ）が、前述の４Ｍ８Ｍ多重回路（ＦＥＣ）（１２
１1 ）と同様に、加入者インタフェース回路（ＳＬＣＩ
Ｆ）（１２）から上りハイウェイ（６F10 ）を経由して
伝送されるフレーム（Ｆ6FV0）の、各音声（Ｖ）を構成
する４ビット〔（ｖ0 ）、（ｖ2 ）、（ｖ4 ）、
（ｖ6 ）〕と、上りハイウェイ（６F11 ）を経由して伝
送されるフレーム（Ｆ6FV1）の、各音声（Ｖ）を構成す
る４ビット〔（ｖ1 ）、（ｖ3 ）、（ｖ5 ）、
（ｖ7 ）〕とを合成し、８ビット〔（ｖ0 ）乃至
（ｖ7 ）〕から成る音声（Ｖ）を１２８加入者（３）
分、時分割多重し、１２５マイクロ秒を周期として繰返
すフレーム（Ｆ5FV ）〔図11参照〕を作成し、毎秒８メ
ガビットの伝送速度を有する上りハイウェイ（５FV）を
経由してハイウェイ変換回路（ＨＷＣＮＶ）（２２）に
伝送する。
１）においては、４Ｍ８Ｍ多重回路（ＦＥＣ）（２１２
1 ）が、前述の４Ｍ８Ｍ多重回路（ＦＥＣ）（１２
１1 ）と同様に、加入者インタフェース回路（ＳＬＣＩ
Ｆ）（１２）から上りハイウェイ（６F10 ）を経由して
伝送されるフレーム（Ｆ6FV0）の、各音声（Ｖ）を構成
する４ビット〔（ｖ0 ）、（ｖ2 ）、（ｖ4 ）、
（ｖ6 ）〕と、上りハイウェイ（６F11 ）を経由して伝
送されるフレーム（Ｆ6FV1）の、各音声（Ｖ）を構成す
る４ビット〔（ｖ1 ）、（ｖ3 ）、（ｖ5 ）、
（ｖ7 ）〕とを合成し、８ビット〔（ｖ0 ）乃至
（ｖ7 ）〕から成る音声（Ｖ）を１２８加入者（３）
分、時分割多重し、１２５マイクロ秒を周期として繰返
すフレーム（Ｆ5FV ）〔図11参照〕を作成し、毎秒８メ
ガビットの伝送速度を有する上りハイウェイ（５FV）を
経由してハイウェイ変換回路（ＨＷＣＮＶ）（２２）に
伝送する。
【００２２】次に図８、図11および図12において、加入
者インタフェース回路（ＳＬＣＩＦ）（１２）において
は、２Ｍ８Ｍ多重回路（ＭＰＸ）（１２４）が、８組の
フレーム（Ｆ4F）〔図11参照〕から分離した走査信号
（ＳＣＮ）を１２８加入者（３）分、時分割多重し、１
２５マイクロ秒を周期として繰返すフレーム（Ｆ7FS ）
を作成し〔図12参照〕、毎秒８メガビットの伝送速度を
有する上りハイウェイ（７FS）を経由してセレクタ（Ｓ
ＥＬ）（１２５）に伝送する。
者インタフェース回路（ＳＬＣＩＦ）（１２）において
は、２Ｍ８Ｍ多重回路（ＭＰＸ）（１２４）が、８組の
フレーム（Ｆ4F）〔図11参照〕から分離した走査信号
（ＳＣＮ）を１２８加入者（３）分、時分割多重し、１
２５マイクロ秒を周期として繰返すフレーム（Ｆ7FS ）
を作成し〔図12参照〕、毎秒８メガビットの伝送速度を
有する上りハイウェイ（７FS）を経由してセレクタ（Ｓ
ＥＬ）（１２５）に伝送する。
【００２３】なお各走査信号（ＳＣＮ）は８ビットから
構成されているが、その内３ビットのみがそれぞれ走査
ビット（ＬＳＣＮ）、（ＴＳＣＮ）および（１６ＫＳＣ
Ｎ）に割当てられ、残る５ビットは空きビット（ｉ）で
ある。
構成されているが、その内３ビットのみがそれぞれ走査
ビット（ＬＳＣＮ）、（ＴＳＣＮ）および（１６ＫＳＣ
Ｎ）に割当てられ、残る５ビットは空きビット（ｉ）で
ある。
【００２４】セレクタ（ＳＥＬ）（１２５）および試験
信号挿入回路（ＰＩＮ）（１２６）は、下りハイウェイ
（７BS）および折返し伝送路（８）を経由して伝送され
るフレーム（Ｆ7BS ）に、３マルチフレーム毎に含まれ
る試験信号（Ｐ）〔試験ビット（ｐA ）乃至（ｐD ）〕
を抽出し、２Ｍ８Ｍ多重回路（ＭＰＸ）（１２４）から
上りハイウェイ（７FS）を経由して伝送されるフレーム
（Ｆ7FS ）の内、該当する３マルチフレーム毎の走査信
号（ＳＣＮ）に含まれる５個の空きビット（ｉ）の内、
４個の空きビット（ｉ）に挿入してフレーム（Ｆ7FSa）
〔図12参照〕を作成し、毎秒８メガビットの伝送速度を
有する上りハイウェイ（７FSa ）を経由して８Ｍ４Ｍ分
離回路（ＥＦＣ）（１２２0 ）に伝送する。
信号挿入回路（ＰＩＮ）（１２６）は、下りハイウェイ
（７BS）および折返し伝送路（８）を経由して伝送され
るフレーム（Ｆ7BS ）に、３マルチフレーム毎に含まれ
る試験信号（Ｐ）〔試験ビット（ｐA ）乃至（ｐD ）〕
を抽出し、２Ｍ８Ｍ多重回路（ＭＰＸ）（１２４）から
上りハイウェイ（７FS）を経由して伝送されるフレーム
（Ｆ7FS ）の内、該当する３マルチフレーム毎の走査信
号（ＳＣＮ）に含まれる５個の空きビット（ｉ）の内、
４個の空きビット（ｉ）に挿入してフレーム（Ｆ7FSa）
〔図12参照〕を作成し、毎秒８メガビットの伝送速度を
有する上りハイウェイ（７FSa ）を経由して８Ｍ４Ｍ分
離回路（ＥＦＣ）（１２２0 ）に伝送する。
【００２５】８Ｍ４Ｍ分離回路（ＥＦＣ）（１２２0 ）
は、前述の８Ｍ４Ｍ分離回路（ＥＦＣ）（２１１0 ）と
同様に、セレクタ（ＳＥＬ）（１２５）から上りハイウ
ェイ（７FSa ）を経由して伝送されるフレーム
（Ｆ7FSa）の、各走査信号（ＳＣＮ）を構成する８ビッ
ト〔図12参照〕を、それぞれ奇数番目の４ビットと偶数
番目の４ビットとに区分し、それぞれ１２５マイクロ秒
を周期として繰返すフレーム（Ｆ6FS0）〔奇数番目の４
ビットにより構成〕および（Ｆ6FS1）〔偶数番目の４ビ
ットにより構成〕〔図12参照〕に分離し、それぞれ毎秒
４キロビットの伝送速度を有する上りハイウェイ（６
F00 ）および（６F01 ）を経由して接続インタフェース
回路（ＳＬＩＦ）（２１）に伝送する。
は、前述の８Ｍ４Ｍ分離回路（ＥＦＣ）（２１１0 ）と
同様に、セレクタ（ＳＥＬ）（１２５）から上りハイウ
ェイ（７FSa ）を経由して伝送されるフレーム
（Ｆ7FSa）の、各走査信号（ＳＣＮ）を構成する８ビッ
ト〔図12参照〕を、それぞれ奇数番目の４ビットと偶数
番目の４ビットとに区分し、それぞれ１２５マイクロ秒
を周期として繰返すフレーム（Ｆ6FS0）〔奇数番目の４
ビットにより構成〕および（Ｆ6FS1）〔偶数番目の４ビ
ットにより構成〕〔図12参照〕に分離し、それぞれ毎秒
４キロビットの伝送速度を有する上りハイウェイ（６
F00 ）および（６F01 ）を経由して接続インタフェース
回路（ＳＬＩＦ）（２１）に伝送する。
【００２６】接続インタフェース回路（ＳＬＩＦ）（２
１）においては、４Ｍ８Ｍ多重回路（ＦＥＣ）（２１２
0 ）が、前述の４Ｍ８Ｍ多重回路（ＦＥＣ）（１２
１0 ）と同様に、加入者インタフェース回路（ＳＬＣＩ
Ｆ）（１２）から上りハイウェイ（６F00 ）を経由して
伝送されるフレーム（Ｆ6FS0）の、各走査信号（ＳＣ
Ｎ）を構成する４ビットと、上りハイウェイ（６F01 ）
を経由して伝送されるフレーム（Ｆ6FS1）の、各走査信
号（ＳＣＮ）を構成する４ビットとを合成し、８ビット
から成る走査信号（ＳＣＮ）を１２８加入者（３）分、
時分割多重し、１２５マイクロ秒を周期として繰返すフ
レーム（Ｆ5FS ）〔図12参照〕を作成し、毎秒８メガビ
ットの伝送速度を有する上りハイウェイ（５FS）を経由
してハイウェイ変換回路（ＨＷＣＮＶ）（２２）に伝送
する。
１）においては、４Ｍ８Ｍ多重回路（ＦＥＣ）（２１２
0 ）が、前述の４Ｍ８Ｍ多重回路（ＦＥＣ）（１２
１0 ）と同様に、加入者インタフェース回路（ＳＬＣＩ
Ｆ）（１２）から上りハイウェイ（６F00 ）を経由して
伝送されるフレーム（Ｆ6FS0）の、各走査信号（ＳＣ
Ｎ）を構成する４ビットと、上りハイウェイ（６F01 ）
を経由して伝送されるフレーム（Ｆ6FS1）の、各走査信
号（ＳＣＮ）を構成する４ビットとを合成し、８ビット
から成る走査信号（ＳＣＮ）を１２８加入者（３）分、
時分割多重し、１２５マイクロ秒を周期として繰返すフ
レーム（Ｆ5FS ）〔図12参照〕を作成し、毎秒８メガビ
ットの伝送速度を有する上りハイウェイ（５FS）を経由
してハイウェイ変換回路（ＨＷＣＮＶ）（２２）に伝送
する。
【００２７】ハイウェイ変換回路（ＨＷＣＮＶ）（２
２）においては、試験信号検査回路（ＰＤ）（２２４）
が、接続インタフェース回路（ＳＬＩＦ）（２１）から
上りハイウェイ（５FS）を経由して伝送されるフレーム
（Ｆ5FS ）に、３マルチフレーム毎に挿入されている試
験信号（Ｐ）〔試験ビット（ｐA ）乃至（ｐD ）〕を抽
出し、試験信号発生回路（ＰＧ）（２２１）が発生する
試験信号（Ｐ）と比較し、両試験信号（Ｐ）が一致すれ
ば接続インタフェース回路（ＳＬＩＦ）（２１）と加入
者インタフェース回路（ＳＬＣＩＦ）（１２）とを接続
するハイウェイ（６）が正常であると判定し、また両試
験信号（Ｐ）が一致しなければ、ハイウェイ（６）に異
常が発生していると判定する。
２）においては、試験信号検査回路（ＰＤ）（２２４）
が、接続インタフェース回路（ＳＬＩＦ）（２１）から
上りハイウェイ（５FS）を経由して伝送されるフレーム
（Ｆ5FS ）に、３マルチフレーム毎に挿入されている試
験信号（Ｐ）〔試験ビット（ｐA ）乃至（ｐD ）〕を抽
出し、試験信号発生回路（ＰＧ）（２２１）が発生する
試験信号（Ｐ）と比較し、両試験信号（Ｐ）が一致すれ
ば接続インタフェース回路（ＳＬＩＦ）（２１）と加入
者インタフェース回路（ＳＬＣＩＦ）（１２）とを接続
するハイウェイ（６）が正常であると判定し、また両試
験信号（Ｐ）が一致しなければ、ハイウェイ（６）に異
常が発生していると判定する。
【００２８】
【発明が解決しようとする課題】以上の説明から明らか
な如く、従来ある障害検出方式においては、ハイウェイ
変換回路（ＨＷＣＮＶ）（２２）において試験信号
（Ｐ）を制御信号（ＳＤ）に挿入し、下りハイウェイ
（５BS）、（６B00 ）および（６B01 ）を経由して加入
者インタフェース回路（ＳＬＣＩＦ）（１２）に伝送
し、加入者インタフェース回路（ＳＬＣＩＦ）（１２）
内で試験信号（Ｐ）を抽出して走査信号（ＳＣＮ）に挿
入し、上りハイウェイ（７FSa ）、（６F00 ）および
（６F01 ）、並びに（５FS）を経由してハイウェイ変換
回路（ＨＷＣＮＶ）（２２）に返送し、送受両試験信号
（Ｐ）を比較してハイウェイ（６）の正常性を検証して
いた。
な如く、従来ある障害検出方式においては、ハイウェイ
変換回路（ＨＷＣＮＶ）（２２）において試験信号
（Ｐ）を制御信号（ＳＤ）に挿入し、下りハイウェイ
（５BS）、（６B00 ）および（６B01 ）を経由して加入
者インタフェース回路（ＳＬＣＩＦ）（１２）に伝送
し、加入者インタフェース回路（ＳＬＣＩＦ）（１２）
内で試験信号（Ｐ）を抽出して走査信号（ＳＣＮ）に挿
入し、上りハイウェイ（７FSa ）、（６F00 ）および
（６F01 ）、並びに（５FS）を経由してハイウェイ変換
回路（ＨＷＣＮＶ）（２２）に返送し、送受両試験信号
（Ｐ）を比較してハイウェイ（６）の正常性を検証して
いた。
【００２９】然し、試験信号（Ｐ）が挿入された制御信
号（ＳＤ）は下りハイウェイ（６B0 0 ）および
（６B01 ）を経由して伝送されるが、下りハイウェイ
（６B10 ）および（６B11 ）を経由しては伝送されず、
また試験信号（Ｐ）が挿入された走査信号（ＳＣＮ）は
上りハイウェイ（６F00 ）および（６F01 ）を経由して
伝送されるが、上りハイウェイ（６F10 ）および（６
F11 ）を経由しては伝送されぬ為、下りハイウェイ（６
B10 ）および（６B11 ）と、上りハイウェイ（６F10 ）
および（６F11 ）との正常性は検証されていなかった。
号（ＳＤ）は下りハイウェイ（６B0 0 ）および
（６B01 ）を経由して伝送されるが、下りハイウェイ
（６B10 ）および（６B11 ）を経由しては伝送されず、
また試験信号（Ｐ）が挿入された走査信号（ＳＣＮ）は
上りハイウェイ（６F00 ）および（６F01 ）を経由して
伝送されるが、上りハイウェイ（６F10 ）および（６
F11 ）を経由しては伝送されぬ為、下りハイウェイ（６
B10 ）および（６B11 ）と、上りハイウェイ（６F10 ）
および（６F11 ）との正常性は検証されていなかった。
【００３０】下りハイウェイ（６B10 ）および
（６B11 ）、並びに上りハイウェイ（６F10）および
（６F11 ）の正常性を検証する為には、下りハイウェイ
（６B10 ）および（６B11 ）を経由して伝送されるフレ
ーム（Ｆ6BV0）および（Ｆ6BV1）、並びに上りハイウェ
イ（６F10 ）および（６F11 ）を経由して伝送されるフ
レーム（Ｆ6FV0）および（Ｆ6FV1）に試験信号（Ｐ）を
挿入する必要があるが、フレーム（Ｆ6BV0）、
（Ｆ6BV1）、（Ｆ6FV0）および（Ｆ6FV1）を構成する音
声（Ｖ）には空きビット（ｉ）が含まれぬ為、試験信号
（Ｐ）を挿入することが不可能であり、下りハイウェイ
（６B10 ）および（６B11 ）と、上りハイウェイ（６
F10 ）および（６F11 ）との正常性は検証出来ぬ問題が
あった。
（６B11 ）、並びに上りハイウェイ（６F10）および
（６F11 ）の正常性を検証する為には、下りハイウェイ
（６B10 ）および（６B11 ）を経由して伝送されるフレ
ーム（Ｆ6BV0）および（Ｆ6BV1）、並びに上りハイウェ
イ（６F10 ）および（６F11 ）を経由して伝送されるフ
レーム（Ｆ6FV0）および（Ｆ6FV1）に試験信号（Ｐ）を
挿入する必要があるが、フレーム（Ｆ6BV0）、
（Ｆ6BV1）、（Ｆ6FV0）および（Ｆ6FV1）を構成する音
声（Ｖ）には空きビット（ｉ）が含まれぬ為、試験信号
（Ｐ）を挿入することが不可能であり、下りハイウェイ
（６B10 ）および（６B11 ）と、上りハイウェイ（６
F10 ）および（６F11 ）との正常性は検証出来ぬ問題が
あった。
【００３１】本発明は、ディジタル通信システムを構成
する総てのディジタル伝送路を、洩れ無く検証可能とす
ることを目的とする。
する総てのディジタル伝送路を、洩れ無く検証可能とす
ることを目的とする。
【００３２】
【課題を解決するための手段】図１は本発明の原理を示
す図である。図１において、１００は複数のディジタル
伝送路、ｄ1 乃至ｄn は各ディジタル伝送路（１００）
を経由して伝送されるディジタル信号、ｔは予め定めら
れたディジタル信号（ｄn ）のみに挿入された試験信号
である。
す図である。図１において、１００は複数のディジタル
伝送路、ｄ1 乃至ｄn は各ディジタル伝送路（１００）
を経由して伝送されるディジタル信号、ｔは予め定めら
れたディジタル信号（ｄn ）のみに挿入された試験信号
である。
【００３３】２００は、本発明によりディジタル通信シ
ステムに設けられた入替手段である。３００は、本発明
によりディジタル通信システムに設けられた再入替手段
である。
ステムに設けられた入替手段である。３００は、本発明
によりディジタル通信システムに設けられた再入替手段
である。
【００３４】
【作用】入替手段（２００）は、各ディジタル信号（ｄ
1 乃至ｄn ）を各ディジタル伝送路（１００）に送出す
るに先立ち、予め定められたディジタル信号（ｄn ）に
挿入済の試験信号（ｔ）をディジタル伝送路（１００）
の数の時間領域に時分割し、他の総てのディジタル信号
（ｄ1 乃至ｄm ）の対応する時間領域部分と順次入替
え、総てのディジタル伝送路（１００）を経由して時分
割された試験信号（ｔ′）を含むディジタル信号
（ｄ1 ′乃至ｄn ′）を伝送する。
1 乃至ｄn ）を各ディジタル伝送路（１００）に送出す
るに先立ち、予め定められたディジタル信号（ｄn ）に
挿入済の試験信号（ｔ）をディジタル伝送路（１００）
の数の時間領域に時分割し、他の総てのディジタル信号
（ｄ1 乃至ｄm ）の対応する時間領域部分と順次入替
え、総てのディジタル伝送路（１００）を経由して時分
割された試験信号（ｔ′）を含むディジタル信号
（ｄ1 ′乃至ｄn ′）を伝送する。
【００３５】再入替手段（３００）は、各ディジタル伝
送路（１００）から到着する各ディジタル信号（ｄ1 ′
乃至ｄn ′）を受信後、入替手段（２００）により入替
えられた時分割された試験信号（ｔ′）と各ディジタル
信号（ｄ1 乃至ｄm ）の対応する時間領域部分との再入
替えを行い、各ディジタル信号（ｄ1 乃至ｄn ）および
試験信号（ｔ）を、入替手段（２００）により入替える
前の状態に復元する。
送路（１００）から到着する各ディジタル信号（ｄ1 ′
乃至ｄn ′）を受信後、入替手段（２００）により入替
えられた時分割された試験信号（ｔ′）と各ディジタル
信号（ｄ1 乃至ｄm ）の対応する時間領域部分との再入
替えを行い、各ディジタル信号（ｄ1 乃至ｄn ）および
試験信号（ｔ）を、入替手段（２００）により入替える
前の状態に復元する。
【００３６】なお入替手段（２００）は、各ディジタル
信号（ｄ1 乃至ｄn ）を複数の一定の時間領域に時分割
した後、同時に時分割された試験信号（ｔ′）が入替後
の各ディジタル信号（ｄ1 ′乃至ｄn ′）に挿入される
如く均等に入替を実行し、また再入替手段（３００）
は、各ディジタル伝送路（１００）から到着する入替手
段（２００）により均等に入替えられた各ディジタル信
号（ｄ1 ′乃至ｄn ′）を受信後、入替手段（２００）
により均等に入替えられた各ディジタル信号（ｄ 1 乃至
ｄn ）の各時間領域部分を、入替手段（２００）により
入替える前の状態に復元する如く均等に再入替えを実行
することが考慮される。
信号（ｄ1 乃至ｄn ）を複数の一定の時間領域に時分割
した後、同時に時分割された試験信号（ｔ′）が入替後
の各ディジタル信号（ｄ1 ′乃至ｄn ′）に挿入される
如く均等に入替を実行し、また再入替手段（３００）
は、各ディジタル伝送路（１００）から到着する入替手
段（２００）により均等に入替えられた各ディジタル信
号（ｄ1 ′乃至ｄn ′）を受信後、入替手段（２００）
により均等に入替えられた各ディジタル信号（ｄ 1 乃至
ｄn ）の各時間領域部分を、入替手段（２００）により
入替える前の状態に復元する如く均等に再入替えを実行
することが考慮される。
【００３７】また入替手段（２００）は、ディジタル信
号（ｄ1 乃至ｄn ）が複数のディジタル符号化された音
声を多重した音声フレームと、試験信号（ｔ）を挿入さ
れた各音声に対応する監視制御用の信号を多重した信号
フレームとの二種類であり、且つディジタル伝送路（１
００）が２本である場合に、音声フレームおよび信号フ
レームを時分割して均等に入替えを実行することによ
り、時分割された試験信号（ｔ′）を両方のディジタル
伝送路（１００）を経由して伝送し、更に再入替手段
（３００）は、入替手段（２００）が入替えた音声フレ
ームおよび信号フレームを、元の音声フレームおよび元
の信号フレームに復元する如く再入替えを実行すること
が考慮される。
号（ｄ1 乃至ｄn ）が複数のディジタル符号化された音
声を多重した音声フレームと、試験信号（ｔ）を挿入さ
れた各音声に対応する監視制御用の信号を多重した信号
フレームとの二種類であり、且つディジタル伝送路（１
００）が２本である場合に、音声フレームおよび信号フ
レームを時分割して均等に入替えを実行することによ
り、時分割された試験信号（ｔ′）を両方のディジタル
伝送路（１００）を経由して伝送し、更に再入替手段
（３００）は、入替手段（２００）が入替えた音声フレ
ームおよび信号フレームを、元の音声フレームおよび元
の信号フレームに復元する如く再入替えを実行すること
が考慮される。
【００３８】従って、前記ディジタル通信システムにお
いて、試験信号が総てのディジタル伝送路を経由して伝
送される為、総てのディジタル伝送路の正常性が洩れ無
く検証可能となり、当該ディジタル通信システムの信頼
性が大幅に向上する。
いて、試験信号が総てのディジタル伝送路を経由して伝
送される為、総てのディジタル伝送路の正常性が洩れ無
く検証可能となり、当該ディジタル通信システムの信頼
性が大幅に向上する。
【００３９】
【実施例】以下、本発明の一実施例を図面により説明す
る。図２は本発明の一実施例による障害検出方式を示す
図であり、図３は図２における下りハイウェイ上のフレ
ーム（その一）を例示する図であり、図４は図２におけ
る下りハイウェイ上のフレーム（その二）を例示する図
であり、図５は図２における上りハイウェイ上のフレー
ム（その一）を例示する図であり、図６は図２における
上りハイウェイ上のフレーム（その二）を例示する図で
ある。なお、全図を通じて同一符号は同一対象物を示
す。また対象とするディジタル通信システムは、図７に
示されるディジタル交換機の加入者収容部とする。
る。図２は本発明の一実施例による障害検出方式を示す
図であり、図３は図２における下りハイウェイ上のフレ
ーム（その一）を例示する図であり、図４は図２におけ
る下りハイウェイ上のフレーム（その二）を例示する図
であり、図５は図２における上りハイウェイ上のフレー
ム（その一）を例示する図であり、図６は図２における
上りハイウェイ上のフレーム（その二）を例示する図で
ある。なお、全図を通じて同一符号は同一対象物を示
す。また対象とするディジタル通信システムは、図７に
示されるディジタル交換機の加入者収容部とする。
【００４０】なお図２においては、従来と変わらぬ、加
入者線インタフェース装置（ＳＬＩＥ）（１）内の加入
者回路（ＳＬＩＣ）（１１）と、加入者線接続装置（Ｓ
ＬＣＵ）（２）内のハイウェイ変換回路（ＨＷＣＮＶ）
（２２）とが省略されており、加入者線インタフェース
装置（ＳＬＩＥ）（１）内の加入者インタフェース回路
（ＳＬＣＩＦ）（１２）と、加入者線接続装置（ＳＬＣ
Ｕ）（２）内の接続インタフェース回路（ＳＬＩＦ）
（２１）とのみが示されている。
入者線インタフェース装置（ＳＬＩＥ）（１）内の加入
者回路（ＳＬＩＣ）（１１）と、加入者線接続装置（Ｓ
ＬＣＵ）（２）内のハイウェイ変換回路（ＨＷＣＮＶ）
（２２）とが省略されており、加入者線インタフェース
装置（ＳＬＩＥ）（１）内の加入者インタフェース回路
（ＳＬＣＩＦ）（１２）と、加入者線接続装置（ＳＬＣ
Ｕ）（２）内の接続インタフェース回路（ＳＬＩＦ）
（２１）とのみが示されている。
【００４１】また図２においては、図１におけるディジ
タル伝送路（１００）として４本の下りハイウェイ（６
B00 ）乃至（６B11 ）と、４本の上りハイウェイ（６
F00 ）乃至（６F11 ）とが示され、また図１における入
替手段（２００）として、切替回路（ＭＸ）（２１３）
と、８Ｍ４Ｍ分離回路（ＥＦＣ）（２１１0 ）および
（２１１1 ）とが接続インタフェース回路（ＳＬＩＦ）
（２１）内に、また切替回路（ＭＸ）（１２８）と、８
Ｍ４Ｍ分離回路（ＥＦＣ）（１２２0 ）および（１２２
1 ）とが加入者インタフェース回路（ＳＬＣＩＦ）（１
２）内に設けられ、また図１における再入替手段（３０
０）として、４Ｍ８Ｍ多重回路（ＦＥＣ）（１２１0 ）
および（１２１1 ）と、復元回路（ＤＸ）（１２７）と
が加入者インタフェース回路（ＳＬＣＩＦ）（１２）内
に、また４Ｍ８Ｍ多重回路（ＦＥＣ）（２１２0 ）およ
び（２１２1 ）と、復元回路（ＤＸ）（２１４）とが接
続インタフェース回路（ＳＬＩＦ）（２１）内に設けら
れている。
タル伝送路（１００）として４本の下りハイウェイ（６
B00 ）乃至（６B11 ）と、４本の上りハイウェイ（６
F00 ）乃至（６F11 ）とが示され、また図１における入
替手段（２００）として、切替回路（ＭＸ）（２１３）
と、８Ｍ４Ｍ分離回路（ＥＦＣ）（２１１0 ）および
（２１１1 ）とが接続インタフェース回路（ＳＬＩＦ）
（２１）内に、また切替回路（ＭＸ）（１２８）と、８
Ｍ４Ｍ分離回路（ＥＦＣ）（１２２0 ）および（１２２
1 ）とが加入者インタフェース回路（ＳＬＣＩＦ）（１
２）内に設けられ、また図１における再入替手段（３０
０）として、４Ｍ８Ｍ多重回路（ＦＥＣ）（１２１0 ）
および（１２１1 ）と、復元回路（ＤＸ）（１２７）と
が加入者インタフェース回路（ＳＬＣＩＦ）（１２）内
に、また４Ｍ８Ｍ多重回路（ＦＥＣ）（２１２0 ）およ
び（２１２1 ）と、復元回路（ＤＸ）（２１４）とが接
続インタフェース回路（ＳＬＩＦ）（２１）内に設けら
れている。
【００４２】図２乃至図６において、図示されぬハイウ
ェイ変換回路（ＨＷＣＮＶ）（２２）から接続インタフ
ェース回路（ＳＬＩＦ）（２１）には、１２８加入者
（３）分のＰＣＭ符号化された音声（Ｖ）を時分割多重
し、１２５マイクロ秒を周期として繰返すフレーム（Ｆ
5BV ）〔図３参照〕が、毎秒８メガビットの伝送速度を
有する下りハイウェイ（５BV）を経由して伝送され、ま
た前述の１２８加入者（３）分の、試験信号（Ｐ）を挿
入した制御信号（ＳＤ）を３マルチフレーム形式で時分
割多重し、１２５マイクロ秒を周期として繰返すフレー
ム（Ｆ5BS ）〔図３参照〕が、毎秒８メガビットの伝送
速度を有する下りハイウェイ（５BS）を経由して伝送さ
れる。
ェイ変換回路（ＨＷＣＮＶ）（２２）から接続インタフ
ェース回路（ＳＬＩＦ）（２１）には、１２８加入者
（３）分のＰＣＭ符号化された音声（Ｖ）を時分割多重
し、１２５マイクロ秒を周期として繰返すフレーム（Ｆ
5BV ）〔図３参照〕が、毎秒８メガビットの伝送速度を
有する下りハイウェイ（５BV）を経由して伝送され、ま
た前述の１２８加入者（３）分の、試験信号（Ｐ）を挿
入した制御信号（ＳＤ）を３マルチフレーム形式で時分
割多重し、１２５マイクロ秒を周期として繰返すフレー
ム（Ｆ5BS ）〔図３参照〕が、毎秒８メガビットの伝送
速度を有する下りハイウェイ（５BS）を経由して伝送さ
れる。
【００４３】接続インタフェース回路（ＳＬＩＦ）（２
１）においては、ハイウェイ変換回路（ＨＷＣＮＶ）
（２２）から下りハイウェイ（５BV）を経由して伝送さ
れるフレーム（Ｆ5BV ）と、下りハイウェイ（５BS）を
経由して伝送されるフレーム（Ｆ5BS ）とは、切替回路
（ＭＸ）（２１３）により受信される。
１）においては、ハイウェイ変換回路（ＨＷＣＮＶ）
（２２）から下りハイウェイ（５BV）を経由して伝送さ
れるフレーム（Ｆ5BV ）と、下りハイウェイ（５BS）を
経由して伝送されるフレーム（Ｆ5BS ）とは、切替回路
（ＭＸ）（２１３）により受信される。
【００４４】切替回路（ＭＸ）（２１３）は、二組のセ
レクタ（ＳＥＬ）（２１３１）および（２１３２）から
構成されており、各セレクタ（ＳＥＬ）（２１３１）お
よび（２１３２）は、毎秒４メガヘルツで論理“０”と
論理“１”とを繰返す切替信号（Ｓ）に同期して入力端
子（Ａ）および（Ｂ）への入力信号を交互に選択し〔切
替信号（Ｓ）が論理“０”に設定される場合には入力端
子（Ａ）への入力信号を選択し、切替信号（Ｓ）が論理
“１”に設定される場合には入力端子（Ｂ）への入力信
号を選択する〕、出力端子（Ｏ）から出力する。
レクタ（ＳＥＬ）（２１３１）および（２１３２）から
構成されており、各セレクタ（ＳＥＬ）（２１３１）お
よび（２１３２）は、毎秒４メガヘルツで論理“０”と
論理“１”とを繰返す切替信号（Ｓ）に同期して入力端
子（Ａ）および（Ｂ）への入力信号を交互に選択し〔切
替信号（Ｓ）が論理“０”に設定される場合には入力端
子（Ａ）への入力信号を選択し、切替信号（Ｓ）が論理
“１”に設定される場合には入力端子（Ｂ）への入力信
号を選択する〕、出力端子（Ｏ）から出力する。
【００４５】従って、切替信号（Ｓ）が論理“０”に設
定されている期間〔即ち毎秒４メガビットの伝送速度に
おける１ビット期間に相当し、且つ毎秒８メガビットの
伝送速度における２ビット期間に相当する〕において
は、下りハイウェイ（５BV）から伝送されるフレーム
（Ｆ5BV ）の２ビット〔例えば音声ビット（ｖ0 ）およ
び（ｖ1 ）〕はセレクタ（ＳＥＬ）（２１３１）により
選択されて下りハイウェイ（８B1）に出力されると共
に、下りハイウェイ（５BS）から伝送されるフレーム
（Ｆ5BS ）の２ビット〔例えばフレームビット（ｆ0 ）
および空きビット（ｉ）〕はセレクタ（ＳＥＬ）（２１
３２）により選択されて下りハイウェイ（８B0）に出力
され、また切替信号（Ｓ）が論理“１”に設定されてい
る次の期間では、下りハイウェイ（５BV）から伝送され
るフレーム（Ｆ5BV ）の２ビット〔例えば音声ビット
（ｖ2 ）および（ｖ3 ）〕はセレクタ（ＳＥＬ）（２１
３２）により選択されて下りハイウェイ（８B0）に出力
されると共に、下りハイウェイ（５BS）から伝送される
フレーム（Ｆ5BS ）の２ビット〔例えば２個の空きビッ
ト（ｉ）〕はセレクタ（ＳＥＬ）（２１３１）により選
択されて下りハイウェイ（８B1）に出力される。
定されている期間〔即ち毎秒４メガビットの伝送速度に
おける１ビット期間に相当し、且つ毎秒８メガビットの
伝送速度における２ビット期間に相当する〕において
は、下りハイウェイ（５BV）から伝送されるフレーム
（Ｆ5BV ）の２ビット〔例えば音声ビット（ｖ0 ）およ
び（ｖ1 ）〕はセレクタ（ＳＥＬ）（２１３１）により
選択されて下りハイウェイ（８B1）に出力されると共
に、下りハイウェイ（５BS）から伝送されるフレーム
（Ｆ5BS ）の２ビット〔例えばフレームビット（ｆ0 ）
および空きビット（ｉ）〕はセレクタ（ＳＥＬ）（２１
３２）により選択されて下りハイウェイ（８B0）に出力
され、また切替信号（Ｓ）が論理“１”に設定されてい
る次の期間では、下りハイウェイ（５BV）から伝送され
るフレーム（Ｆ5BV ）の２ビット〔例えば音声ビット
（ｖ2 ）および（ｖ3 ）〕はセレクタ（ＳＥＬ）（２１
３２）により選択されて下りハイウェイ（８B0）に出力
されると共に、下りハイウェイ（５BS）から伝送される
フレーム（Ｆ5BS ）の２ビット〔例えば２個の空きビッ
ト（ｉ）〕はセレクタ（ＳＥＬ）（２１３１）により選
択されて下りハイウェイ（８B1）に出力される。
【００４６】その結果、切替回路（ＭＸ）（２１３）
は、１２８加入者（３）分の音声（Ｖ）および制御信号
（ＳＤ）〔但し３マルチフレーム形式〕内の各４ビット
を入替えて構成される音声信号混合（Ｖ／ＳＤ）を時分
割多重し、１２５マイクロ秒を周期として繰返されるフ
レーム（Ｆ8B1 ）〔図３参照〕を作成し、下りハイウェ
イ（８B1）を経由して８Ｍ４Ｍ分離回路（ＥＦＣ）（２
１１1 ）に伝送し、また前述の１２８加入者（３）分の
制御信号（ＳＤ）〔但し３マルチフレーム形式〕および
音声（Ｖ）内の各４ビットを入替えて構成される音声信
号混合（ＳＤ／Ｖ）を時分割多重し、１２５マイクロ秒
を周期として繰返されるフレーム（Ｆ8B0）〔図３参
照〕を作成し、下りハイウェイ（８B0）を経由して８Ｍ
４Ｍ分離回路（ＥＦＣ）（２１１0 ）に伝送する。
は、１２８加入者（３）分の音声（Ｖ）および制御信号
（ＳＤ）〔但し３マルチフレーム形式〕内の各４ビット
を入替えて構成される音声信号混合（Ｖ／ＳＤ）を時分
割多重し、１２５マイクロ秒を周期として繰返されるフ
レーム（Ｆ8B1 ）〔図３参照〕を作成し、下りハイウェ
イ（８B1）を経由して８Ｍ４Ｍ分離回路（ＥＦＣ）（２
１１1 ）に伝送し、また前述の１２８加入者（３）分の
制御信号（ＳＤ）〔但し３マルチフレーム形式〕および
音声（Ｖ）内の各４ビットを入替えて構成される音声信
号混合（ＳＤ／Ｖ）を時分割多重し、１２５マイクロ秒
を周期として繰返されるフレーム（Ｆ8B0）〔図３参
照〕を作成し、下りハイウェイ（８B0）を経由して８Ｍ
４Ｍ分離回路（ＥＦＣ）（２１１0 ）に伝送する。
【００４７】８Ｍ４Ｍ分離回路（ＥＦＣ）（２１１1 ）
は、切替回路（ＭＸ）（２１３）から下りハイウェイ
（８B1）を経由して伝送されるフレーム（Ｆ8B1 ）を、
伝送速度が毎秒４メガビットに制限されるハイウェイ
（６）を経由して伝送する為、各音声信号混合（Ｖ／Ｓ
Ｄ）〔例えば音声ビット（ｖ0 ）、（ｖ1 ）、空きビッ
ト（ｉ）、（ｉ）、音声ビット（ｖ4 ）、（ｖ5 ）、試
験ビット（ｐC ）、（ｐD）〕を、それぞれ奇数番目の
４ビット〔（ｖ0 ）、（ｉ）、（ｖ4 ）、（ｐC ）〕
と、偶数番目の４ビット〔（ｖ1 ）、（ｉ）、
（ｖ5 ）、（ｐD ）〕とに区分し、それぞれ１２５マイ
クロ秒を周期として繰返すフレーム（Ｆ6B10）〔奇数番
目の４ビットにより構成〕および（Ｆ6B11）〔偶数番目
の４ビットにより構成〕〔図４参照〕に分離し、それぞ
れ毎秒４キロビットの伝送速度を有する下りハイウェイ
（６B10 ）および（６B11 ）を経由して加入者インタフ
ェース回路（ＳＬＣＩＦ）（１２）に伝送する。
は、切替回路（ＭＸ）（２１３）から下りハイウェイ
（８B1）を経由して伝送されるフレーム（Ｆ8B1 ）を、
伝送速度が毎秒４メガビットに制限されるハイウェイ
（６）を経由して伝送する為、各音声信号混合（Ｖ／Ｓ
Ｄ）〔例えば音声ビット（ｖ0 ）、（ｖ1 ）、空きビッ
ト（ｉ）、（ｉ）、音声ビット（ｖ4 ）、（ｖ5 ）、試
験ビット（ｐC ）、（ｐD）〕を、それぞれ奇数番目の
４ビット〔（ｖ0 ）、（ｉ）、（ｖ4 ）、（ｐC ）〕
と、偶数番目の４ビット〔（ｖ1 ）、（ｉ）、
（ｖ5 ）、（ｐD ）〕とに区分し、それぞれ１２５マイ
クロ秒を周期として繰返すフレーム（Ｆ6B10）〔奇数番
目の４ビットにより構成〕および（Ｆ6B11）〔偶数番目
の４ビットにより構成〕〔図４参照〕に分離し、それぞ
れ毎秒４キロビットの伝送速度を有する下りハイウェイ
（６B10 ）および（６B11 ）を経由して加入者インタフ
ェース回路（ＳＬＣＩＦ）（１２）に伝送する。
【００４８】また８Ｍ４Ｍ分離回路（ＥＦＣ）（２１１
0 ）も、切替回路（ＭＸ）（２１３）から下りハイウェ
イ（８B0）を経由して伝送されるフレーム（Ｆ8B0 ）
の、各音声信号混合（ＳＤ／Ｖ）〔例えばフレームビッ
ト（ｆ0 ）、空きビット（ｉ）、音声ビット（ｖ2 ）、
（ｖ3 ）、試験ビット（ｐA ）、（ｐB ）、音声ビット
（ｖ6 ）、（ｖ7 ）〕を、それぞれ奇数番目の４ビット
〔（ｆ0 ）、（ｖ2 ）、（ｐA ）、（ｖ6 ）〕と、偶数
番目の４ビット〔（ｉ）、（ｖ3 ）、（ｐB ）、
（ｖ7 ）〕とに区分し、それぞれ１２５マイクロ秒を周
期として繰返すフレーム（Ｆ6B00）〔奇数番目の４ビッ
トにより構成〕および（Ｆ6B01）〔偶数番目の４ビット
により構成〕〔図４参照〕に分離し、それぞれ毎秒４キ
ロビットの伝送速度を有する下りハイウェイ（６B00 ）
および（６B01 ）を経由して加入者インタフェース回路
（ＳＬＣＩＦ）（１２）に伝送する。
0 ）も、切替回路（ＭＸ）（２１３）から下りハイウェ
イ（８B0）を経由して伝送されるフレーム（Ｆ8B0 ）
の、各音声信号混合（ＳＤ／Ｖ）〔例えばフレームビッ
ト（ｆ0 ）、空きビット（ｉ）、音声ビット（ｖ2 ）、
（ｖ3 ）、試験ビット（ｐA ）、（ｐB ）、音声ビット
（ｖ6 ）、（ｖ7 ）〕を、それぞれ奇数番目の４ビット
〔（ｆ0 ）、（ｖ2 ）、（ｐA ）、（ｖ6 ）〕と、偶数
番目の４ビット〔（ｉ）、（ｖ3 ）、（ｐB ）、
（ｖ7 ）〕とに区分し、それぞれ１２５マイクロ秒を周
期として繰返すフレーム（Ｆ6B00）〔奇数番目の４ビッ
トにより構成〕および（Ｆ6B01）〔偶数番目の４ビット
により構成〕〔図４参照〕に分離し、それぞれ毎秒４キ
ロビットの伝送速度を有する下りハイウェイ（６B00 ）
および（６B01 ）を経由して加入者インタフェース回路
（ＳＬＣＩＦ）（１２）に伝送する。
【００４９】その結果、下りハイウェイ（６B00 ）を経
由して伝送されるフレーム（Ｆ6B00）の各音声信号混合
（ＳＤ／Ｖ）には、試験ビット（ｐA ）が３フレーム毎
に１回含まれ、また下りハイウェイ（６B01 ）を経由し
て伝送されるフレーム（Ｆ6B 01）の各音声信号混合（Ｓ
Ｄ／Ｖ）には、試験ビット（ｐB ）が３フレーム毎に１
回含まれ、また下りハイウェイ（６B10 ）を経由して伝
送されるフレーム（Ｆ 6B10）の各音声信号混合（Ｖ／Ｓ
Ｄ）には、試験ビット（ｐC ）が３フレーム毎に１回含
まれ、更に下りハイウェイ（６B11 ）を経由して伝送さ
れるフレーム（Ｆ6B11）の各音声信号混合（Ｖ／ＳＤ）
には、試験ビット（ｐD ）が３フレーム毎に１回含まれ
ることとなる。
由して伝送されるフレーム（Ｆ6B00）の各音声信号混合
（ＳＤ／Ｖ）には、試験ビット（ｐA ）が３フレーム毎
に１回含まれ、また下りハイウェイ（６B01 ）を経由し
て伝送されるフレーム（Ｆ6B 01）の各音声信号混合（Ｓ
Ｄ／Ｖ）には、試験ビット（ｐB ）が３フレーム毎に１
回含まれ、また下りハイウェイ（６B10 ）を経由して伝
送されるフレーム（Ｆ 6B10）の各音声信号混合（Ｖ／Ｓ
Ｄ）には、試験ビット（ｐC ）が３フレーム毎に１回含
まれ、更に下りハイウェイ（６B11 ）を経由して伝送さ
れるフレーム（Ｆ6B11）の各音声信号混合（Ｖ／ＳＤ）
には、試験ビット（ｐD ）が３フレーム毎に１回含まれ
ることとなる。
【００５０】加入者インタフェース回路（ＳＬＣＩＦ）
（１２）においては、４Ｍ８Ｍ多重回路（ＦＥＣ）（１
２１1 ）が、接続インタフェース回路（ＳＬＩＦ）（２
１）から下りハイウェイ（６B10 ）を経由して伝送され
るフレーム（Ｆ6B10）の、各音声信号混合（Ｖ／ＳＤ）
を構成する４ビット〔（ｖ0 ）、（ｉ）、（ｖ4 ）、
（ｐC ）〕と、下りハイウェイ（６B11 ）を経由して伝
送されるフレーム（Ｆ6B 11）の、各音声信号混合（Ｖ／
ＳＤ）を構成する４ビット〔（ｖ1 ）、（ｉ）、
（ｖ5 ）、（ｐD ）〕とを合成し、８ビット
〔（ｖ0 ）、（ｖ1 ）、（ｉ）、（ｉ）、（ｖ4 ）、
（ｖ5 ）、（ｐC ）、（ｐD ）〕から成る音声信号混合
（Ｖ／ＳＤ）を１２８加入者（３）分、時分割多重し、
フレーム（Ｆ8B1 ）と同一構成を有するフレーム（Ｆ
9B1 ）〔図３参照〕を作成し、毎秒８メガビットの伝送
速度を有する下りハイウェイ（９B1）を経由して切替回
路（ＭＸ）（１２７）に伝送する。
（１２）においては、４Ｍ８Ｍ多重回路（ＦＥＣ）（１
２１1 ）が、接続インタフェース回路（ＳＬＩＦ）（２
１）から下りハイウェイ（６B10 ）を経由して伝送され
るフレーム（Ｆ6B10）の、各音声信号混合（Ｖ／ＳＤ）
を構成する４ビット〔（ｖ0 ）、（ｉ）、（ｖ4 ）、
（ｐC ）〕と、下りハイウェイ（６B11 ）を経由して伝
送されるフレーム（Ｆ6B 11）の、各音声信号混合（Ｖ／
ＳＤ）を構成する４ビット〔（ｖ1 ）、（ｉ）、
（ｖ5 ）、（ｐD ）〕とを合成し、８ビット
〔（ｖ0 ）、（ｖ1 ）、（ｉ）、（ｉ）、（ｖ4 ）、
（ｖ5 ）、（ｐC ）、（ｐD ）〕から成る音声信号混合
（Ｖ／ＳＤ）を１２８加入者（３）分、時分割多重し、
フレーム（Ｆ8B1 ）と同一構成を有するフレーム（Ｆ
9B1 ）〔図３参照〕を作成し、毎秒８メガビットの伝送
速度を有する下りハイウェイ（９B1）を経由して切替回
路（ＭＸ）（１２７）に伝送する。
【００５１】また４Ｍ８Ｍ多重回路（ＦＥＣ）（１２１
0 ）も、接続インタフェース回路（ＳＬＩＦ）（２１）
から下りハイウェイ（６B00 ）を経由して伝送されるフ
レーム（Ｆ6B00）の、各音声信号混合（ＳＤ／Ｖ）
〔（ｆ0 ）、（ｖ2 ）、（ｐA ）、（ｖ6 ）〕と、下り
ハイウェイ（６B01 ）を経由して伝送されるフレーム
（Ｆ 6B01）の、各音声信号混合（ＳＤ／Ｖ）〔（ｉ）、
（ｖ3 ）、（ｐB ）、（ｖ7）〕とを合成し、８ビット
〔（ｆ0 ）、（ｉ）、（ｖ2 ）、（ｖ3 ）、（ｐA ）、
（ｐB ）、（ｖ6 ）、（ｖ7 ）〕から成る音声信号混合
（ＳＤ／Ｖ）を１２８加入者（３）分、時分割多重し、
フレーム（Ｆ8B0 ）ど同一構成を有するフレーム（Ｆ
9B0 ）〔図３参照〕を作成し、毎秒８メガビットの伝送
速度を有する下りハイウェイ（９B0）を経由して切替回
路（ＭＸ）（１２７）に伝送する。
0 ）も、接続インタフェース回路（ＳＬＩＦ）（２１）
から下りハイウェイ（６B00 ）を経由して伝送されるフ
レーム（Ｆ6B00）の、各音声信号混合（ＳＤ／Ｖ）
〔（ｆ0 ）、（ｖ2 ）、（ｐA ）、（ｖ6 ）〕と、下り
ハイウェイ（６B01 ）を経由して伝送されるフレーム
（Ｆ 6B01）の、各音声信号混合（ＳＤ／Ｖ）〔（ｉ）、
（ｖ3 ）、（ｐB ）、（ｖ7）〕とを合成し、８ビット
〔（ｆ0 ）、（ｉ）、（ｖ2 ）、（ｖ3 ）、（ｐA ）、
（ｐB ）、（ｖ6 ）、（ｖ7 ）〕から成る音声信号混合
（ＳＤ／Ｖ）を１２８加入者（３）分、時分割多重し、
フレーム（Ｆ8B0 ）ど同一構成を有するフレーム（Ｆ
9B0 ）〔図３参照〕を作成し、毎秒８メガビットの伝送
速度を有する下りハイウェイ（９B0）を経由して切替回
路（ＭＸ）（１２７）に伝送する。
【００５２】切替回路（ＭＸ）（１２７）は、切替回路
（ＭＸ）（２１３）と同様に、二組のセレクタ（ＳＥ
Ｌ）（１２７１）および（１２７２）から構成されてお
り、各セレクタ（ＳＥＬ）（１２７１）および（１２７
２）は、毎秒４メガヘルツで論理“０”と論理“１”と
を繰返す切替信号（Ｓ）に同期して入力端子（Ａ）およ
び（Ｂ）への入力信号を交互に選択し〔切替信号（Ｓ）
が論理“０”に設定される場合には入力端子（Ａ）への
入力信号を選択し、切替信号（Ｓ）が論理“１”に設定
される場合には入力端子（Ｂ）への入力信号を選択す
る〕、出力端子（Ｏ）から出力する。
（ＭＸ）（２１３）と同様に、二組のセレクタ（ＳＥ
Ｌ）（１２７１）および（１２７２）から構成されてお
り、各セレクタ（ＳＥＬ）（１２７１）および（１２７
２）は、毎秒４メガヘルツで論理“０”と論理“１”と
を繰返す切替信号（Ｓ）に同期して入力端子（Ａ）およ
び（Ｂ）への入力信号を交互に選択し〔切替信号（Ｓ）
が論理“０”に設定される場合には入力端子（Ａ）への
入力信号を選択し、切替信号（Ｓ）が論理“１”に設定
される場合には入力端子（Ｂ）への入力信号を選択す
る〕、出力端子（Ｏ）から出力する。
【００５３】従って、切替信号（Ｓ）が論理“０”に設
定されている期間〔即ち毎秒４メガビットの伝送速度に
おける１ビット期間に相当し、且つ毎秒８メガビットの
伝送速度における２ビット期間に相当する〕では、下り
ハイウェイ（９B1）から伝送されるフレーム（Ｆ9B1 ）
の２ビット〔例えば音声ビット（ｖ0 ）および
（ｖ1）〕はセレクタ（ＳＥＬ）（１２７１）により選
択されて下りハイウェイ（７BV）に出力されると共に、
下りハイウェイ（９B0）から伝送されるフレーム（Ｆ9B
0 ）の２ビット〔例えばフレームビット（ｆ0 ）および
空きビット（ｉ）〕はセレクタ（ＳＥＬ）（１２７２）
により選択されて下りハイウェイ（７BS）に出力され、
切替信号（Ｓ）が論理“１”に設定されている次の期間
では、下りハイウェイ（９B1）から伝送されるフレーム
（Ｆ9B1 ）の２ビット〔例えば２個の空きビット
（ｉ）〕はセレクタ（ＳＥＬ）（１２７２）により選択
されて下りハイウェイ（７BS）に出力されると共に、下
りハイウェイ（９B0）から伝送されるフレーム
（Ｆ9B0 ）の２ビット〔例えば音声ビット（ｖ2 ）、
（ｖ3 ）〕はセレクタ（ＳＥＬ）（１２７１）により選
択されて下りハイウェイ（７BV）に出力される。
定されている期間〔即ち毎秒４メガビットの伝送速度に
おける１ビット期間に相当し、且つ毎秒８メガビットの
伝送速度における２ビット期間に相当する〕では、下り
ハイウェイ（９B1）から伝送されるフレーム（Ｆ9B1 ）
の２ビット〔例えば音声ビット（ｖ0 ）および
（ｖ1）〕はセレクタ（ＳＥＬ）（１２７１）により選
択されて下りハイウェイ（７BV）に出力されると共に、
下りハイウェイ（９B0）から伝送されるフレーム（Ｆ9B
0 ）の２ビット〔例えばフレームビット（ｆ0 ）および
空きビット（ｉ）〕はセレクタ（ＳＥＬ）（１２７２）
により選択されて下りハイウェイ（７BS）に出力され、
切替信号（Ｓ）が論理“１”に設定されている次の期間
では、下りハイウェイ（９B1）から伝送されるフレーム
（Ｆ9B1 ）の２ビット〔例えば２個の空きビット
（ｉ）〕はセレクタ（ＳＥＬ）（１２７２）により選択
されて下りハイウェイ（７BS）に出力されると共に、下
りハイウェイ（９B0）から伝送されるフレーム
（Ｆ9B0 ）の２ビット〔例えば音声ビット（ｖ2 ）、
（ｖ3 ）〕はセレクタ（ＳＥＬ）（１２７１）により選
択されて下りハイウェイ（７BV）に出力される。
【００５４】その結果、切替回路（ＭＸ）（１２７）
は、１２８加入者（３）分の音声（Ｖ）〔音声ビット
（ｖ0 ）乃至（ｖ7 ）により構成〕を時分割多重し、１
２５マイクロ秒を周期として繰返される、フレーム（Ｆ
5BV ）と同一構成を有するフレーム（Ｆ7BV ）〔図３参
照〕を作成し、下りハイウェイ（７BV）を経由して８Ｍ
２Ｍ分離回路（ＤＭＸ）（１２３）に伝送し、また前述
の１２８加入者（３）分の制御信号（ＳＤ）を３マルチ
フレーム形式で時分割多重し、１２５マイクロ秒を周期
として繰返される、フレーム（Ｆ5BS ）と同一構成を有
するフレーム（Ｆ7B S ）〔図３参照〕を作成し、下りハ
イウェイ（７BS）を経由して８Ｍ２Ｍ分離回路（ＤＭ
Ｘ）（１２３）に伝送すると共に、折返し伝送路（８）
を経由してセレクタ（ＳＥＬ）（１２５）にも伝送す
る。
は、１２８加入者（３）分の音声（Ｖ）〔音声ビット
（ｖ0 ）乃至（ｖ7 ）により構成〕を時分割多重し、１
２５マイクロ秒を周期として繰返される、フレーム（Ｆ
5BV ）と同一構成を有するフレーム（Ｆ7BV ）〔図３参
照〕を作成し、下りハイウェイ（７BV）を経由して８Ｍ
２Ｍ分離回路（ＤＭＸ）（１２３）に伝送し、また前述
の１２８加入者（３）分の制御信号（ＳＤ）を３マルチ
フレーム形式で時分割多重し、１２５マイクロ秒を周期
として繰返される、フレーム（Ｆ5BS ）と同一構成を有
するフレーム（Ｆ7B S ）〔図３参照〕を作成し、下りハ
イウェイ（７BS）を経由して８Ｍ２Ｍ分離回路（ＤＭ
Ｘ）（１２３）に伝送すると共に、折返し伝送路（８）
を経由してセレクタ（ＳＥＬ）（１２５）にも伝送す
る。
【００５５】８Ｍ２Ｍ分離回路（ＤＭＸ）（１２３）
は、図８および図９におけると同様に、下りハイウェイ
（７BV）を経由して伝送されるフレーム（Ｆ7BV ）に含
まれる１２８加入者（３）分の音声（Ｖ）と、下りハイ
ウェイ（７BS）を経由して伝送されるフレーム
（Ｆ7BS ）に含まれる１２８加入者（３）分の制御信号
（ＳＤ）とを、それぞれ１６加入者（３）分の音声
（Ｖ）および制御信号（ＳＤ）に８区分し、各１６加入
者（３）分の音声（Ｖ）および制御信号（ＳＤ）を時分
割多重し、１２５マイクロ秒を周期として繰返すフレー
ム（Ｆ4B）〔図９参照〕を８組作成し、それぞれ毎秒２
メガビットの伝送速度を有する下りハイウェイ（４B ）
を経由して各１６回路の加入者回路（ＳＬＩＣ）（１
１）に伝送する。
は、図８および図９におけると同様に、下りハイウェイ
（７BV）を経由して伝送されるフレーム（Ｆ7BV ）に含
まれる１２８加入者（３）分の音声（Ｖ）と、下りハイ
ウェイ（７BS）を経由して伝送されるフレーム
（Ｆ7BS ）に含まれる１２８加入者（３）分の制御信号
（ＳＤ）とを、それぞれ１６加入者（３）分の音声
（Ｖ）および制御信号（ＳＤ）に８区分し、各１６加入
者（３）分の音声（Ｖ）および制御信号（ＳＤ）を時分
割多重し、１２５マイクロ秒を周期として繰返すフレー
ム（Ｆ4B）〔図９参照〕を８組作成し、それぞれ毎秒２
メガビットの伝送速度を有する下りハイウェイ（４B ）
を経由して各１６回路の加入者回路（ＳＬＩＣ）（１
１）に伝送する。
【００５６】次に、加入者インタフェース回路（ＳＬＣ
ＩＦ）（１２）においては、２Ｍ８Ｍ多重回路（ＭＰ
Ｘ）（１２４）が、図８、図11および図12におけると同
様に、８組のそれぞれ１６加入者（３）分の加入者回路
（ＳＬＩＣ）（１１）から８本の上りハイウェイ
（４F ）を経由して伝送される８組のフレーム（Ｆ4F）
〔図11参照〕から、音声（Ｖ）と走査信号（ＳＣＮ）と
を分離した後、１２８加入者（３）分の音声（Ｖ）は時
分割多重し、１２５マイクロ秒を周期として繰返すフレ
ーム（Ｆ7FV ）〔図11および図５参照〕を作成し、毎秒
８メガビットの伝送速度を有する上りハイウェイ
（７FV）を経由して切替回路（ＭＸ）（１２８）に伝送
し、また１２８加入者（３）分の走査信号（ＳＣＮ）は
時分割多重し、１２５マイクロ秒を周期として繰返すフ
レーム（Ｆ7FS ）〔図12参照〕を作成し、毎秒８メガビ
ットの伝送速度を有する上りハイウェイ（７FS）を経由
してセレクタ（ＳＥＬ）（１２５）に伝送する。
ＩＦ）（１２）においては、２Ｍ８Ｍ多重回路（ＭＰ
Ｘ）（１２４）が、図８、図11および図12におけると同
様に、８組のそれぞれ１６加入者（３）分の加入者回路
（ＳＬＩＣ）（１１）から８本の上りハイウェイ
（４F ）を経由して伝送される８組のフレーム（Ｆ4F）
〔図11参照〕から、音声（Ｖ）と走査信号（ＳＣＮ）と
を分離した後、１２８加入者（３）分の音声（Ｖ）は時
分割多重し、１２５マイクロ秒を周期として繰返すフレ
ーム（Ｆ7FV ）〔図11および図５参照〕を作成し、毎秒
８メガビットの伝送速度を有する上りハイウェイ
（７FV）を経由して切替回路（ＭＸ）（１２８）に伝送
し、また１２８加入者（３）分の走査信号（ＳＣＮ）は
時分割多重し、１２５マイクロ秒を周期として繰返すフ
レーム（Ｆ7FS ）〔図12参照〕を作成し、毎秒８メガビ
ットの伝送速度を有する上りハイウェイ（７FS）を経由
してセレクタ（ＳＥＬ）（１２５）に伝送する。
【００５７】セレクタ（ＳＥＬ）（１２５）および試験
信号挿入回路（ＰＩＮ）（１２６）は、図８および図12
におけると同様に、下りハイウェイ（７BS）および折返
し伝送路（８）を経由して伝送されるフレーム
（Ｆ7BS ）に、３マルチフレーム毎に含まれる試験信号
（Ｐ）〔試験ビット（ｐA ）乃至（ｐD ）〕を抽出し、
２Ｍ８Ｍ多重回路（ＭＰＸ）（１２４）から上りハイウ
ェイ（７FS）を経由して伝送されるフレーム（Ｆ7FS ）
の内、該当する３マルチフレーム毎の走査信号（ＳＣ
Ｎ）に含まれる４個の空きビット（ｉ）に挿入してフレ
ーム（Ｆ7FSa）〔図12および図５参照〕を作成し、毎秒
８メガビットの伝送速度を有する上りハイウェイ（７
FSa ）を経由して切替回路（ＭＸ）（１２８）に伝送す
る。
信号挿入回路（ＰＩＮ）（１２６）は、図８および図12
におけると同様に、下りハイウェイ（７BS）および折返
し伝送路（８）を経由して伝送されるフレーム
（Ｆ7BS ）に、３マルチフレーム毎に含まれる試験信号
（Ｐ）〔試験ビット（ｐA ）乃至（ｐD ）〕を抽出し、
２Ｍ８Ｍ多重回路（ＭＰＸ）（１２４）から上りハイウ
ェイ（７FS）を経由して伝送されるフレーム（Ｆ7FS ）
の内、該当する３マルチフレーム毎の走査信号（ＳＣ
Ｎ）に含まれる４個の空きビット（ｉ）に挿入してフレ
ーム（Ｆ7FSa）〔図12および図５参照〕を作成し、毎秒
８メガビットの伝送速度を有する上りハイウェイ（７
FSa ）を経由して切替回路（ＭＸ）（１２８）に伝送す
る。
【００５８】切替回路（ＭＸ）（１２８）は、切替回路
（ＭＸ）（２１３）および（１２７）と同様に、二組の
セレクタ（ＳＥＬ）（１２８１）および（１２８２）か
ら構成されており、各セレクタ（ＳＥＬ）（１２８１）
および（１２８２）は、毎秒４メガヘルツで論理“０”
と論理“１”とを繰返す切替信号（Ｓ）に同期して入力
端子（Ａ）および（Ｂ）への入力信号を交互に選択し
〔切替信号（Ｓ）が論理“０”に設定される場合には入
力端子（Ａ）への入力信号を選択し、切替信号（Ｓ）が
論理“１”に設定される場合には入力端子（Ｂ）への入
力信号を選択する〕、出力端子（Ｏ）から出力する。
（ＭＸ）（２１３）および（１２７）と同様に、二組の
セレクタ（ＳＥＬ）（１２８１）および（１２８２）か
ら構成されており、各セレクタ（ＳＥＬ）（１２８１）
および（１２８２）は、毎秒４メガヘルツで論理“０”
と論理“１”とを繰返す切替信号（Ｓ）に同期して入力
端子（Ａ）および（Ｂ）への入力信号を交互に選択し
〔切替信号（Ｓ）が論理“０”に設定される場合には入
力端子（Ａ）への入力信号を選択し、切替信号（Ｓ）が
論理“１”に設定される場合には入力端子（Ｂ）への入
力信号を選択する〕、出力端子（Ｏ）から出力する。
【００５９】従って、切替信号（Ｓ）が論理“０”に設
定されている期間〔即ち毎秒４メガビットの伝送速度に
おける１ビット期間に相当し、且つ毎秒８メガビットの
伝送速度における２ビット期間に相当する〕において
は、上りハイウェイ（７FV）から伝送されるフレーム
（Ｆ7FV ）の２ビット〔例えば音声ビット（ｖ0 ）およ
び（ｖ1 ）〕はセレクタ（ＳＥＬ）（１２８１）により
選択されて上りハイウェイ（９F1）に出力されると共
に、上りハイウェイ（７FSa ）から伝送されるフレーム
（Ｆ7FSa）の２ビット〔例えば走査ビット（ＬＳＣＮ）
および（ＴＳＣＮ）〕はセレクタ（ＳＥＬ）（１２８
２）により選択されて上りハイウェイ（９F0）に出力さ
れ、また切替信号（Ｓ）が論理“１”に設定されている
次の期間においては、上りハイウェイ（７FV）から伝送
されるフレーム（Ｆ7BV ）の２ビット〔例えば音声ビッ
ト（ｖ2 ）および（ｖ3 ）〕はセレクタ（ＳＥＬ）（１
２８２）により選択されて上りハイウェイ（９F0）に出
力されると共に、上りハイウェイ（７FSa ）から伝送さ
れるフレーム（Ｆ7FSa）の２ビット〔例えば走査ビット
（１６ＫＳＣＮ）および空きビット（ｉ）〕はセレクタ
（ＳＥＬ）（１２８１）により選択されて上りハイウェ
イ（９F1）に出力される。
定されている期間〔即ち毎秒４メガビットの伝送速度に
おける１ビット期間に相当し、且つ毎秒８メガビットの
伝送速度における２ビット期間に相当する〕において
は、上りハイウェイ（７FV）から伝送されるフレーム
（Ｆ7FV ）の２ビット〔例えば音声ビット（ｖ0 ）およ
び（ｖ1 ）〕はセレクタ（ＳＥＬ）（１２８１）により
選択されて上りハイウェイ（９F1）に出力されると共
に、上りハイウェイ（７FSa ）から伝送されるフレーム
（Ｆ7FSa）の２ビット〔例えば走査ビット（ＬＳＣＮ）
および（ＴＳＣＮ）〕はセレクタ（ＳＥＬ）（１２８
２）により選択されて上りハイウェイ（９F0）に出力さ
れ、また切替信号（Ｓ）が論理“１”に設定されている
次の期間においては、上りハイウェイ（７FV）から伝送
されるフレーム（Ｆ7BV ）の２ビット〔例えば音声ビッ
ト（ｖ2 ）および（ｖ3 ）〕はセレクタ（ＳＥＬ）（１
２８２）により選択されて上りハイウェイ（９F0）に出
力されると共に、上りハイウェイ（７FSa ）から伝送さ
れるフレーム（Ｆ7FSa）の２ビット〔例えば走査ビット
（１６ＫＳＣＮ）および空きビット（ｉ）〕はセレクタ
（ＳＥＬ）（１２８１）により選択されて上りハイウェ
イ（９F1）に出力される。
【００６０】その結果、切替回路（ＭＸ）（１２８）
は、１２８加入者（３）分の音声（Ｖ）および制御信号
（ＳＤ）〔但し３マルチフレーム形式〕内の各４ビット
を入替えて構成される音声信号混合（Ｖ／ＳＤ）を時分
割多重し、１２５マイクロ秒を周期として繰返されるフ
レーム（Ｆ9F1 ）〔図５参照〕を作成し、上りハイウェ
イ（９F1）を経由して８Ｍ４Ｍ分離回路（ＥＦＣ）（１
２２1 ）に伝送し、また前述の１２８加入者（３）分の
制御信号（ＳＤ）〔但し３マルチフレーム形式〕および
音声（Ｖ）内の各４ビットを入替えて構成される音声信
号混合（ＳＤ／Ｖ）を時分割多重し、１２５マイクロ秒
を周期として繰返されるフレーム（Ｆ9F0）〔図５参
照〕を作成し、上りハイウェイ（９F0）を経由して８Ｍ
４Ｍ分離回路（ＥＦＣ）（１２２0 ）に伝送する。
は、１２８加入者（３）分の音声（Ｖ）および制御信号
（ＳＤ）〔但し３マルチフレーム形式〕内の各４ビット
を入替えて構成される音声信号混合（Ｖ／ＳＤ）を時分
割多重し、１２５マイクロ秒を周期として繰返されるフ
レーム（Ｆ9F1 ）〔図５参照〕を作成し、上りハイウェ
イ（９F1）を経由して８Ｍ４Ｍ分離回路（ＥＦＣ）（１
２２1 ）に伝送し、また前述の１２８加入者（３）分の
制御信号（ＳＤ）〔但し３マルチフレーム形式〕および
音声（Ｖ）内の各４ビットを入替えて構成される音声信
号混合（ＳＤ／Ｖ）を時分割多重し、１２５マイクロ秒
を周期として繰返されるフレーム（Ｆ9F0）〔図５参
照〕を作成し、上りハイウェイ（９F0）を経由して８Ｍ
４Ｍ分離回路（ＥＦＣ）（１２２0 ）に伝送する。
【００６１】８Ｍ４Ｍ分離回路（ＥＦＣ）（１２２1 ）
は、切替回路（ＭＸ）（１２８）から上りハイウェイ
（９F1）を経由して伝送されるフレーム（Ｆ9F1 ）の、
各音声信号混合（Ｖ／ＳＣＮ）〔例えば音声ビット（ｖ
0 ）、（ｖ1 ）、走査ビット（１６ＫＳＣＮ）、空きビ
ット（ｉ）、音声ビット（ｖ4 ）、（ｖ5 ）、試験ビッ
ト（ｐC ）、（ｐD ）〕を、それぞれ奇数番目の４ビッ
ト〔（ｖ0 ）、（１６ＫＳＣＮ）、（ｖ4 ）、
（ｐC ）〕と、偶数番目の４ビット〔（ｖ1 ）、
（ｉ）、（ｖ5 ）、（ｐD ）〕とに区分し、それぞれ１
２５マイクロ秒を周期として繰返すフレーム（Ｆ6F10）
〔奇数番目の４ビットにより構成〕および（Ｆ6F11）
〔偶数番目の４ビットにより構成〕〔図６参照〕に分離
し、それぞれ毎秒４キロビットの伝送速度を有する上り
ハイウェイ（６F10 ）および（６F11 ）を経由して接続
インタフェース回路（ＳＬＩＦ）（２１）に伝送する。
は、切替回路（ＭＸ）（１２８）から上りハイウェイ
（９F1）を経由して伝送されるフレーム（Ｆ9F1 ）の、
各音声信号混合（Ｖ／ＳＣＮ）〔例えば音声ビット（ｖ
0 ）、（ｖ1 ）、走査ビット（１６ＫＳＣＮ）、空きビ
ット（ｉ）、音声ビット（ｖ4 ）、（ｖ5 ）、試験ビッ
ト（ｐC ）、（ｐD ）〕を、それぞれ奇数番目の４ビッ
ト〔（ｖ0 ）、（１６ＫＳＣＮ）、（ｖ4 ）、
（ｐC ）〕と、偶数番目の４ビット〔（ｖ1 ）、
（ｉ）、（ｖ5 ）、（ｐD ）〕とに区分し、それぞれ１
２５マイクロ秒を周期として繰返すフレーム（Ｆ6F10）
〔奇数番目の４ビットにより構成〕および（Ｆ6F11）
〔偶数番目の４ビットにより構成〕〔図６参照〕に分離
し、それぞれ毎秒４キロビットの伝送速度を有する上り
ハイウェイ（６F10 ）および（６F11 ）を経由して接続
インタフェース回路（ＳＬＩＦ）（２１）に伝送する。
【００６２】また８Ｍ４Ｍ分離回路（ＥＦＣ）（１２２
0 ）も、切替回路（ＭＸ）（１２８）から上りハイウェ
イ（９F0）を経由して伝送されるフレーム（Ｆ9F0 ）
の、各音声信号混合（ＳＣＮ／Ｖ）〔例えば走査ビット
（ＬＳＣＮ）、（ＴＳＣＮ）、音声ビット（ｖ2 ）、
（ｖ3 ）、試験ビット（ｐA ）、（ｐB ）、音声ビット
（ｖ6 ）、（ｖ7 ）〕を、それぞれ奇数番目の４ビット
〔（ＬＳＣＮ）、（ｖ2 ）、（ｐA ）、（ｖ6 ）〕と、
偶数番目の４ビット〔（ＴＳＣＮ）、（ｖ3 ）、
（ｐB ）、（ｖ7 ）〕とに区分し、それぞれ１２５マイ
クロ秒を周期として繰返すフレーム（Ｆ6F00）〔奇数番
目の４ビットにより構成〕および（Ｆ6F01）〔偶数番目
の４ビットにより構成〕〔図６参照〕に分離し、それぞ
れ毎秒４キロビットの伝送速度を有する上りハイウェイ
（６F00 ）および（６F01 ）を経由して接続インタフェ
ース回路（ＳＬＩＦ）（２１）に伝送する。
0 ）も、切替回路（ＭＸ）（１２８）から上りハイウェ
イ（９F0）を経由して伝送されるフレーム（Ｆ9F0 ）
の、各音声信号混合（ＳＣＮ／Ｖ）〔例えば走査ビット
（ＬＳＣＮ）、（ＴＳＣＮ）、音声ビット（ｖ2 ）、
（ｖ3 ）、試験ビット（ｐA ）、（ｐB ）、音声ビット
（ｖ6 ）、（ｖ7 ）〕を、それぞれ奇数番目の４ビット
〔（ＬＳＣＮ）、（ｖ2 ）、（ｐA ）、（ｖ6 ）〕と、
偶数番目の４ビット〔（ＴＳＣＮ）、（ｖ3 ）、
（ｐB ）、（ｖ7 ）〕とに区分し、それぞれ１２５マイ
クロ秒を周期として繰返すフレーム（Ｆ6F00）〔奇数番
目の４ビットにより構成〕および（Ｆ6F01）〔偶数番目
の４ビットにより構成〕〔図６参照〕に分離し、それぞ
れ毎秒４キロビットの伝送速度を有する上りハイウェイ
（６F00 ）および（６F01 ）を経由して接続インタフェ
ース回路（ＳＬＩＦ）（２１）に伝送する。
【００６３】その結果、上りハイウェイ（６F00 ）を経
由して伝送されるフレーム（Ｆ6F00）の各音声信号混合
（ＳＣＮ／Ｖ）には、試験ビット（ｐA ）が３フレーム
毎に１回含まれ、また上りハイウェイ（６F01 ）を経由
して伝送されるフレーム（Ｆ 6F01）の各音声信号混合
（ＳＣＮ／Ｖ）には、試験ビット（ｐB ）が３フレーム
毎に１回含まれ、また上りハイウェイ（６F10 ）を経由
して伝送されるフレーム（Ｆ6F10）の各音声信号混合
（Ｖ／ＳＣＮ）には、試験ビット（ｐC ）が３フレーム
毎に１回含まれ、更に上りハイウェイ（６F11 ）を経由
して伝送されるフレーム（Ｆ6F11）の各音声信号混合
（Ｖ／ＳＣＮ）には、試験ビット（ｐD ）が３フレーム
毎に１回含まれることとなる。
由して伝送されるフレーム（Ｆ6F00）の各音声信号混合
（ＳＣＮ／Ｖ）には、試験ビット（ｐA ）が３フレーム
毎に１回含まれ、また上りハイウェイ（６F01 ）を経由
して伝送されるフレーム（Ｆ 6F01）の各音声信号混合
（ＳＣＮ／Ｖ）には、試験ビット（ｐB ）が３フレーム
毎に１回含まれ、また上りハイウェイ（６F10 ）を経由
して伝送されるフレーム（Ｆ6F10）の各音声信号混合
（Ｖ／ＳＣＮ）には、試験ビット（ｐC ）が３フレーム
毎に１回含まれ、更に上りハイウェイ（６F11 ）を経由
して伝送されるフレーム（Ｆ6F11）の各音声信号混合
（Ｖ／ＳＣＮ）には、試験ビット（ｐD ）が３フレーム
毎に１回含まれることとなる。
【００６４】接続インタフェース回路（ＳＬＩＦ）（２
１）においては、４Ｍ８Ｍ多重回路（ＦＥＣ）（２１２
1 ）が、加入者インタフェース回路（ＳＬＣＩＦ）（１
２）から上りハイウェイ（６F10 ）を経由して伝送され
るフレーム（Ｆ6F10）の、各音声信号混合（Ｖ／ＳＣ
Ｎ）を構成する４ビット〔（ｖ0 ）、（１６ＫＳＣ
Ｎ）、（ｖ4 ）、（ｐC ）〕と、上りハイウェイ（６
F11 ）を経由して伝送されるフレーム（Ｆ6F11）の、各
音声信号混合（Ｖ／ＳＣＮ）を構成する４ビット〔（ｖ
1 ）、（ｉ）、（ｖ5 ）、（ｐD ）〕とを合成し、８ビ
ット〔（ｖ0 ）、（ｖ1）、（１６ＫＳＣＮ）、
（ｉ）、（ｖ4 ）、（ｖ5 ）、（ｐC ）、（ｐD ）〕か
ら成る音声信号混合（Ｖ／ＳＣＮ）を１２８加入者
（３）分、時分割多重し、フレーム（Ｆ9F1 ）ど同一構
成を有するフレーム（Ｆ8F1 ）〔図５参照〕を作成し、
毎秒８メガビットの伝送速度を有する上りハイウェイ
（８F1）を経由して切替回路（ＭＸ）（２１４）に伝送
する。
１）においては、４Ｍ８Ｍ多重回路（ＦＥＣ）（２１２
1 ）が、加入者インタフェース回路（ＳＬＣＩＦ）（１
２）から上りハイウェイ（６F10 ）を経由して伝送され
るフレーム（Ｆ6F10）の、各音声信号混合（Ｖ／ＳＣ
Ｎ）を構成する４ビット〔（ｖ0 ）、（１６ＫＳＣ
Ｎ）、（ｖ4 ）、（ｐC ）〕と、上りハイウェイ（６
F11 ）を経由して伝送されるフレーム（Ｆ6F11）の、各
音声信号混合（Ｖ／ＳＣＮ）を構成する４ビット〔（ｖ
1 ）、（ｉ）、（ｖ5 ）、（ｐD ）〕とを合成し、８ビ
ット〔（ｖ0 ）、（ｖ1）、（１６ＫＳＣＮ）、
（ｉ）、（ｖ4 ）、（ｖ5 ）、（ｐC ）、（ｐD ）〕か
ら成る音声信号混合（Ｖ／ＳＣＮ）を１２８加入者
（３）分、時分割多重し、フレーム（Ｆ9F1 ）ど同一構
成を有するフレーム（Ｆ8F1 ）〔図５参照〕を作成し、
毎秒８メガビットの伝送速度を有する上りハイウェイ
（８F1）を経由して切替回路（ＭＸ）（２１４）に伝送
する。
【００６５】また４Ｍ８Ｍ多重回路（ＦＥＣ）（２１２
0 ）も、加入者インタフェース回路（ＳＬＣＩＦ）（１
２）から上りハイウェイ（６F00 ）を経由して伝送され
るフレーム（Ｆ6F00）の、各音声信号混合（ＳＣＮ／
Ｖ）〔（ＬＳＣＮ）、（ｖ2 ）、（ｐA ）、（ｖ6 ）〕
と、上りハイウェイ（６F01 ）を経由して伝送されるフ
レーム（Ｆ6F01）の、各音声信号混合（ＳＣＮ／Ｖ）
〔（ＴＳＣＮ）、（ｖ3 ）、（ｐB ）、（ｖ7 ）〕とを
合成し、８ビット〔（ＬＳＣＮ）、（ＴＳＣＮ）、（ｖ
2 ）、（ｖ3 ）、（ｐA ）、（ｐB ）、（ｖ6 ）、（ｖ
7 ）〕から成る音声信号混合（ＳＣＮ／Ｖ）を１２８加
入者（３）分、時分割多重し、フレーム（Ｆ 9F0 ）ど同
一構成を有するフレーム（Ｆ8F0 ）〔図５参照〕を作成
し、毎秒８メガビットの伝送速度を有する上りハイウェ
イ（８F0）を経由して切替回路（ＭＸ）（２１４）に伝
送する。
0 ）も、加入者インタフェース回路（ＳＬＣＩＦ）（１
２）から上りハイウェイ（６F00 ）を経由して伝送され
るフレーム（Ｆ6F00）の、各音声信号混合（ＳＣＮ／
Ｖ）〔（ＬＳＣＮ）、（ｖ2 ）、（ｐA ）、（ｖ6 ）〕
と、上りハイウェイ（６F01 ）を経由して伝送されるフ
レーム（Ｆ6F01）の、各音声信号混合（ＳＣＮ／Ｖ）
〔（ＴＳＣＮ）、（ｖ3 ）、（ｐB ）、（ｖ7 ）〕とを
合成し、８ビット〔（ＬＳＣＮ）、（ＴＳＣＮ）、（ｖ
2 ）、（ｖ3 ）、（ｐA ）、（ｐB ）、（ｖ6 ）、（ｖ
7 ）〕から成る音声信号混合（ＳＣＮ／Ｖ）を１２８加
入者（３）分、時分割多重し、フレーム（Ｆ 9F0 ）ど同
一構成を有するフレーム（Ｆ8F0 ）〔図５参照〕を作成
し、毎秒８メガビットの伝送速度を有する上りハイウェ
イ（８F0）を経由して切替回路（ＭＸ）（２１４）に伝
送する。
【００６６】切替回路（ＭＸ）（２１４）は、切替回路
（ＭＸ）（２１３）、（１２７）および（１２８）と同
様に、二組のセレクタ（ＳＥＬ）（２１４１）および
（２１４２）から構成されており、各セレクタ（ＳＥ
Ｌ）（２１４１）および（２１４２）は、毎秒４メガヘ
ルツで論理“０”と論理“１”とを繰返す切替信号
（Ｓ）に同期して入力端子（Ａ）および（Ｂ）への入力
信号を交互に選択し〔切替信号（Ｓ）が論理“０”に設
定される場合には入力端子（Ａ）への入力信号を選択
し、切替信号（Ｓ）が論理“１”に設定される場合には
入力端子（Ｂ）への入力信号を選択する〕、出力端子
（Ｏ）から出力する。
（ＭＸ）（２１３）、（１２７）および（１２８）と同
様に、二組のセレクタ（ＳＥＬ）（２１４１）および
（２１４２）から構成されており、各セレクタ（ＳＥ
Ｌ）（２１４１）および（２１４２）は、毎秒４メガヘ
ルツで論理“０”と論理“１”とを繰返す切替信号
（Ｓ）に同期して入力端子（Ａ）および（Ｂ）への入力
信号を交互に選択し〔切替信号（Ｓ）が論理“０”に設
定される場合には入力端子（Ａ）への入力信号を選択
し、切替信号（Ｓ）が論理“１”に設定される場合には
入力端子（Ｂ）への入力信号を選択する〕、出力端子
（Ｏ）から出力する。
【００６７】従って、切替信号（Ｓ）が論理“０”に設
定されている期間〔即ち毎秒４メガビットの伝送速度に
おける１ビット期間に相当し、且つ毎秒８メガビットの
伝送速度における２ビット期間に相当する〕において
は、上りハイウェイ（８F1）から伝送されるフレーム
（Ｆ8F1 ）の２ビット〔例えば音声ビット（ｖ0 ）およ
び（ｖ1 ）〕はセレクタ（ＳＥＬ）（２１４１）により
選択されて上りハイウェイ（５FV）に出力されると共
に、上りハイウェイ（８F0）から伝送されるフレーム
（Ｆ8F0 ）の２ビット〔例えば走査ビット（ＬＳＣＮ）
および（ＴＳＣＮ）〕はセレクタ（ＳＥＬ）（２１４
２）により選択されて上りハイウェイ（５FS）に出力さ
れ、また切替信号（Ｓ）が論理“１”に設定されている
次の期間においては、上りハイウェイ（８F1）から伝送
されるフレーム（Ｆ8F1 ）の２ビット〔例えば走査ビッ
ト（１６ＫＳＣＮ）および空きビット（ｉ）〕はセレク
タ（ＳＥＬ）（２１４２）により選択されて上りハイウ
ェイ（５FS）に出力されると共に、上りハイウェイ（８
F0）から伝送されるフレーム（Ｆ8F0 ）の２ビット〔例
えば音声ビット（ｖ2 ）、（ｖ3 ）〕はセレクタ（ＳＥ
Ｌ）（２１４１）により選択されて上りハイウェイ（５
FV）に出力される。
定されている期間〔即ち毎秒４メガビットの伝送速度に
おける１ビット期間に相当し、且つ毎秒８メガビットの
伝送速度における２ビット期間に相当する〕において
は、上りハイウェイ（８F1）から伝送されるフレーム
（Ｆ8F1 ）の２ビット〔例えば音声ビット（ｖ0 ）およ
び（ｖ1 ）〕はセレクタ（ＳＥＬ）（２１４１）により
選択されて上りハイウェイ（５FV）に出力されると共
に、上りハイウェイ（８F0）から伝送されるフレーム
（Ｆ8F0 ）の２ビット〔例えば走査ビット（ＬＳＣＮ）
および（ＴＳＣＮ）〕はセレクタ（ＳＥＬ）（２１４
２）により選択されて上りハイウェイ（５FS）に出力さ
れ、また切替信号（Ｓ）が論理“１”に設定されている
次の期間においては、上りハイウェイ（８F1）から伝送
されるフレーム（Ｆ8F1 ）の２ビット〔例えば走査ビッ
ト（１６ＫＳＣＮ）および空きビット（ｉ）〕はセレク
タ（ＳＥＬ）（２１４２）により選択されて上りハイウ
ェイ（５FS）に出力されると共に、上りハイウェイ（８
F0）から伝送されるフレーム（Ｆ8F0 ）の２ビット〔例
えば音声ビット（ｖ2 ）、（ｖ3 ）〕はセレクタ（ＳＥ
Ｌ）（２１４１）により選択されて上りハイウェイ（５
FV）に出力される。
【００６８】その結果、切替回路（ＭＸ）（２１４）
は、１２８加入者（３）分の音声（Ｖ）〔音声ビット
（ｖ0 ）乃至（ｖ7 ）により構成〕を時分割多重し、１
２５マイクロ秒を周期として繰返される、フレーム（Ｆ
7FV ）と同一構成を有するフレーム（Ｆ5FV ）〔図５参
照〕を作成し、上りハイウェイ（５FV）を経由して図示
されぬハイウェイ変換回路（ＨＷＣＮＶ）（２２）に伝
送し、また前述の１２８加入者（３）分の制御信号（Ｓ
Ｄ）を３マルチフレーム形式で時分割多重し、１２５マ
イクロ秒を周期として繰返される、フレーム（Ｆ7FSa）
と同一構成を有するフレーム（Ｆ5FS ）〔図５参照〕を
作成し、上りハイウェイ（５FS）を経由して図示されぬ
ハイウェイ変換回路（ＨＷＣＮＶ）（２２）に伝送す
る。
は、１２８加入者（３）分の音声（Ｖ）〔音声ビット
（ｖ0 ）乃至（ｖ7 ）により構成〕を時分割多重し、１
２５マイクロ秒を周期として繰返される、フレーム（Ｆ
7FV ）と同一構成を有するフレーム（Ｆ5FV ）〔図５参
照〕を作成し、上りハイウェイ（５FV）を経由して図示
されぬハイウェイ変換回路（ＨＷＣＮＶ）（２２）に伝
送し、また前述の１２８加入者（３）分の制御信号（Ｓ
Ｄ）を３マルチフレーム形式で時分割多重し、１２５マ
イクロ秒を周期として繰返される、フレーム（Ｆ7FSa）
と同一構成を有するフレーム（Ｆ5FS ）〔図５参照〕を
作成し、上りハイウェイ（５FS）を経由して図示されぬ
ハイウェイ変換回路（ＨＷＣＮＶ）（２２）に伝送す
る。
【００６９】ハイウェイ変換回路（ＨＷＣＮＶ）（２
２）〔図７および図８参照〕においては、試験信号検査
回路（ＰＤ）（２２４）が、前述と同様に、接続インタ
フェース回路（ＳＬＩＦ）（２１）から上りハイウェイ
（５FS）を経由して伝送されるフレーム（Ｆ5FS ）に、
３マルチフレーム毎に挿入されている試験信号（Ｐ）を
抽出し、試験信号発生回路（ＰＧ）（２２１）が発生す
る試験信号（Ｐ）と比較し、両試験信号（Ｐ）が一致す
れば接続インタフェース回路（ＳＬＩＦ）（２１）と加
入者インタフェース回路（ＳＬＣＩＦ）（１２）とを接
続するハイウェイ（６）を構成する総ての下りハイウェ
イ（６B00 ）乃至（６B11 ）および上りハイウェイ（６
F00 ）乃至（６F11 ）が正常であると判定し、また両試
験信号（Ｐ）が一致しなければ、ハイウェイ（６）構成
する下りハイウェイ（６B00 ）乃至（６B11 ）および上
りハイウェイ（６F00 ）乃至（６F11 ）の何れかに異常
が発生していると判定する。
２）〔図７および図８参照〕においては、試験信号検査
回路（ＰＤ）（２２４）が、前述と同様に、接続インタ
フェース回路（ＳＬＩＦ）（２１）から上りハイウェイ
（５FS）を経由して伝送されるフレーム（Ｆ5FS ）に、
３マルチフレーム毎に挿入されている試験信号（Ｐ）を
抽出し、試験信号発生回路（ＰＧ）（２２１）が発生す
る試験信号（Ｐ）と比較し、両試験信号（Ｐ）が一致す
れば接続インタフェース回路（ＳＬＩＦ）（２１）と加
入者インタフェース回路（ＳＬＣＩＦ）（１２）とを接
続するハイウェイ（６）を構成する総ての下りハイウェ
イ（６B00 ）乃至（６B11 ）および上りハイウェイ（６
F00 ）乃至（６F11 ）が正常であると判定し、また両試
験信号（Ｐ）が一致しなければ、ハイウェイ（６）構成
する下りハイウェイ（６B00 ）乃至（６B11 ）および上
りハイウェイ（６F00 ）乃至（６F11 ）の何れかに異常
が発生していると判定する。
【００７０】以上の説明から明らかな如く、本実施例に
よれば、接続インタフェース回路（ＳＬＩＦ）（２１）
内の切替回路（ＭＸ）（２１３）が、下りハイウェイ
（５BV）および下りハイウェイ（５BS）から到着するフ
レーム（Ｆ5BV ）および（Ｆ5B S ）を２ビット単位で交
互に切替え、試験信号（Ｐ）の試験ビット（ｐA ）およ
び（ｐB ）を含むフレーム（Ｆ8B0 ）と、試験ビット
（ｐC ）および（ｐD ）を含む（Ｆ8B1 ）とに変換した
後、８Ｍ４Ｍ分離回路（ＥＦＣ）（２１１0 ）および
（２１１1 ）によりそれぞれ試験ビット（ｐA ）、（ｐ
B ）、（ｐC ）および（ｐD ）を含むフレーム
（Ｆ6B00）、（Ｆ6B01）、（Ｆ6B10）および（Ｆ6B11）
に分離した後、各下りハイウェイ（６B00 ）、
（６B01 ）、（６B10 ）および（６B11 ）を経由して加
入者インタフェース回路（ＳＬＣＩＦ）（１２）に伝送
し、また加入者インタフェース回路（ＳＬＣＩＦ）（１
２）内の切替回路（ＭＸ）（１２８）が、上りハイウェ
イ（７FV）および上りハイウェイ（７FSa ）から到着す
るフレーム（Ｆ7Fv ）および（Ｆ7FSa）を２ビット単位
で交互に切替え、試験信号（Ｐ）の試験ビット（ｐA ）
および（ｐB ）を含むフレーム（Ｆ9F0 ）と、試験ビッ
ト（ｐC ）および（ｐD ）を含む（Ｆ9F1 ）とに変換し
た後、８Ｍ４Ｍ分離回路（ＥＦＣ）（１２２0 ）および
（１２２1 ）によりそれぞれ試験ビット（ｐA ）、（ｐ
B ）、（ｐC ）および（ｐD ）を含むフレーム
（Ｆ6F00）、（Ｆ6F01）、（Ｆ6F10）および（Ｆ6F11）
に分離した後、各上りハイウェイ（６F0 0 ）、
（６F01 ）、（６F10 ）および（６F11 ）を経由して接
続インタフェース回路（ＳＬＩＦ）（２１）に伝送する
為、ハイウェイ（６）を構成する総ての下りハイウェイ
（６B00 ）、（６B01 ）、（６B10 ）および
（６B11 ）、並びに上りハイウェイ（６F00 ）、（６
F01 ）、（６F10 ）および（６F11 ）の正常性が、伝送
される試験ビット（ｐA ）乃至（ｐD ）の何れかで検証
されることとなる。
よれば、接続インタフェース回路（ＳＬＩＦ）（２１）
内の切替回路（ＭＸ）（２１３）が、下りハイウェイ
（５BV）および下りハイウェイ（５BS）から到着するフ
レーム（Ｆ5BV ）および（Ｆ5B S ）を２ビット単位で交
互に切替え、試験信号（Ｐ）の試験ビット（ｐA ）およ
び（ｐB ）を含むフレーム（Ｆ8B0 ）と、試験ビット
（ｐC ）および（ｐD ）を含む（Ｆ8B1 ）とに変換した
後、８Ｍ４Ｍ分離回路（ＥＦＣ）（２１１0 ）および
（２１１1 ）によりそれぞれ試験ビット（ｐA ）、（ｐ
B ）、（ｐC ）および（ｐD ）を含むフレーム
（Ｆ6B00）、（Ｆ6B01）、（Ｆ6B10）および（Ｆ6B11）
に分離した後、各下りハイウェイ（６B00 ）、
（６B01 ）、（６B10 ）および（６B11 ）を経由して加
入者インタフェース回路（ＳＬＣＩＦ）（１２）に伝送
し、また加入者インタフェース回路（ＳＬＣＩＦ）（１
２）内の切替回路（ＭＸ）（１２８）が、上りハイウェ
イ（７FV）および上りハイウェイ（７FSa ）から到着す
るフレーム（Ｆ7Fv ）および（Ｆ7FSa）を２ビット単位
で交互に切替え、試験信号（Ｐ）の試験ビット（ｐA ）
および（ｐB ）を含むフレーム（Ｆ9F0 ）と、試験ビッ
ト（ｐC ）および（ｐD ）を含む（Ｆ9F1 ）とに変換し
た後、８Ｍ４Ｍ分離回路（ＥＦＣ）（１２２0 ）および
（１２２1 ）によりそれぞれ試験ビット（ｐA ）、（ｐ
B ）、（ｐC ）および（ｐD ）を含むフレーム
（Ｆ6F00）、（Ｆ6F01）、（Ｆ6F10）および（Ｆ6F11）
に分離した後、各上りハイウェイ（６F0 0 ）、
（６F01 ）、（６F10 ）および（６F11 ）を経由して接
続インタフェース回路（ＳＬＩＦ）（２１）に伝送する
為、ハイウェイ（６）を構成する総ての下りハイウェイ
（６B00 ）、（６B01 ）、（６B10 ）および
（６B11 ）、並びに上りハイウェイ（６F00 ）、（６
F01 ）、（６F10 ）および（６F11 ）の正常性が、伝送
される試験ビット（ｐA ）乃至（ｐD ）の何れかで検証
されることとなる。
【００７１】なお、図２乃至図６はあく迄本発明の一実
施例に過ぎず、例えば試験信号（Ｐ）は（０）H 乃至
（Ｆ）H を繰返し歩進するものに限定されることは無
く、例えば（０）H 、（１）H 、（５）H 、（Ａ）H お
よびその組合わせ等、他に幾多の変形が考慮されるが、
何れの場合にも本発明の効果は変わらない。また本発明
の対象となるディジタル通信システムは、図示されるデ
ィジタル交換機の加入者収容部に限定されることは無
く、他に幾多の変形が考慮されるが、何れの場合にも本
発明の効果は変わらない。
施例に過ぎず、例えば試験信号（Ｐ）は（０）H 乃至
（Ｆ）H を繰返し歩進するものに限定されることは無
く、例えば（０）H 、（１）H 、（５）H 、（Ａ）H お
よびその組合わせ等、他に幾多の変形が考慮されるが、
何れの場合にも本発明の効果は変わらない。また本発明
の対象となるディジタル通信システムは、図示されるデ
ィジタル交換機の加入者収容部に限定されることは無
く、他に幾多の変形が考慮されるが、何れの場合にも本
発明の効果は変わらない。
【００７２】
【発明の効果】以上、本発明によれば、前記ディジタル
通信システムにおいて、試験信号が総てのディジタル伝
送路を経由して伝送される為、総てのディジタル伝送路
の正常性が洩れ無く検証可能となり、当該ディジタル通
信システムの信頼性が大幅に向上する。
通信システムにおいて、試験信号が総てのディジタル伝
送路を経由して伝送される為、総てのディジタル伝送路
の正常性が洩れ無く検証可能となり、当該ディジタル通
信システムの信頼性が大幅に向上する。
【図１】 本発明の原理を示す図
【図２】 本発明の一実施例による障害検出方式を示す
図
図
【図３】 図２における下りハイウェイ上のフレーム
（その一）を例示する図
（その一）を例示する図
【図４】 図２における下りハイウェイ上のフレーム
（その二）を例示する図
（その二）を例示する図
【図５】 図２における上りハイウェイ上のフレーム
（その一）を例示する図
（その一）を例示する図
【図６】 図２における上りハイウェイ上のフレーム
（その二）を例示する図
（その二）を例示する図
【図７】 本発明の対象となるディジタル通信システム
の一例を示す図
の一例を示す図
【図８】 従来ある障害検出方式の一例を示す図
【図９】 図８における下りハイウェイ上のフレーム
（その一）を例示する図
（その一）を例示する図
【図10】 図８における下りハイウェイ上のフレーム
（その二）を例示する図
（その二）を例示する図
【図11】 図８における上りハイウェイ上のフレーム
（その一）を例示する図
（その一）を例示する図
【図12】 図８における上りハイウェイ上のフレーム
（その二）を例示する図
（その二）を例示する図
１ 加入者線インタフェース装置（ＳＬＩＥ） ２ 加入者線接続装置（ＳＬＣＵ） ３ 加入者 ４、５、６ ハイウェイ ４B 、５BS、５BV、６B00 、６B01 、６B10 、６B11 、
７BS、７BV、８B0、８ B1、９B0、９B1 下りハイウェイ ４F 、５FS、５FV、６F00 、６F01 、６F10 、６F11 、
７FS、７FSa 、７FV、８F0、８F1、９F0、９F1 上りハ
イウェイ ８ 折返し伝送路 １１ 加入者回路（ＳＬＩＣ） １２ 加入者インタフェース回路（ＳＬＣＩＦ） ２１ 接続インタフェース回路（ＳＬＩＦ） ２２ ハイウェイ変換回路（ＨＷＣＮＶ） １００ ディジタル伝送路 １２１、２１２ ４Ｍ８Ｍ多重回路（ＦＥＣ） １２２、２１１ ８Ｍ４Ｍ分離回路（ＥＦＣ） １２３ ８Ｍ２Ｍ分離回路（ＤＭＸ） １２４ ２Ｍ８Ｍ多重回路（ＭＰＸ） １２５、２２２、１２７１、１２７２、１２８１、１２
８２、２１３１、２１３２、２１４１、２１４２ セレ
クタ（ＳＥＬ） １２６、２２３ 試験信号挿入回路（ＰＩＮ） １２７、１２８、２１３、２１４ 切替回路（ＭＸ） ２００ 入替手段 ２２１ 試験信号発生回路（ＰＧ） ２２４ 試験信号検査回路（ＰＤ） ３００ 再入替手段
７BS、７BV、８B0、８ B1、９B0、９B1 下りハイウェイ ４F 、５FS、５FV、６F00 、６F01 、６F10 、６F11 、
７FS、７FSa 、７FV、８F0、８F1、９F0、９F1 上りハ
イウェイ ８ 折返し伝送路 １１ 加入者回路（ＳＬＩＣ） １２ 加入者インタフェース回路（ＳＬＣＩＦ） ２１ 接続インタフェース回路（ＳＬＩＦ） ２２ ハイウェイ変換回路（ＨＷＣＮＶ） １００ ディジタル伝送路 １２１、２１２ ４Ｍ８Ｍ多重回路（ＦＥＣ） １２２、２１１ ８Ｍ４Ｍ分離回路（ＥＦＣ） １２３ ８Ｍ２Ｍ分離回路（ＤＭＸ） １２４ ２Ｍ８Ｍ多重回路（ＭＰＸ） １２５、２２２、１２７１、１２７２、１２８１、１２
８２、２１３１、２１３２、２１４１、２１４２ セレ
クタ（ＳＥＬ） １２６、２２３ 試験信号挿入回路（ＰＩＮ） １２７、１２８、２１３、２１４ 切替回路（ＭＸ） ２００ 入替手段 ２２１ 試験信号発生回路（ＰＧ） ２２４ 試験信号検査回路（ＰＤ） ３００ 再入替手段
───────────────────────────────────────────────────── フロントページの続き (72)発明者 井原 洋二 東京都千代田区内幸町１丁目１番６号 日 本電信電話株式会社内
Claims (3)
- 【請求項１】 複数のディジタル伝送路（１００）を経
由してそれぞれ伝送されるディジタル信号（ｄ1 乃至ｄ
n ）の内、予め定められたディジタル信号（ｄn ）のみ
に予め定められたビット数から成る試験信号（ｔ）を挿
入し、その他のディジタル信号（ｄ1 乃至ｄm ）には試
験信号（ｔ）を挿入しないディジタル通信システムにお
いて、 前記各ディジタル信号（ｄ1 乃至ｄn ）を前記各ディジ
タル伝送路（１００）に送出するに先立ち、前記予め定
められたディジタル信号（ｄn ）に挿入済の前記試験信
号（ｔ）を前記ディジタル伝送路（１００）の数の時間
領域に時分割し、他の総てのディジタル信号（ｄ1 乃至
ｄm ）の対応する時間領域部分と順次入替え、前記総て
のディジタル伝送路（１００）を経由して前記時分割さ
れた試験信号（ｔ′）を含むディジタル信号（ｄ1 ′乃
至ｄn ′）を伝送する入替手段（２００）と、 前記各ディジタル伝送路（１００）から到着する前記各
ディジタル信号（ｄ1′乃至ｄn ′）を受信後、前記入
替手段（２００）により入替えられた前記時分割された
試験信号（ｔ′）と前記各ディジタル信号（ｄ1 乃至ｄ
m ）の対応する時間領域部分との再入替えを行い、前記
各ディジタル信号（ｄ1 乃至ｄn ）および前記試験信号
（ｔ）を、前記入替手段（２００）により入替える前の
状態に復元する再入替手段（３００）とを設けることを
特徴とする障害検出方式。 - 【請求項２】 前記入替手段（２００）は、前記各ディ
ジタル信号（ｄ1 乃至ｄn ）を複数の一定の時間領域に
時分割した後、同時に時分割された試験信号（ｔ′）が
入替後の各ディジタル信号（ｄ1 ′乃至ｄn ′）に挿入
される如く均等に入替を実行し、前記再入替手段（３０
０）は、前記各ディジタル伝送路（１００）から到着す
る前記入替手段（２００）により均等に入替えられた各
ディジタル信号（ｄ1 ′乃至ｄn ′）を受信後、前記入
替手段（２００）により均等に入替えられた前記各ディ
ジタル信号（ｄ1 乃至ｄn ）の各時間領域部分を、前記
入替手段（２００）により入替える前の状態に復元する
如く均等に再入替えを実行することを特徴とする請求項
１記載の障害検出方式。 - 【請求項３】 前記入替手段（２００）は、前記ディジ
タル信号（ｄ1 乃至ｄn ）が複数のディジタル符号化さ
れた音声を多重した音声フレームと、前記試験信号
（ｔ）を挿入された前記各音声に対応する監視制御用の
信号を多重した信号フレームとの二種類であり、且つ前
記ディジタル伝送路（１００）が２本である場合に、前
記音声フレームおよび信号フレームを時分割して均等に
入替えを実行することにより、時分割された前記試験信
号（ｔ′）を両方のディジタル伝送路（１００）を経由
して伝送し、前記再入替手段（３００）は、前記入替手
段（２００）が入替えた前記音声フレームおよび前記信
号フレームを、元の音声フレームおよび元の信号フレー
ムに復元する如く再入替えを実行することを特徴とする
請求項２記載の障害検出方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24927493A JP3222286B2 (ja) | 1993-10-05 | 1993-10-05 | 障害検出方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24927493A JP3222286B2 (ja) | 1993-10-05 | 1993-10-05 | 障害検出方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07107064A true JPH07107064A (ja) | 1995-04-21 |
| JP3222286B2 JP3222286B2 (ja) | 2001-10-22 |
Family
ID=17190533
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24927493A Expired - Fee Related JP3222286B2 (ja) | 1993-10-05 | 1993-10-05 | 障害検出方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3222286B2 (ja) |
-
1993
- 1993-10-05 JP JP24927493A patent/JP3222286B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP3222286B2 (ja) | 2001-10-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3159862B2 (ja) | 加入者系伝送装置 | |
| CA1232693A (en) | Network multiplex structure | |
| US5509003A (en) | TDM data communications network wherein each data frame is divided into respective lower rate sub-frames for respective sets of substations, and main station and substation for use therein | |
| US4935921A (en) | Cross-connection network using time switch | |
| GB2182528A (en) | Stochastic time division multiplexing | |
| JPH03185941A (ja) | デイジタル広帯域信号の伝送方法 | |
| JPS6326045A (ja) | デジタル ブロツク マルチプレクサ | |
| US4160128A (en) | Digital data transmission system providing multipoint connections | |
| JPH06500221A (ja) | ネットワークのセクションオーバヘッド−サーバにおけるｓｔｍ−１−信号のセクションオーバヘッドの受信、送信及び当該ｓｔｍ−１−信号向けのセクションオーバヘッドの受信、送信のための方法 | |
| US4434485A (en) | Drop and insert channel bank with reduced channel units | |
| US3602647A (en) | Control signal transmission in time division multiplex system communications | |
| EP0418851B1 (en) | ISDN D-channel interface | |
| US4616361A (en) | Digital signal and multiplex device | |
| AU680695B2 (en) | A signal receiving and a signal transmitting unit | |
| JPH07107064A (ja) | 障害検出方式 | |
| US5500898A (en) | Scramble communication system multiplexing/demultiplexing scramble generation polynomial | |
| US6236665B1 (en) | Transmission device | |
| US5926480A (en) | Digital cross-connect system to digital loop carrier interface unit | |
| JPH089058A (ja) | 伝送路バックアップ機能付の多重化装置 | |
| JPH0712159B2 (ja) | 高次デイジタル伝送システム | |
| AU679051B2 (en) | Asynchronous cell mode transmission | |
| JP2907661B2 (ja) | デジタル多重伝送装置 | |
| EP0136749A1 (en) | Telephone exchange comprising peripheral control domains | |
| JP5533749B2 (ja) | 通話信号伝送システム | |
| KR100549596B1 (ko) | 이더넷 신호-ｄｓ3급 신호 다중/역다중 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010717 |
|
| LAPS | Cancellation because of no payment of annual fees |