JPH07105942B2 - Video signal processor - Google Patents

Video signal processor

Info

Publication number
JPH07105942B2
JPH07105942B2 JP1253315A JP25331589A JPH07105942B2 JP H07105942 B2 JPH07105942 B2 JP H07105942B2 JP 1253315 A JP1253315 A JP 1253315A JP 25331589 A JP25331589 A JP 25331589A JP H07105942 B2 JPH07105942 B2 JP H07105942B2
Authority
JP
Japan
Prior art keywords
block
random number
lines
video signal
scanning line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP1253315A
Other languages
Japanese (ja)
Other versions
JPH03117087A (en
Inventor
弘規 村上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP1253315A priority Critical patent/JPH07105942B2/en
Publication of JPH03117087A publication Critical patent/JPH03117087A/en
Publication of JPH07105942B2 publication Critical patent/JPH07105942B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、衛星通信やCATVにおいて、映像信号の走査線
の順序を入れ換える映像信号処理装置に関するものであ
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a video signal processing device for changing the order of scanning lines of video signals in satellite communication and CATV.

従来の技術 従来、映像信号の走査線転移は、各フィールド有効画面
を240ラインとし、この範囲で60ラインのブロックを4
ブロックあるいは30ラインのブロックを8ブロックに分
け、各ブロック内で走査線転移を行なうもので、ブロッ
クのライン数の切換はフレーム単位で、ブロックは、60
ラインのブロックか、30ラインのブロックに固定されて
いた。
2. Description of the Related Art Conventionally, in the video signal scanning line transition, each field effective screen is set to 240 lines, and a block of 60 lines in this range is set to 4 lines.
A block or a block of 30 lines is divided into 8 blocks, and scanning line transition is performed within each block. The number of lines in the block is switched in frame units, and the block is 60 blocks.
It was fixed to a block of lines or a block of 30 lines.

発明が解決しようとする課題 このような従来の映像信号処理装置による走査線転移で
は、走査線転移を行なうブロックをフレーム単位で60ラ
インあるいは30ラインのブロックに固定しているので、
従来の映像信号処理装置で走査線転移した映像信号をモ
ニタに表示した場合、画面上でブロックの境界を容易に
確認することができ、視聴者が走査線転移の内容を不正
に解読する大きな手がかりとなる。
DISCLOSURE OF THE INVENTION Problems to be Solved by the Invention In the scanning line transition by such a conventional video signal processing device, since the block performing the scanning line transition is fixed to a block of 60 lines or 30 lines in frame units,
When a video signal that has undergone a scan line transition is displayed on a monitor with a conventional video signal processing device, the boundaries of blocks can be easily confirmed on the screen, and a large clue that the viewer illegally decodes the content of the scan line transition. Becomes

課題を解決するための手段 上記課題を解決するために本発明の映像信号処理装置
は、第1の乱数発生手段と第2の乱数発生手段と走査線
転移手段を有する映像信号処理装置であって、走査線転
移手段は、第1の乱数発生手段により発生される第1の
乱数により走査線転移を行う走査線転移ブロックの大き
さであるブロック内走査線数を決定し、第2の乱数発生
手段により発生される第2の乱数を初期値として第1の
乱数により決定された走査数ブロック内の走査線をラン
ダムに入れ替えるものである 作用 本発明は上記した映像信号処理装置により、連続した画
面内で異なった大きさの走査線転移ブロックが混在し、
かつ、画面内でも走査線転移ブロックの構成を変えるこ
とができるので、従来の走査線転移ブロックの大きさが
固定の装置に比べ、画面上のブロックの大きさや区切り
を検出することが困難で、不正解読に対し高い秘匿度を
実現することができる。
Means for Solving the Problems To solve the above problems, a video signal processing device of the present invention is a video signal processing device having a first random number generating means, a second random number generating means, and a scanning line transfer means. The scanning line transition unit determines the number of scanning lines in a block, which is the size of the scanning line transition block for performing the scanning line transition, by the first random number generated by the first random number generation unit, and generates the second random number. The second random number generated by the means is used as an initial value to randomly replace the scanning lines in the number-of-scans block determined by the first random number. Action The present invention uses the above-described video signal processing device to display continuous screens. Scan line transition blocks of different sizes are mixed in
Moreover, since the configuration of the scanning line transition block can be changed even within the screen, it is difficult to detect the size and division of the block on the screen as compared with the conventional device in which the size of the scanning line transition block is fixed, A high degree of confidentiality can be realized against illegal decryption.

実施例 以下、本発明の一実施例における映像信号処理装置につ
いて図面を参照しながら説明する。第1図は本発明の一
実施例における映像信号処理装置を適用する映像信号処
理回路図で、1は映像信号が入力される入力端子、2は
A/D変換器、3はメモリ、4は映像信号の処理内容を与
える制御情報が入力される制御情報入力端子、5は順次
シフトされ乱数を発生する乱数発生回路、6はブロック
ラッチパルス発生回路、7はラッチ、8はブロック内ア
ドレス発生回路、9はD/A変換器、10は映像信号の出力
端子である。
Embodiment A video signal processing device according to an embodiment of the present invention will be described below with reference to the drawings. FIG. 1 is a video signal processing circuit diagram to which a video signal processing device according to an embodiment of the present invention is applied.
A / D converter, 3 is a memory, 4 is a control information input terminal to which control information for giving the processing content of the video signal is inputted, 5 is a random number generation circuit which sequentially shifts to generate random numbers, and 6 is a block latch pulse generation circuit , 7 is a latch, 8 is an intra-block address generation circuit, 9 is a D / A converter, and 10 is an output terminal of a video signal.

本実施例において用いる映像信号処理回路は、映像信号
の各フィールド240ラインの期間走査線転移を行なうも
のである。映像信号は入力端子1より入力され、A/D変
換器によりディジタルデータに変換され、メモリ3に順
次書き込まれる。制御情報入力端子4からは、メモリ3
に書き込まれた映像信号をどのように読み出して走査線
転移処理をするかの初期値として用いられる制御情報が
入力される。乱数発生回路5は制御情報入力端子4から
入力される制御情報を初期値とし順次乱数を発生するM
系列のシフトレジスタで構成され、ラッチ7に第1の乱
数と第2の乱数を順次与える。ブロックラックパルス発
生回路6は、まず有効画面の最初のブロックを決定する
タイミングで、ラッチパルスをラッチ7に与える。そし
て、第1のブロックのライン数を決定するデータとして
第1の乱数と、その第1の乱数により決定される大きさ
のブロック内においてラインをランダムに入れ替えるア
ドレスを発生する初期値を与える第2の乱数が、ラッチ
7によりラッチされる。ブロック内アドレス発生回路8
には第1の乱数と第2の乱数が与えられ、ブロックラッ
チパルス発生回路6には次のラッチパルスを発生するタ
イミングを決定する第1の乱数が与えられる。ブロック
のライン数を決定する第1の乱数は0、1の乱数列で与
えられ、0で30ライン、1で60ラインとする。第1のブ
ロックは60ライン指定されたとする。いま、第2のブロ
ックの決定は、ブロックラッチパルス発生回路6に与え
られた第1のブロックのライン数のデータである第1の
乱数に従い、ブロックラッチパルス発生回路6が第1の
60ラインの処理を終える直前にラッチパルスをラッチ7
に与える。このラッチパルスによりラッチ7は、乱数発
生回路5で順次発生されている第1の乱数と第2の乱数
をラッチパルスのタイミングでラッチし、ブロック内ア
ドレス発生回路に8に与えられ、ブロック内アドレス発
生回路8で第2のブロックのラインをランダムに入れ替
えるアドレスが発生される。以後このくり返しにより、
各フィールド240ラインの期間において、60ラインと30
ラインのブロックがランダムに指定される。ここで各フ
ィールド最終のブロックを処理する第1と第2の乱数を
ラッチ7でラッチする時、最終のブロックとして処理で
きる有効画面の残りのライン数が30の場合は、乱数発生
回路5で順次シフトされ第1の乱数が1で60ラインのブ
ロックを指定しても強制的に30ラインのブロックのデー
タ0としてラッチ7により変換し、ブロック内アドレス
発生回路8に与えられる。こうして各フィールド240ラ
インの期間、順次60ラインと30ラインのブロック内のラ
インをランダムに入れ替えるアドレスがブロック内アド
レス発生回路8により順次発生され、メモリ3に与えら
れることにより、順次メモリ3に書き込まれた映像デー
タが、ブロックごとにランダムに走査線転移され読み出
される。そしてD/A変換され、アナログ信号として出力
端子10より出力される。
The video signal processing circuit used in the present embodiment performs the scanning line transition during the 240 lines of each field of the video signal. The video signal is input from the input terminal 1, converted into digital data by the A / D converter, and sequentially written in the memory 3. From the control information input terminal 4, the memory 3
The control information used as an initial value of how to read out the video signal written in and to perform the scan line transition process is input. The random number generation circuit 5 uses the control information input from the control information input terminal 4 as an initial value to sequentially generate random numbers M
The latch 7 is provided with a first random number and a second random number sequentially. The block rack pulse generation circuit 6 first gives a latch pulse to the latch 7 at the timing of determining the first block of the effective screen. Then, a first random number is provided as data for determining the number of lines in the first block, and an initial value for generating an address for randomly replacing lines in a block of a size determined by the first random number is given. The random number is latched by the latch 7. In-block address generation circuit 8
Are supplied with a first random number and a second random number, and the block latch pulse generation circuit 6 is supplied with a first random number that determines the timing for generating the next latch pulse. The first random number that determines the number of lines in a block is given by a random number sequence of 0 and 1, with 0 being 30 lines and 1 being 60 lines. It is assumed that 60 lines are designated in the first block. Now, the determination of the second block is performed by the block latch pulse generation circuit 6 according to the first random number which is the data of the number of lines of the first block given to the block latch pulse generation circuit 6.
Latch pulse 7 immediately before processing 60 lines.
Give to. With this latch pulse, the latch 7 latches the first random number and the second random number sequentially generated by the random number generation circuit 5 at the timing of the latch pulse, and is given to the intra-block address generation circuit 8 to generate the intra-block address. The generation circuit 8 generates an address that randomly replaces the lines of the second block. After that, by repeating this
60 lines and 30 lines in the period of 240 lines in each field
Blocks of lines are randomly specified. Here, when the first and second random numbers for processing the final block of each field are latched by the latch 7, if the number of remaining lines of the effective screen that can be processed as the final block is 30, the random number generation circuit 5 sequentially Even if a 60-line block is designated with the first random number shifted by 1, the data is forcibly converted into 30-line block data 0 by the latch 7 and given to the in-block address generation circuit 8. In this way, during the period of 240 lines of each field, the addresses for randomly switching the lines in the block of 60 lines and 30 lines are sequentially generated by the intra-block address generation circuit 8 and are sequentially supplied to the memory 3 by being supplied to the memory 3. The image data is read out after being randomly transferred by scanning lines for each block. Then, it is D / A converted and output from the output terminal 10 as an analog signal.

第2図は、本発明の映像信号処理装置により映像信号処
理した時の各フィールド内の60ラインと30ラインのブロ
ックが指定される様子を示すブロック指定図である。第
2図においては、第nフィールドから第(n+2)フィ
ールドの例を示しており、フィールド内での60ラインと
30ラインのブロックの割当はそれぞれのフィールドで異
なり、それぞれランダムに指定されている。
FIG. 2 is a block designation diagram showing a state in which blocks of 60 lines and 30 lines in each field are designated when a video signal is processed by the video signal processing device of the present invention. FIG. 2 shows an example of the nth field to the (n + 2) th field, with 60 lines in the field.
The block allocation of 30 lines is different in each field and is randomly specified.

以上のように乱数発生回路5からの乱数データによりブ
ロックのライン数とそのブロックの処理に用いるデータ
を順次得ることにより、ブロックのライン数をランダム
に指定しているので、画面上でのブロックの境界をわか
りにくくすることができ、乱数により与えられる各ブロ
ックの処理内容もブロックごとに異なるので不正解読に
対して高い秘匿度を実現できる。
As described above, the number of lines of a block and the data used for the processing of the block are sequentially obtained by the random number data from the random number generation circuit 5, so that the number of lines of the block is randomly specified. Boundaries can be obscured, and the processing contents of each block given by a random number also differ from block to block, so a high degree of confidentiality can be realized against illegal decryption.

発明の効果 以上のように本発明は、第1の乱数発生手段と第2の乱
数発生手段と走査線転移手段を有する映像信号処理装置
であって、走査線転移手段は、第1の乱数発生手段によ
り発生される第1の乱数により走査線転移を行う走査線
転移ブロックの大きさであるブロック内走査線数を決定
し、第2の乱数発生手段により発生される第2の乱数を
初期値として第1の乱数により決定された走査線ブロッ
ク内の走査線をランダムに入れ替えることにより、連続
した画面内で異なった大きさの走査線転移ブロックが混
在し、かつ、画面間でも走査線転移ブロックの構成を変
えることができるので、従来の走査線転移ブロックの大
きさが固定の装置に比べ、画面上のブロックの大きさや
区切りを確認することが困難で、不正解読に対し高い秘
匿度を実現することができる。
As described above, the present invention is a video signal processing device having a first random number generating means, a second random number generating means, and a scanning line transition means, wherein the scanning line transition means is a first random number generation means. The number of scanning lines in the block, which is the size of the scanning line transition block for performing scanning line transition, is determined by the first random number generated by the means, and the second random number generated by the second random number generating means is set to the initial value. As the scanning lines in the scanning line block determined by the first random number are randomly exchanged, the scanning line transition blocks of different sizes are mixed in the continuous screen, and the scanning line transition block is also present between the screens. Since the configuration of can be changed, it is more difficult to check the block size and break on the screen compared to the conventional device with a fixed scan line transition block size, and high confidentiality against unauthorized decryption is achieved. Can be realized.

【図面の簡単な説明】 第1図は本発明の映像信号処理装置を適用した一実施例
における映像信号処理回路の構成図、第2図は本発明の
映像信号処理装置を適用した一実施例におけるブロック
指定図である。 1……入力端子、2……A/D変換器、3……メモリ、4
……制御情報入力端子、5……乱数発生回路、6……ブ
ロックラッチパルス発生回路、7……ラッチ、8……ブ
ロック内アドレス発生回路、9……D/A変換器、10……
出力端子。
BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a block diagram of a video signal processing circuit in an embodiment to which a video signal processing device of the present invention is applied, and FIG. 2 is an embodiment to which a video signal processing device of the present invention is applied. 6 is a block designation diagram in FIG. 1 ... input terminal, 2 ... A / D converter, 3 ... memory, 4
...... Control information input terminal, 5 …… Random number generation circuit, 6 …… Block latch pulse generation circuit, 7 …… Latch, 8 …… In-block address generation circuit, 9 …… D / A converter, 10 ……
Output terminal.

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】第1の乱数発生手段と第2の乱数発生手段
と走査線転移手段とを有する映像信号処理装置であっ
て、前記走査線転移手段は、前記第1の乱数発生手段に
より発生される第1の乱数により走査線転移を行う走査
線転移ブロックの大きさであるブロック内走査線数を決
定し、前記第2の乱数発生手段により発生される第2の
乱数を初期値として第1の乱数により決定された走査数
ブロック内の走査線をランダムに入れ替えることを特徴
とする映像信号処理装置。
1. A video signal processing device having a first random number generating means, a second random number generating means, and a scanning line shifting means, wherein the scanning line shifting means is generated by the first random number generating means. The number of scanning lines within a block, which is the size of the scanning line transition block for performing the scanning line transition, is determined by the first random number generated, and the second random number generated by the second random number generating means is used as an initial value. A video signal processing device, wherein scanning lines in a scanning number block determined by a random number of 1 are randomly replaced.
JP1253315A 1989-09-28 1989-09-28 Video signal processor Expired - Fee Related JPH07105942B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1253315A JPH07105942B2 (en) 1989-09-28 1989-09-28 Video signal processor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1253315A JPH07105942B2 (en) 1989-09-28 1989-09-28 Video signal processor

Publications (2)

Publication Number Publication Date
JPH03117087A JPH03117087A (en) 1991-05-17
JPH07105942B2 true JPH07105942B2 (en) 1995-11-13

Family

ID=17249590

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1253315A Expired - Fee Related JPH07105942B2 (en) 1989-09-28 1989-09-28 Video signal processor

Country Status (1)

Country Link
JP (1) JPH07105942B2 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63132585A (en) * 1986-07-21 1988-06-04 Toshiba Corp Image processor

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63132585A (en) * 1986-07-21 1988-06-04 Toshiba Corp Image processor

Also Published As

Publication number Publication date
JPH03117087A (en) 1991-05-17

Similar Documents

Publication Publication Date Title
US4303986A (en) Data processing system and apparatus for color graphics display
US4148070A (en) Video processing system
US4962542A (en) Method for reducing artifacts in error diffused images
US4794566A (en) Random access memory apparatus
US5014128A (en) Video interface circuit for displaying capturing and mixing a live video image with computer graphics on a video monitor
JPH05158464A (en) Resolution converting circuit
US5068914A (en) Apparatus for reducing artifacts in error diffused images
JP2570344B2 (en) Image display device
US4647971A (en) Moving video special effects system
JPH07105942B2 (en) Video signal processor
JP2004513396A (en) Dither method and apparatus for image display
JPH06180571A (en) Image processor
KR100260889B1 (en) Circuit and method of generating addresses for processing 8 bit digital image signal
JP2004205762A (en) Sound processing and display processing circuit
KR900001643B1 (en) Double scanning pictore signal processing circuit for television
JP2918049B2 (en) Storage method for picture-in-picture
RU1637638C (en) Former of signals of television picture
JP2781924B2 (en) Superimpose device
JP3028597B2 (en) Scramble transmission method
JPH05500140A (en) How to stretch digital signals
GB2150391A (en) Sync signal generator
KR920008274B1 (en) 16/256 color switching apparatus
JPH05260466A (en) High definition pay television decoder
JPH0769789B2 (en) Random number generator
JPH06295171A (en) Image processor

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees