JPH0710495Y2 - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JPH0710495Y2
JPH0710495Y2 JP4036889U JP4036889U JPH0710495Y2 JP H0710495 Y2 JPH0710495 Y2 JP H0710495Y2 JP 4036889 U JP4036889 U JP 4036889U JP 4036889 U JP4036889 U JP 4036889U JP H0710495 Y2 JPH0710495 Y2 JP H0710495Y2
Authority
JP
Japan
Prior art keywords
ceramic
alumina ceramic
metallized portion
semiconductor device
lead terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP4036889U
Other languages
Japanese (ja)
Other versions
JPH02131353U (en
Inventor
敏一 尾形
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP4036889U priority Critical patent/JPH0710495Y2/en
Publication of JPH02131353U publication Critical patent/JPH02131353U/ja
Application granted granted Critical
Publication of JPH0710495Y2 publication Critical patent/JPH0710495Y2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Description

【考案の詳細な説明】 〔産業上の利用分野〕 この考案は、半導体装置に係り、特にセラミックパッケ
ージの構造に関するものである。
DETAILED DESCRIPTION OF THE INVENTION [Industrial application] The present invention relates to a semiconductor device, and more particularly to a structure of a ceramic package.

〔従来の技術〕[Conventional technology]

第3図は従来のこの種のセラミックパッケージのリード
端子接合近傍の構造を示す断面図である。
FIG. 3 is a sectional view showing the structure in the vicinity of the lead terminal joint of a conventional ceramic package of this type.

この図において、1はベリリアセラミックで、ろの上面
にトランジスタチップ9等の搭載を可能にするためのメ
タライズ部5が形成されている。2はアルミナセラミッ
クで、接続細線10をボンディングするため適当なパター
ンにメタライジングされた入出力用のメタライズ部5を
備え、これにリード端子6がろう材7によりろう付けさ
れている。3は前記アルミナセラミック2上に固着され
たフレームセラミックであり、この上にキャップ4が半
田材8で気密封止されている。アルミナセラミック2と
フレームセラミック3とはラミネートで、また、アルミ
ナセラミック2とベリリアセラミック1とはろう付け
(図示せず)で各々接合されている。
In this figure, reference numeral 1 denotes beryllia ceramic, and a metallized portion 5 for enabling mounting of the transistor chip 9 and the like is formed on the upper surface of the filter. Reference numeral 2 is an alumina ceramic, which is provided with an input / output metallized portion 5 metallized in an appropriate pattern for bonding the connection thin wire 10, to which a lead terminal 6 is brazed by a brazing material 7. A frame ceramic 3 is fixed on the alumina ceramic 2, and a cap 4 is hermetically sealed with a solder material 8 thereon. The alumina ceramic 2 and the frame ceramic 3 are joined together by a laminate, and the alumina ceramic 2 and the beryllia ceramic 1 are joined together by brazing (not shown).

上記構成において、パッケージキャビティ内に入出力パ
ターンとそれに続くリード端子6の接続用のメタライジ
ングパターンとしてのメタライズ部5をもつアルミナセ
ラミック2にフレームセラミック3をラミネートして焼
成後、トランジスタチップ9等をボンディングするため
のメタライズ部5を有するベリリアセラミック1に前記
アルミナセラミック2をろう付け接合(図示せず)した
ラミネート構造のセラミックヘッダに、トランジスタチ
ップ9や接続細線10をボンディング後、キャップ4を半
田材8で固着し、ハーメチック封止を行っていた。
In the above structure, the frame ceramic 3 is laminated on the alumina ceramic 2 having the metallized portion 5 as the metallizing pattern for connecting the input / output pattern and the lead terminal 6 in the package cavity, and after firing, the transistor chip 9 and the like are formed. After bonding the transistor chip 9 and the connection thin wire 10 to the ceramic header of the laminated structure in which the alumina ceramic 2 is brazed (not shown) to the beryllia ceramic 1 having the metallized portion 5 for bonding, the cap 4 is soldered. The material 8 was fixed and hermetically sealed.

〔考案が解決しようとする課題〕[Problems to be solved by the device]

上記のような構成の従来の半導体装置にあっては、接続
細線10のボンディングパターンおよびそれにつながるリ
ード端子6の固着用パターンをもつアルミナセラミック
2の直上にキャップ4を半田付けまたは接着剤で封止し
た場合、入出力パターンを金属製の半田材8で接着する
ことになり、装置本来の電気的性能を十分に発揮させる
ことができない。
In the conventional semiconductor device having the above-described structure, the cap 4 is soldered or sealed with an adhesive directly on the alumina ceramic 2 having the bonding pattern of the connection thin wire 10 and the fixing pattern of the lead terminal 6 connected thereto. In such a case, the input / output pattern is bonded with the metallic solder material 8, and the electrical performance inherent in the device cannot be fully exhibited.

また、キャップ4の固着に樹脂を使用する場合にもアル
ミナセラミック2のキャップ4と接合する箇所にはメタ
ライズ部5が施された箇所と施されていない箇所が混在
し、メタライジングの凹凸で平面度的にも非常に粗く気
密封止を実施するためには、封止用フランジとなるフレ
ームセラミック3を、さらにラミネートすることが必要
であり、パッケージの構造が複雑で大きくなるという問
題点があった。
Further, even when a resin is used for fixing the cap 4, a portion where the metallized portion 5 is applied and a portion where the metallized portion 5 is not applied are mixed in a portion where the alumina ceramic 2 is joined to the cap 4, and a flat surface is formed due to unevenness of metallizing. In order to perform the airtight sealing with a very coarse degree, it is necessary to further laminate the frame ceramics 3 that serve as the sealing flange, which causes a problem that the package structure becomes complicated and large. It was

この考案は、上記のような従来の問題点を解消するため
になされたもので、封止用フランジとなるフレームセラ
ミックを用いることがなく、かつラミネート層を少なく
した状態で気密性封止を行える半導体装置を得ることを
目的とする。
The present invention has been made in order to solve the above-mentioned conventional problems, and airtight sealing can be performed without using a frame ceramic as a sealing flange and with a reduced number of laminate layers. The purpose is to obtain a semiconductor device.

〔課題を解決するための手段〕[Means for Solving the Problems]

この考案に係る半導体装置は、アルミナセラミックにこ
の内面にメタライジングあるいは他の導電性材料を塗
布,充填し、アルミナセラミック上面の反対面にメタラ
イズ部を導出し、この部分にリード端子を固着したもの
である。
A semiconductor device according to the present invention is one in which an inner surface of an alumina ceramic is coated with metallizing or other conductive material and filled, a metallized portion is led out to the surface opposite to the upper surface of the alumina ceramic, and a lead terminal is fixed to this portion. Is.

〔作用〕[Action]

この考案における半導体装置は、アルミナセラミックに
スルーホールを形成し、このスルーホールを介してリー
ド端子をアルミナセラミックの裏面に導出し、上面のメ
タライズ部にキャップを接合したので、入出力パターン
が電気的にパッケージ外部に導出されるため、封止用フ
ランジを積層する必要がなく、半田等で気密封止が可能
となる。
In the semiconductor device according to the present invention, a through hole is formed in the alumina ceramic, the lead terminal is led out to the back surface of the alumina ceramic through the through hole, and the cap is joined to the metallized portion on the upper surface. Since it is led out to the outside of the package, it is not necessary to stack a sealing flange, and airtight sealing can be performed with solder or the like.

〔実施例〕〔Example〕

以下、この考案を図面について説明する。 The invention will be described below with reference to the drawings.

第1図はこの考案の半導体装置の一実施例を示す図で、
セラミックパッケージのリード端子接合部近傍の断面図
である。
FIG. 1 is a diagram showing an embodiment of the semiconductor device of the present invention.
FIG. 4 is a cross-sectional view of the vicinity of a lead terminal joint portion of the ceramic package.

第1図において、第3図と同一符号は同一構成部分を示
し、2aは前記アルミナセラミック2に形成されたスルー
ホールで、このスルーホール2aを介してアルミナセラミ
ック2の表面および裏面にメタライズ部5aが導出され、
この裏面に導出されたメタライズ部5aにリード端子6が
ろう材7により固着される。したがって、リード端子6
はパッケージの外部に導出されることになる。また、キ
ャップ4は半田材8で、アルミナセラミック2の上面に
メタライズ部5aとは分離されたメタライズ部5bに気密封
止されている。
In FIG. 1, the same reference numerals as those in FIG. 3 indicate the same components, and 2a is a through hole formed in the alumina ceramic 2, and metallized portions 5a are formed on the front surface and the back surface of the alumina ceramic 2 through the through hole 2a. Is derived,
The lead terminal 6 is fixed by the brazing material 7 to the metallized portion 5a led out on the back surface. Therefore, the lead terminal 6
Will be derived outside the package. Further, the cap 4 is made of solder material 8 and hermetically sealed on the upper surface of the alumina ceramic 2 to a metallized portion 5b which is separated from the metallized portion 5a.

次に動作について説明する。Next, the operation will be described.

アルミナセラミック2上にメタライジングされた入出力
パターンとしてのメタライズ部5aは、アルミナセラミッ
ク2に設けたスルーホール2aで電気的に外部へ導出され
る。その時、スルーホール2aはメタライズ部5aあるいは
リード端子6を固着するためのろう材7で満たされ、こ
の部分の気密性を保つ。このようにしてアルミナセラミ
ック2の裏面にリード端子6を固着する構造としたの
で、パッケージ内部の気密性を保つためキャップ4を半
田材8等でアルミナセラミック2に固着する面は極めて
滑らかな面となり、リーク不良の発生を防止できる。
A metallized portion 5a as an input / output pattern metallized on the alumina ceramic 2 is electrically led to the outside through a through hole 2a provided in the alumina ceramic 2. At that time, the through hole 2a is filled with the brazing material 7 for fixing the metallized portion 5a or the lead terminal 6, and the airtightness of this portion is maintained. Since the lead terminals 6 are fixed to the back surface of the alumina ceramic 2 in this manner, the surface of the cap 4 fixed to the alumina ceramic 2 with the solder material 8 or the like is extremely smooth in order to maintain the airtightness inside the package. It is possible to prevent the occurrence of leakage failure.

なお、上記実施例では水平方向にリード端子6を有する
ものを示したが、第2図のようにスルーホール2aを通し
てピン状の外部端子6aを設けても同等の効果を奏し、こ
の場合には表面実装を自動機等で行う場合効果がある。
In the above embodiment, the lead terminal 6 is provided in the horizontal direction, but the same effect can be obtained by providing the pin-shaped external terminal 6a through the through hole 2a as shown in FIG. This is effective when surface mounting is performed by an automatic machine or the like.

また、上記実施例ではベリリアセラミック1を用いた場
合を示したが、アルミナ,窒化アルミ等、他のセラミッ
クを用いても良い。
In the above embodiment, the case where the beryllia ceramic 1 is used is shown, but other ceramics such as alumina and aluminum nitride may be used.

〔考案の効果〕[Effect of device]

以上説明したように、この考案は、アルミナセラミック
にスルーホールを設け、アルミナセラミック上面のメタ
ライズ部とは反対面にメタライズ部を導出し、リード端
子を固着したので、少ないセラミックの積層数で気密性
不良を防止することができ、かつパッケージ外形を小さ
くできる効果がある。
As described above, in the present invention, the through hole is provided in the alumina ceramic, the metallized portion is led out on the surface opposite to the metallized portion on the upper surface of the alumina ceramic, and the lead terminal is fixed. There is an effect that defects can be prevented and the package outer shape can be reduced.

【図面の簡単な説明】[Brief description of drawings]

第1図はこの考案の半導体装置の一実施例を示す要部断
面図、第2図はこの考案の他の実施例を示す要部断面
図、第3図は従来例を示す要部断面図である。 図において、1はベリリアセラミック、2はアルミナセ
ラミック、2aはスルーホール、4はキャップ、5,5a,5b
はメタライズ部、6はリード端子、7はろう材、8は半
田材、9はトランジスタチップである。 なお、各図中の同一符号は同一または相当部分を示す。
FIG. 1 is a cross-sectional view of an essential part showing an embodiment of the semiconductor device of the present invention, FIG. 2 is a cross-sectional view of an essential part of another embodiment of the present invention, and FIG. Is. In the figure, 1 is beryllia ceramic, 2 is alumina ceramic, 2a is through hole, 4 is cap, 5,5a, 5b.
Is a metallized portion, 6 is a lead terminal, 7 is a brazing material, 8 is a solder material, and 9 is a transistor chip. The same reference numerals in each drawing indicate the same or corresponding parts.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 【請求項1】セラミック上面に形成されたメタライズ部
上に半導体チップが搭載され、この半導体チップとワイ
ヤボンディングされるとともに、リード端子が導出され
るメタライズ部を上面に備えたアルミナセラミックが前
記セラミック上に載置され、前記アルミナセラミック上
にキャップをハーメチック封止した半導体装置におい
て、前記アルミナセラミックにスルーホールを設け、前
記アルミナセラミック上面のメタライズ部とは反対面に
メタライズ部を導出し、リード端子を固着したことを特
徴とする半導体装置。
1. An alumina ceramic having a semiconductor chip mounted on a metallized portion formed on the upper surface of the ceramic, wire-bonded to the semiconductor chip, and provided with a metallized portion for leading out lead terminals on the upper surface of the ceramic. In the semiconductor device in which the cap is hermetically sealed on the alumina ceramic, a through hole is provided in the alumina ceramic, the metallized portion is led out to the surface opposite to the metallized portion on the upper surface of the alumina ceramic, and the lead terminal is provided. A semiconductor device characterized by being fixed.
JP4036889U 1989-04-04 1989-04-04 Semiconductor device Expired - Lifetime JPH0710495Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4036889U JPH0710495Y2 (en) 1989-04-04 1989-04-04 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4036889U JPH0710495Y2 (en) 1989-04-04 1989-04-04 Semiconductor device

Publications (2)

Publication Number Publication Date
JPH02131353U JPH02131353U (en) 1990-10-31
JPH0710495Y2 true JPH0710495Y2 (en) 1995-03-08

Family

ID=31550097

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4036889U Expired - Lifetime JPH0710495Y2 (en) 1989-04-04 1989-04-04 Semiconductor device

Country Status (1)

Country Link
JP (1) JPH0710495Y2 (en)

Also Published As

Publication number Publication date
JPH02131353U (en) 1990-10-31

Similar Documents

Publication Publication Date Title
JP3009788B2 (en) Package for integrated circuit
US5436407A (en) Metal semiconductor package with an external plastic seal
JPH0710495Y2 (en) Semiconductor device
JPS62264659A (en) Solid-state image sensing device
JPS59111350A (en) Semiconductor device
JP3445761B2 (en) Ceramic package for electronic devices
JP3051225B2 (en) Package for integrated circuit
JPS6365649A (en) Pickage for semiconductor
JPH04144162A (en) Semiconductor device
KR100641511B1 (en) Integrated semiconductor package and method for manufacturing thereof
JP2663645B2 (en) Microwave ceramic composite module
JPH05315461A (en) Sealed type electronic part and manufacture of sealed type electronic part
JPH0778935A (en) Hybrid integrated circuit device
JPH0316986A (en) Semiconductor device
JPH02306657A (en) Semiconductor device
JPH0613478A (en) Semiconductor device sealing ceramic structure and its manufacturing method and its cap material
JPH0457357A (en) Integrated circuit device
JPH07122666A (en) Package for semiconductor element
JPH098171A (en) Semiconductor package
JPS60200544A (en) Hybrid integrated circuit element
JPH04267360A (en) Semiconductor device
JPH04107931A (en) Semiconductor device
JPH0774279A (en) Electronic device
JPH06112348A (en) Hybrid circuit
JP2003133451A (en) Package for optical communication