JP3445761B2 - Ceramic package for electronic devices - Google Patents

Ceramic package for electronic devices

Info

Publication number
JP3445761B2
JP3445761B2 JP27600999A JP27600999A JP3445761B2 JP 3445761 B2 JP3445761 B2 JP 3445761B2 JP 27600999 A JP27600999 A JP 27600999A JP 27600999 A JP27600999 A JP 27600999A JP 3445761 B2 JP3445761 B2 JP 3445761B2
Authority
JP
Japan
Prior art keywords
electronic device
ceramic
ceramic substrate
ceramic package
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP27600999A
Other languages
Japanese (ja)
Other versions
JP2001102468A (en
Inventor
義弘 高橋
Original Assignee
エヌ・アール・エス・テクノロジー株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エヌ・アール・エス・テクノロジー株式会社 filed Critical エヌ・アール・エス・テクノロジー株式会社
Priority to JP27600999A priority Critical patent/JP3445761B2/en
Publication of JP2001102468A publication Critical patent/JP2001102468A/en
Application granted granted Critical
Publication of JP3445761B2 publication Critical patent/JP3445761B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched

Landscapes

  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、電子デバイス用セ
ラミックパッケージに関し、特に金属キャップで半田封
止する際、溶融した余分な半田による電気的不具合を防
止する電子デバイス用セラミックパッケージに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a ceramic package for an electronic device, and more particularly to a ceramic package for an electronic device which prevents an electrical problem caused by excess solder melted when soldering with a metal cap.

【0002】[0002]

【従来の技術】電子デバイス用セラミックパッケージ
は、一般にセラミックパッケージ本体を金属キャップで
封止する際に、セラミックパッケージ本体と金属キャッ
プとの接合部のそれぞれに形成したメタライズパターン
に予備半田を施し半田を再溶融させる半田封止の方法が
用いられている。
2. Description of the Related Art Generally, when a ceramic package body is sealed with a metal cap, a ceramic package for an electronic device is pre-soldered and soldered to a metallized pattern formed at each joint between the ceramic package body and the metal cap. A solder sealing method for remelting is used.

【0003】この半田再溶融は、予備半田を行うセラミ
ックパッケージ本体あるいは金属キャップのメタライズ
パターン上に半田浸しによる予備半田面を形成し、その
予備半田したセラミックパッケージ本体あるいは金属キ
ャップを半田再溶融により接合する方法である。この半
田再溶融する際に、セラミックパッケージ本体あるいは
金属キャップに発生する機械的ソリあるいは予備半田の
付着する量がばらついて部分的に少ない部位が生じ、機
械的ソリによる浮きの部分と予備半田量が少ない部分と
が重なることにより、隙間ができて気密性が保たれない
という不具合が発生していた。
In this solder remelting, a preliminary solder surface is formed by dipping the solder on the metallized pattern of the ceramic package body or metal cap for preliminary soldering, and the presoldered ceramic package body or metal cap is joined by solder remelting. Is the way to do it. When this solder is remelted, the amount of mechanical warp or pre-solder that adheres to the ceramic package body or metal cap fluctuates, and there are some parts that are partially small. Due to the overlapping of a small number of parts, there was a problem that a gap was created and the airtightness could not be maintained.

【0004】図4は従来の電子デバイス用セラミックパ
ッケージの一例を示す封止前の斜視図であり、図5は同
じく封止後の斜視図である。
FIG. 4 is a perspective view before encapsulation showing an example of a conventional ceramic package for electronic devices, and FIG. 5 is a perspective view after encapsulation.

【0005】図4を参照すると、従来の電子デバイス用
セラミックパッケージは、弾性表面波素子等の圧電性を
有する電子デバイス3と、電子デバイス3上に設けられ
た入出力電極と金またはアルミニウムのボンディングワ
イヤ5で接続され外部接続端子6との間に介在する入出
力接続部4と、電子デバイス3が接着剤でダイボンディ
ングされ外部接続端子6となる金属パターンを有する第
一層のセラミック基板11と、電子デバイス3を取り囲
むようにして配設された中空の第二層、第三層のセラミ
ック基板12、13と、半田板とセラミックの熱膨張係
数に近い金属板を圧延し製作された金属キャップ2と、
から構成される。
Referring to FIG. 4, in a conventional ceramic package for electronic devices, an electronic device 3 having a piezoelectric property such as a surface acoustic wave element, an input / output electrode provided on the electronic device 3 and gold or aluminum bonding. An input / output connection portion 4 connected by a wire 5 and interposed between the external connection terminal 6 and a first-layer ceramic substrate 11 having a metal pattern to be the external connection terminal 6 when the electronic device 3 is die-bonded with an adhesive. , A hollow second-layer and third-layer ceramic substrates 12 and 13 arranged so as to surround the electronic device 3, and a metal cap manufactured by rolling a metal plate having a thermal expansion coefficient close to that of a solder plate and a ceramic 2 and
Composed of.

【0006】図4の構成において、第一層、第二層、第
三層のセラミック基板11、12、13からなるセラミ
ックパッケージ本体1と金属キャップ2とを封止した後
の気密性を確保するために、セラミックパッケージ本体
1の上部開口部に形成されたメタライズパターン14と
金属キャップ2の接合面とに十分な予備半田を施した場
合に、半田封止の熱炉を通したときの溶融した余分な半
田が、図5に示すように、金属キャップ2の内側で半田
溜まり18となり電子デバイス3の入出力接続用ボンデ
ィングワイヤ5と接触し電気的不具合となるか、また
は、溶融した余分な半田がセラミックパッケージ本体1
の内部または外部側面に沿って流れ、図5に示す半田の
垂れ19、20ができ、セラミックパッケージ本体1の
外部接続端子6あるいはセラミックパッケージ本体1周
辺の信号パターンにまで達して接触し電気的不具合とな
る問題が生じる。
In the structure shown in FIG. 4, airtightness is ensured after the ceramic package body 1 including the first, second and third layers of ceramic substrates 11, 12, 13 and the metal cap 2 are sealed. For this reason, when sufficient pre-solder is applied to the metallized pattern 14 formed in the upper opening of the ceramic package body 1 and the joint surface of the metal cap 2, it is melted when it is passed through a solder sealing thermal furnace. As shown in FIG. 5, the excess solder becomes a solder pool 18 inside the metal cap 2 and comes into contact with the input / output connection bonding wire 5 of the electronic device 3 to cause an electrical failure or melted excess solder. Is the ceramic package body 1
Flowing along the inside or outside side surface of the ceramic package, the solder drips 19 and 20 shown in FIG. The problem arises.

【0007】[0007]

【発明が解決しようとする課題】上述した従来の電子デ
バイス用セラミックパッケージは、気密性を確保するた
め、十分な予備半田の量を施すと溶融した余分な半田が
金属キャップの内側で半田溜まりとなりパッケージ内部
で接触し電気的不具合となるか、または、セラミックパ
ッケージ本体の内部または外部側面に沿って流れ、外部
接続端子あるいはセラミックパッケージ本体周辺の信号
パターンにまで達して接触し電気的不具合となるなどの
問題点がある。
In the above-described conventional ceramic package for electronic devices, in order to ensure airtightness, when a sufficient amount of preliminary solder is applied, excess solder melted becomes a solder pool inside the metal cap. Electrical contact may occur inside the package, or it may flow along the inside or outside side of the ceramic package body and reach the external connection terminals or even the signal pattern around the ceramic package body to cause electrical failure. There is a problem.

【0008】本発明の目的は、このような従来の欠点を
除去するため、溶融した余分な半田が電気的不具合を起
こすことのない電子デバイス用セラミックパッケージを
提供することにある。
SUMMARY OF THE INVENTION An object of the present invention is to provide a ceramic package for an electronic device in which excess solder melted does not cause an electrical failure in order to eliminate such conventional defects.

【0009】[0009]

【課題を解決するための手段】本発明の電子デバイス用
セラミックパッケージは、電子デバイスを搭載し前記電
子デバイスを外部端子に接続するためのメタライズパタ
ーンが形成された第一層のセラミック基板と、前記電子
デバイスを取り囲むようにして配設される中空のセラミ
ック基板と、前記中空のセラミック基板の上部開口部に
接合し封止するための金属キャップとを有し、前記中空
のセラミック基板の前記上部開口部に形成される封止用
のメタライズパターンと前記中空のセラミック基板の側
面に形成されるメタライズパターンとが連接して形成さ
れることを特徴としている。
A ceramic package for an electronic device according to the present invention comprises a first-layer ceramic substrate on which a metallized pattern for mounting the electronic device and connecting the electronic device to an external terminal is formed. The hollow ceramic substrate arranged so as to surround the electronic device, and a metal cap for joining and sealing the hollow ceramic substrate to the upper opening of the hollow ceramic substrate, the upper opening of the hollow ceramic substrate It is characterized in that the metallization pattern for sealing formed on the portion and the metallization pattern formed on the side surface of the hollow ceramic substrate are connected to each other.

【0010】また、前記中空のセラミック基板が二層以
上からなり、前記中空のセラミック基板の側面のメタラ
イズパターンが前記第一層のセラミック基板まで到達し
ないよう形成されることを特徴としている。
Also, the hollow ceramic substrate is composed of two or more layers, and the metallized pattern on the side surface of the hollow ceramic substrate is formed so as not to reach the first layer ceramic substrate.

【0011】さらに、前記中空のセラミック基板の側面
のメタライズパターンは、前記中空のセラミック基板の
側面の4角であることを特徴としている。
Further, the metallized pattern on the side surface of the hollow ceramic substrate is characterized by being four corners of the side surface of the hollow ceramic substrate.

【0012】また、前記中空のセラミック基板の側面の
メタライズパターンは、前記中空のセラミック基板の側
面の4辺中央部であることを特徴としている。
Further, the metallized pattern on the side surface of the hollow ceramic substrate is characterized by being a central portion on four sides of the side surface of the hollow ceramic substrate.

【0013】また、前記電子デバイスは、弾性表面波素
子等の圧電性を有する電子デバイスであることを特徴と
している。
Further, the electronic device is characterized by being an electronic device having piezoelectricity such as a surface acoustic wave element.

【0014】また、前記金属キャップは、半田板とセラ
ミックの熱膨張係数に近い金属板を圧延し製作されたも
のであることを特徴としている。
Further, the metal cap is characterized by being manufactured by rolling a metal plate having a thermal expansion coefficient close to that of the solder plate and the ceramic.

【0015】[0015]

【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, embodiments of the present invention will be described with reference to the drawings.

【0016】図1は本発明の電子デバイス用セラミック
パッケージの一つの実施の形態を示す封止前の斜視図で
あり、図2は同じく封止後の斜視図である。
FIG. 1 is a perspective view before encapsulation showing one embodiment of a ceramic package for electronic devices of the present invention, and FIG. 2 is a perspective view after encapsulation.

【0017】図1に示す本実施の形態は、従来の電子デ
バイス用セラミックパッケージの構成に加えて、第一
層、第二層、第三層のセラミック基板11、12、13
からなるセラミックパッケージ本体1の上部開口部に形
成されたメタライズパターン14に連接して、セラミッ
クパッケージ本体1の最上層となる第三層のセラミック
基板13の側面4角に半田を逃がすためのメタライズパ
ターン15が形成されている。
In the present embodiment shown in FIG. 1, in addition to the structure of a conventional ceramic package for electronic devices, first, second and third layers of ceramic substrates 11, 12, 13 are provided.
The metallized pattern for connecting the metallized pattern 14 formed in the upper opening of the ceramic package body 1 consisting of the above to release the solder to the four side surfaces of the third-layer ceramic substrate 13 which is the uppermost layer of the ceramic package body 1. 15 is formed.

【0018】なお、図1又は図2において、図4又は図
5に示す構成要素に対応するものは同一の参照数字また
は符号を付し、その説明を省略する。
In FIG. 1 or 2, the components corresponding to those shown in FIG. 4 or 5 are designated by the same reference numerals or symbols, and the description thereof will be omitted.

【0019】次に、本実施の形態のセラミックパッケー
ジについて図1及び図2を参照して詳細に説明する。
Next, the ceramic package of this embodiment will be described in detail with reference to FIGS. 1 and 2.

【0020】図1において、セラミックパッケージ本体
1は、第一層のセラミック基板11と中空の第二層、第
三層のセラミック基板12、13とをそれぞれ重ね合わ
された後、約600℃の電気炉中で焼成されて一体とな
る。
In FIG. 1, a ceramic package body 1 has a first-layer ceramic substrate 11 and hollow second-layer and third-layer ceramic substrates 12 and 13, respectively, which are superposed on each other, and then the electric furnace at about 600.degree. It is baked inside and becomes one.

【0021】弾性表面波素子等の圧電性を有する電子デ
バイス3は、焼成されたセラミックパッケージ本体1を
冷却した後に、第一層のセラミック基板に接着剤でダイ
ボンディングされる。
The piezoelectric electronic device 3 such as a surface acoustic wave device is die-bonded to the first-layer ceramic substrate with an adhesive after cooling the fired ceramic package body 1.

【0022】次に、電子デバイス3上に設けられた入出
力端電極は、金またはアルミニウムのボンディングワイ
ヤにより、第一層セラミック基板11の外部接続端子6
との間に介在する入出力接続部4との間で接続される。
Next, the input / output end electrodes provided on the electronic device 3 are connected to the external connection terminals 6 of the first-layer ceramic substrate 11 by gold or aluminum bonding wires.
Is connected to the input / output connection portion 4 interposed therebetween.

【0023】最後に、半田板とセラミックの熱膨張係数
に近い例えばコバール等の金属板を圧延し製作された金
属キャップ2は、セラミックパッケージ本体1の上部開
口部のメタライズパターン14に予備半田を施された後
に取付けられ、通常240℃程度の熱炉を通り半田が溶
融して接合し封止が完了とされる。
Finally, the metal cap 2 manufactured by rolling a metal plate such as Kovar having a thermal expansion coefficient close to that of the solder plate and ceramic is pre-soldered on the metallized pattern 14 in the upper opening of the ceramic package body 1. After being attached, the solder is usually passed through a thermal furnace of about 240 ° C. and the solder is melted and joined to complete the sealing.

【0024】ここで、金属キャップ2の半田面をセラミ
ックパッケージ本体1側に合わせ半田封止の熱炉を通し
たときに、従来と同様に溶融した余分な半田が生じる
が、図2に示すように、溶融した余分な半田は最上層と
なる第三層のセラミック基板13の4角に形成されたメ
タライズパターン15に流れて半田溜まり16となるた
め、図5の従来例に示すように、金属キャップ2の内側
で半田溜まり18を作ることはなく、また、セラミック
パッケージ本体1の内部または外部側面に沿って流れ、
半田の垂れ19、20ができセラミックパッケージ本体
1の外部接続端子6あるいはセラミックパッケージ本体
1周辺の信号パターンにまで達して接触し電気的不具合
となることもなくなる。
Here, when the solder surface of the metal cap 2 is aligned with the side of the ceramic package body 1 and passed through a solder-sealing thermal furnace, excess molten solder is produced as in the conventional case, but as shown in FIG. In addition, since the excess melted solder flows into the metallized pattern 15 formed at the four corners of the uppermost third-layer ceramic substrate 13 and becomes the solder pool 16, as shown in the conventional example of FIG. The solder pool 18 is not formed inside the cap 2, and it flows along the inner or outer side surface of the ceramic package body 1.
It is possible to prevent the solder dripping 19, 20 from reaching the external connection terminal 6 of the ceramic package body 1 or the signal pattern around the ceramic package body 1 and making contact therewith to cause an electrical failure.

【0025】図3は、本発明の電子デバイス用セラミッ
クパッケージの他の実施の形態を示す斜視図である。
FIG. 3 is a perspective view showing another embodiment of the ceramic package for electronic devices of the present invention.

【0026】図3に示すように、第一層、第二層、第三
層のセラミック基板11、12、13からなるセラミッ
クパッケージ本体1の上部開口部に形成されたメタライ
ズパターン14に連接して、セラミックパッケージ本体
1の最上層となる第三層のセラミック基板13の側面の
4辺中央部に半田を逃がすためのメタライズパターン1
7を有しているので、図2と同様に、溶融した余分な半
田は最上層となる第三層のセラミック基板13の側面の
4辺中央部に形成されたメタライズパターン17に流れ
て半田溜まりとなるため、図5の従来例に示すように、
金属キャップ2の内側で半田溜まり18を作ることはな
く、また、セラミックパッケージ本体1の内部または外
部側面に沿って流れ、半田の垂れ19、20ができセラ
ミックパッケージ本体1の外部接続端子6あるいはセラ
ミックパッケージ本体1周辺の信号パターンにまで達し
て接触し電気的不具合となることもなくなる。
As shown in FIG. 3, the metallized pattern 14 formed in the upper opening of the ceramic package body 1 including the first, second, and third layer ceramic substrates 11, 12, and 13 is connected to the metallized pattern 14. , A metallized pattern 1 for escaping solder to the center of four sides of the side surface of the third layer ceramic substrate 13 which is the uppermost layer of the ceramic package body 1.
7, the molten excess solder flows into the metallized pattern 17 formed at the center of the four sides of the side surface of the uppermost third ceramic substrate 13, as in FIG. Therefore, as shown in the conventional example of FIG.
The solder pool 18 is not formed inside the metal cap 2, and it flows along the inside or outside side surface of the ceramic package body 1 to allow the dripping of the solder 19, 20 and the external connection terminal 6 of the ceramic package body 1 or the ceramic. The signal pattern around the package body 1 does not reach and come into contact with the signal pattern to cause an electrical failure.

【0027】以上の2つの実施の形態において、セラミ
ックパッケージ本体1を三層のセラミック基板から構成
するものとして説明を行ったが、セラミックパッケージ
本体1側面に形成されるメタライズパターン15、17
が外部接続端子6となるメタライズパターンが形成され
た第一のセラミック層11に到達しないための最少の層
数であり、セラミックパッケージ本体1として、セラミ
ック基板が三層以上であればよい。
In the above two embodiments, the ceramic package body 1 is described as being composed of three layers of ceramic substrates, but the metallized patterns 15 and 17 formed on the side surface of the ceramic package body 1 are described.
Is the minimum number of layers that does not reach the first ceramic layer 11 on which the metallized pattern serving as the external connection terminal 6 is formed, and the ceramic package body 1 may have three or more ceramic substrates.

【0028】また、最上層である第三層のセラミック基
板13の4角または4辺中央部のメタライズパターン
は、一方あるいは両方または第一のセラミック層11に
到達しない範囲で側面全周に形成しても良い。
Further, the metallization patterns at the four corners or the central portions of the four sides of the uppermost third layer ceramic substrate 13 are formed on the entire circumference of the side surface so as not to reach one or both or the first ceramic layer 11. May be.

【0029】[0029]

【発明の効果】以上説明したように、本発明の電子デバ
イス用セラミックパッケージは、3層以上からなるセラ
ミック基板の少なくとも最上層の側面4角または4辺中
央部に、金属キャップで半田封止する際に生じる溶融し
た余分な半田を逃がすメタライズパターンを形成するこ
とにより、余分な半田が引き起こす電気的不具合を防止
できるという効果がある。
As described above, the ceramic package for an electronic device of the present invention is solder-sealed with a metal cap on at least the four side faces or the center of the four sides of the uppermost layer of the ceramic substrate having three or more layers. By forming a metallized pattern that allows the excess solder that is melted at that time to escape, it is possible to prevent electrical defects caused by the excess solder.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の電子デバイス用セラミックパッケージ
の一つの実施の形態を示す封止前の斜視図である。
FIG. 1 is a perspective view showing an embodiment of a ceramic package for an electronic device of the present invention before sealing.

【図2】本発明の電子デバイス用セラミックパッケージ
の一つの実施の形態を示す封止後の斜視図である。
FIG. 2 is a perspective view showing an embodiment of a ceramic package for an electronic device of the present invention after encapsulation.

【図3】本発明の電子デバイス用セラミックパッケージ
の他の実施の形態を示す斜視図である。
FIG. 3 is a perspective view showing another embodiment of the ceramic package for electronic devices of the present invention.

【図4】従来の電子デバイス用セラミックパッケージの
一例を示す封止前の斜視図である。
FIG. 4 is a perspective view showing an example of a conventional ceramic package for electronic devices before sealing.

【図5】従来の電子デバイス用セラミックパッケージの
一例を示す封止後の斜視図である。
FIG. 5 is a perspective view showing an example of a conventional ceramic package for electronic devices after sealing.

【符号の説明】 1 セラミックパッケージ本体 2 金属キャップ 3 電子デバイス 4 入出力接続部 5 ボンディングワイヤ 6 外部接続端子 11 第一層のセラミック基板 12 第二層のセラミック基板 13 第三層のセラミック基板 14、15、17 メタライズパターン 16、18 半田溜まり 19、20 半田の垂れ[Explanation of symbols] 1 Ceramic package body 2 metal caps 3 electronic devices 4 I / O connection 5 Bonding wire 6 External connection terminal 11 Ceramic substrate of the first layer 12 Second layer ceramic substrate 13 Third layer ceramic substrate 14, 15, 17 metallized patterns 16, 18 Solder pool 19, 20 Solder dripping

Claims (6)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 電子デバイスを搭載し前記電子デバイス
を外部端子に接続するためのメタライズパターンが形成
された第一層のセラミック基板と、前記電子デバイスを
取り囲むようにして配設される中空のセラミック基板
と、前記中空のセラミック基板の上部開口部に接合し封
止するための金属キャップとを有し、前記中空のセラミ
ック基板の前記上部開口部に形成される封止用のメタラ
イズパターンと前記中空のセラミック基板の側面に形成
されるメタライズパターンとが連接して形成されること
を特徴とする電子デバイス用セラミックパッケージ。
1. A first layer ceramic substrate on which an electronic device is mounted and a metallized pattern for connecting the electronic device to an external terminal is formed, and a hollow ceramic which is arranged so as to surround the electronic device. A substrate and a metal cap for joining and sealing to the upper opening of the hollow ceramic substrate, and a metallizing pattern for sealing formed in the upper opening of the hollow ceramic substrate and the hollow The ceramic package for an electronic device, wherein the ceramic package is formed in contact with the metallized pattern formed on the side surface of the ceramic substrate.
【請求項2】 前記中空のセラミック基板が二層以上か
らなり、前記中空のセラミック基板の側面のメタライズ
パターンが前記第一層のセラミック基板まで到達しない
よう形成されることを特徴とする請求項1記載の電子デ
バイス用セラミックパッケージ。
2. The hollow ceramic substrate is composed of two or more layers, and the metallized pattern on the side surface of the hollow ceramic substrate is formed so as not to reach the ceramic substrate of the first layer. A ceramic package for an electronic device as described above.
【請求項3】 前記中空のセラミック基板の側面のメタ
ライズパターンは、前記中空のセラミック基板の側面の
4角であることを特徴とする請求項1又は請求項2記載
の電子デバイス用セラミックパッケージ。
3. The ceramic package for an electronic device according to claim 1, wherein the metallization pattern on the side surface of the hollow ceramic substrate is a four-sided corner of the side surface of the hollow ceramic substrate.
【請求項4】 前記中空のセラミック基板の側面のメタ
ライズパターンは、前記中空のセラミック基板の側面の
4辺中央部であることを特徴とする請求項1又は請求項
2記載の電子デバイス用セラミックパッケージ。
4. The ceramic package for an electronic device according to claim 1, wherein the metallization pattern on the side surface of the hollow ceramic substrate is a central portion on four sides of the side surface of the hollow ceramic substrate. .
【請求項5】 前記電子デバイスは、弾性表面波素子等
の圧電性を有する電子デバイスであることを特徴とする
請求項1、2、3及び4記載の電子デバイス用セラミッ
クパッケージ。
5. The ceramic package for an electronic device according to claim 1, wherein the electronic device is an electronic device having piezoelectricity such as a surface acoustic wave element.
【請求項6】 前記金属キャップは、半田板とセラミッ
クの熱膨張係数に近い金属板を圧延し製作されたもので
あることを特徴とする請求項1、2、3、4及び5記載
の電子デバイス用セラミックパッケージ。
6. The electronic device according to claim 1, wherein the metal cap is manufactured by rolling a metal plate having a thermal expansion coefficient close to that of a solder plate and a ceramic. Ceramic package for devices.
JP27600999A 1999-09-29 1999-09-29 Ceramic package for electronic devices Expired - Fee Related JP3445761B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27600999A JP3445761B2 (en) 1999-09-29 1999-09-29 Ceramic package for electronic devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27600999A JP3445761B2 (en) 1999-09-29 1999-09-29 Ceramic package for electronic devices

Publications (2)

Publication Number Publication Date
JP2001102468A JP2001102468A (en) 2001-04-13
JP3445761B2 true JP3445761B2 (en) 2003-09-08

Family

ID=17563521

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27600999A Expired - Fee Related JP3445761B2 (en) 1999-09-29 1999-09-29 Ceramic package for electronic devices

Country Status (1)

Country Link
JP (1) JP3445761B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6627987B1 (en) * 2001-06-13 2003-09-30 Amkor Technology, Inc. Ceramic semiconductor package and method for fabricating the package
JP5907454B2 (en) * 2011-12-22 2016-04-26 住友電工デバイス・イノベーション株式会社 Semiconductor device and device package member
CN106409772B (en) * 2016-11-30 2019-01-22 济南市半导体元件实验所 Highly reliable surface-pasted diode of one kind and preparation method thereof

Also Published As

Publication number Publication date
JP2001102468A (en) 2001-04-13

Similar Documents

Publication Publication Date Title
US6815869B2 (en) Surface acoustic wave device
US6815313B2 (en) Electronic component to be mounted on a circuit board having electronic circuit device sealed therein and method of manufacturing the same
JPH06283301A (en) Composite chip electronic parts and their manufacture
JP2005039168A (en) Ceramic package and tantalum electrolytic capacitor using the same
JP3445761B2 (en) Ceramic package for electronic devices
JP2534881B2 (en) Hermetically sealed circuit device
JP2000223606A (en) Electronic component device
US5475567A (en) Method for hermetically sealing a single layer ceramic thick film electronic module
JPS59111350A (en) Semiconductor device
JP3728813B2 (en) Electronic components
JP2870501B2 (en) Semiconductor device
JPS61198656A (en) Semiconductor device
JP2004047897A (en) Electronic part and manufacture thereof
JPH069519Y2 (en) High frequency circuit mounting structure
JP3850338B2 (en) Wiring board
JP3722737B2 (en) Wiring board
JP2002076155A (en) Electronic component
JPS6365649A (en) Pickage for semiconductor
JPH0710495Y2 (en) Semiconductor device
JP2000022012A (en) Electronic component device
JP3020783B2 (en) Package for storing semiconductor elements
JP2011176089A (en) Airtight package
JPH0457357A (en) Integrated circuit device
JPH0794670A (en) Hybrid integrated circuit device
JPH0666128U (en) Surface mount crystal oscillator

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090627

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 6

Free format text: PAYMENT UNTIL: 20090627

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090627

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees