JP5907454B2 - Semiconductor device and device package member - Google Patents
Semiconductor device and device package member Download PDFInfo
- Publication number
- JP5907454B2 JP5907454B2 JP2011281728A JP2011281728A JP5907454B2 JP 5907454 B2 JP5907454 B2 JP 5907454B2 JP 2011281728 A JP2011281728 A JP 2011281728A JP 2011281728 A JP2011281728 A JP 2011281728A JP 5907454 B2 JP5907454 B2 JP 5907454B2
- Authority
- JP
- Japan
- Prior art keywords
- wall
- metal layer
- frame
- frame body
- brazing material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 76
- 239000002184 metal Substances 0.000 claims description 125
- 239000000463 material Substances 0.000 claims description 76
- 238000005219 brazing Methods 0.000 claims description 74
- 239000012212 insulator Substances 0.000 claims description 6
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 5
- 150000004767 nitrides Chemical class 0.000 claims description 4
- 239000000919 ceramic Substances 0.000 description 7
- 238000007747 plating Methods 0.000 description 6
- 229910015363 Au—Sn Inorganic materials 0.000 description 4
- 230000000052 comparative effect Effects 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 229910000833 kovar Inorganic materials 0.000 description 2
- 238000005201 scrubbing Methods 0.000 description 2
- 229910002704 AlGaN Inorganic materials 0.000 description 1
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 1
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- 229910000673 Indium arsenide Inorganic materials 0.000 description 1
- 235000014676 Phragmites communis Nutrition 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Landscapes
- Semiconductor Lasers (AREA)
Description
本発明は、半導体装置およびデバイスパッケージ部材に関する。 The present invention relates to a semiconductor device and a device package member.
半導体チップが搭載されたケース本体上に、半導体チップを囲んでセラミック層を設け、そのセラミック層上にキャップを設けた半導体装置が知られている(特許文献1参照)。 A semiconductor device is known in which a ceramic layer is provided on a case body on which a semiconductor chip is mounted so as to surround the semiconductor chip and a cap is provided on the ceramic layer (see Patent Document 1).
キャップは、例えばロウ材によってセラミック層の上面に設けられた金属層に接合される。キャップと金属層とを十分な強度で接合させるには、ロウ材の量を適切にコントロールすることが求められる。しかしながら、昨今の小型化が進んだ半導体装置においては、ロウ材の適正量は微量なものとなり、その量をコントロールすることは難しい。このため、キャップを金属層に十分な強度で接合できない場合がある。 The cap is bonded to a metal layer provided on the upper surface of the ceramic layer by, for example, a brazing material. In order to join the cap and the metal layer with sufficient strength, it is necessary to appropriately control the amount of the brazing material. However, in the recent miniaturized semiconductor devices, the appropriate amount of brazing material is very small, and it is difficult to control the amount. For this reason, the cap may not be bonded to the metal layer with sufficient strength.
本発明は、上記課題に鑑みなされたものであり、キャップと金属層とを十分な強度で接合させることが可能な半導体装置およびデバイスパッケージ部材を提供することを目的とする。 The present invention has been made in view of the above problems, and an object thereof is to provide a semiconductor device and a device package member capable of joining a cap and a metal layer with sufficient strength.
本発明は、半導体チップが搭載されたベース板と、前記ベース板上に前記半導体チップを囲んで設けられた絶縁体からなる枠体と、前記枠体の上面全周および前記枠体の上面から連続して前記枠体の内壁および外壁の少なくとも一方に延在して設けられた金属層と、前記枠体の上面に設けられた前記金属層にロウ材を介して接合されたキャップと、を備えることを特徴とする半導体装置である。本発明によれば、キャップを金属層に十分な強度で接合させることができる。 The present invention includes a base plate on which a semiconductor chip is mounted, a frame made of an insulator provided on the base plate so as to surround the semiconductor chip, an entire upper surface of the frame, and an upper surface of the frame A metal layer continuously extending on at least one of the inner wall and the outer wall of the frame, and a cap joined to the metal layer provided on the upper surface of the frame via a brazing material; A semiconductor device is provided. According to the present invention, the cap can be bonded to the metal layer with sufficient strength.
上記構成において、前記金属層は、前記枠体の上面から内壁および外壁の両方に延在して設けられている構成とすることができる。この構成によれば、RF(Radio Frequency)特性に及ぼす影響を抑えることができる。 The said structure WHEREIN: The said metal layer can be set as the structure extended and provided to both the inner wall and the outer wall from the upper surface of the said frame. According to this configuration, the influence on the RF (Radio Frequency) characteristic can be suppressed.
上記構成において、前記枠体の内壁および外壁に設けられた前記金属層は、前記枠体の上面からの前記延在する長さが同じである構成とすることができる。この構成によれば、枠体の外壁側でのロウ材の拡散状態を確認することで、内壁側のロウ材の拡散状態を推測することができ、半導体チップが搭載された部分にまでロウ材が流れ出ていないかを確認することができる。 The said structure WHEREIN: The said metal layer provided in the inner wall and outer wall of the said frame can be set as the structure where the said extending length from the upper surface of the said frame is the same. According to this configuration, by confirming the diffusion state of the brazing material on the outer wall side of the frame, the diffusion state of the brazing material on the inner wall side can be estimated, and the brazing material can be applied to the portion where the semiconductor chip is mounted. Can be confirmed whether or not.
上記構成において、前記枠体の外壁に設けられた前記金属層は、前記枠体の内壁に設けられた前記金属層よりも、前記枠体の上面からの前記延在する長さが長い構成とすることができる。この構成によれば、枠体の内壁側に流れ出るロウ材の量を少なくでき、ロウ材が半導体チップにまで拡散することを抑制できる。 In the above configuration, the metal layer provided on the outer wall of the frame body has a configuration in which the extending length from the upper surface of the frame body is longer than the metal layer provided on the inner wall of the frame body. can do. According to this configuration, the amount of the brazing material flowing out to the inner wall side of the frame can be reduced, and the brazing material can be prevented from diffusing into the semiconductor chip.
上記構成において、前記枠体の側壁に配置された、前記半導体チップを外部に電気的に接続させるリードを具備し、前記枠体の内壁および外壁の少なくとも一方に設けられた前記金属層のうち前記リード上に位置する部分は、他の部分よりも、前記枠体の上面からの前記延在する長さが短い構成とすることができる。この構成によれば、RF特性に及ぼす影響をより抑制することができる。 In the above-described configuration, a lead disposed on a side wall of the frame body for electrically connecting the semiconductor chip to the outside is provided, and the metal layer of the metal layer provided on at least one of the inner wall and the outer wall of the frame body The part located on the lead may have a configuration in which the extending length from the upper surface of the frame body is shorter than the other part. According to this configuration, the influence on the RF characteristics can be further suppressed.
上記構成において、前記半導体チップは、窒化物半導体またはGaAs系半導体からなるFETである構成とすることができる。 The said structure WHEREIN: The said semiconductor chip can be set as the structure which is FET which consists of a nitride semiconductor or a GaAs type semiconductor.
本発明は、ベース板と、前記ベース板状の実装領域を囲んで設けられた絶縁体からなる枠体と、前記枠体の上面全周および前記枠体の上面から連続して前記枠体の内壁および外壁の少なくとも一方に延在して設けられ、ロウ材を介してキャップを接合するための金属層と、を備えることを特徴とするデバイスパッケージ部材である。本発明によれば、キャップを金属層に十分な強度で接合させることができる。 The present invention relates to a base plate, a frame made of an insulator provided so as to surround the base plate-shaped mounting region, an entire upper surface of the frame, and an upper surface of the frame continuously from the upper surface of the frame. A device package member, comprising: a metal layer extending on at least one of the inner wall and the outer wall and for joining the cap via a brazing material. According to the present invention, the cap can be bonded to the metal layer with sufficient strength.
本発明によれば、キャップを金属層に十分な強度で接合させることができる。 According to the present invention, the cap can be bonded to the metal layer with sufficient strength.
まず、比較例1に係る半導体装置について説明する。図1(a)は、比較例1に係る半導体装置の上面図の例であり、図1(b)は、図1(a)のA方向から見た側面図の例である。なお、図1(a)においては、キャップ及びロウ材を透視して図示している。図1(a)及び図1(b)のように、ベース板72上に搭載された半導体チップ(不図示)を囲んで、例えばセラミックからなる枠体74が、ベース板72上に設けられている。枠体74の側壁には、半導体チップを外部に電気的に接続させるためのリード76が配置されている。枠体74の上面には金属層80が設けられており、この金属層80に、例えばコバールからなるキャップ78が、例えばAu−Snからなるロウ材により接合されている。このような構成によって、半導体チップは気密封止されている。
First, a semiconductor device according to Comparative Example 1 will be described. FIG. 1A is an example of a top view of a semiconductor device according to Comparative Example 1, and FIG. 1B is an example of a side view as viewed from the A direction of FIG. In FIG. 1A, the cap and the brazing material are shown through. As shown in FIGS. 1A and 1B, a
次に、キャップを接合させる際に生じる課題について説明する。図2(a)は、枠体74の断面図の例であり、図2(b)は、キャップ78の接合で生じる課題を説明するための半導体装置の斜視図の例である。図2(a)のように、枠体74の上面に金属層80が設けられている。この金属層80の上面にロウ材を用いてキャップ78が接合される。キャップ78を金属層80の上面に接合させる際、ロウ材の使用量が少ないと、キャップ78が金属層80に十分な強度で接合されない。これを回避するため、ロウ材を多めに使用して、キャップ78を金属層80に接合させることがなされる。しかしながら、ロウ材の使用量が多過ぎると、図2(b)のように、キャップ78を金属層80の上面に接合させる際のスクラブ工程にて、ロウ材82が枠体74の内壁及び外壁に流れ出ることがある。これにより、金属層80上面のロウ材が少なくなり、その結果、キャップ78が金属層80に十分な強度で接合されずに、半導体チップを気密封止できない場合がある。
Next, problems that occur when the cap is joined will be described. FIG. 2A is an example of a cross-sectional view of the
ロウ材の使用量を適切にコントロールすれば、キャップ78と金属層80とを十分な強度で接合させることができる。しかしながら、昨今の半導体装置の小型化により、半導体チップの大きさは例えば1mm×1mm以下となり、枠体74の大きさは例えば3.3mm×3.5mm以下となっている。これにより、枠体74の幅Wも例えば0.5mm以下と細くなり、ロウ材の適正量は微量なものとなっている。このため、ロウ材の使用量を適切にコントロールすることは難しい。そこで、ロウ材の使用量を厳密にコントロールせずとも、キャップと金属層とを十分な強度で接合させることが可能な半導体装置の実施例を以下に説明する。
If the amount of brazing material used is appropriately controlled, the
図3(a)は、実施例1に係る半導体装置の斜視図の例であり、図3(b)は、キャップとロウ材とを透視した場合の斜視図の例である。図3(a)及び図3(b)のように、例えばCuなどの金属からなるベース板12上の実装領域に、例えば窒化物系半導体やGaAs系半導体からなるFET(Field effect transistor)などの半導体チップ14、入力回路基板16、及び出力回路基板18が搭載されている。なお、窒化物半導体の例として、GaN、InN、AlN、AlGaN、InGaN、及びAlInGaNが挙げられる。GaAs系半導体の例として、GaAs、InAs、AlAs、InGaAs、AlGaAs、及びInAlGaAsが挙げられる。
FIG. 3A is an example of a perspective view of the semiconductor device according to the first embodiment, and FIG. 3B is an example of a perspective view when a cap and a brazing material are seen through. As shown in FIGS. 3A and 3B, for example, an FET (Field Effect Transistor) made of a nitride semiconductor or a GaAs semiconductor is mounted on the mounting region on the
ベース板12は、図1(a)に示したベース板72と同様な形状をしている。半導体チップ14、入力回路基板16、及び出力回路基板18が搭載された実装領域を囲んで、例えばセラミックなどの絶縁体からなる第1枠体20が、ベース板12上に設けられている。第1枠体20は、半導体チップ14、入力回路基板16、及び出力回路基板18の周りを完全に囲んでいる。第1枠体20上に、半導体チップ14などを外部に電気的に接続させるための、例えばコバールなどの金属からなるリード22が設けられている。リード22は、例えば高周波信号の入出力に用いられる。リード22と、半導体チップ14、入力回路基板16、及び出力回路基板18とは、例えばAuなどの金属からなるボンディングワイヤ24により電気的に接続されている。
The
第1枠体20上に、リード22を間に挟むようにして、例えばセラミックなどの絶縁体からなる第2枠体26が設けられている。第2枠体26は、例えば第1枠体20の上面に接して設けられている。第2枠体26も、半導体チップ14、入力回路基板16、及び出力回路基板18の周りを完全に囲んでいる。リード22を挟む部分の第2枠体26は凹型をしている。これにより、リード22は、第1枠体20の側壁と第2枠体26の側壁との間に、隙間が生じることなく配置されている。第2枠体26の上面から連続して内壁及び外壁に延在して金属層28が設けられている。金属層28は、第2枠体26の上面全周を覆い、内壁及び外壁を1周して設けられている。金属層28の上面には、例えばAu−Snなどのロウ材30によりキャップ32が接合されている。
A
ここで、キャップ32をロウ材30により金属層28に接合させる工程を説明する。図4(a)及び図4(b)は、キャップ32を金属層28に接合させる工程を説明するための断面図の例である。図4(a)のように、金属層28の上面にペレット状のロウ材30を搭載した後、キャップ32をロウ材30上に位置決めする。図4(b)のように、キャップ32をロウ材30上に位置決めした状態でロウ材30を加熱して、キャップ32を金属層28の上面に接合させる。このとき、ロウ材30が足りなくなることがないように多めに用いた場合、キャップ32を接合させる際のスクラブ工程にて、ロウ材30が第2枠体26の内壁及び外壁に設けられた金属層28上に流れ出る場合がある。しかしながら、金属層28の表面積が、比較例1の場合に比べて大きいため、ロウ材30が、金属層28を越えて濡れ性の悪い第2枠体26の内壁及び外壁までは流れ出にくい。
Here, the process of joining the
このように、第2枠体26の上面全周とその上面から連続して内壁及び外壁に延在して金属層28を設けることで、キャップ32の接合に用いるロウ材30の使用量を厳密にコントロールせずに多く使用した場合でも、ロウ材30は金属層28上に留まり易くなる。ロウ材30が金属層28上に留まることで、ロウ材30は、第2枠体26の内壁及び外壁の金属層28を伝って量の多い箇所から少ない箇所に回り込むようになり、金属層28上で均一化される。これにより、第2枠体26の上面のロウ材30が少なくなることを抑制でき、キャップ32を金属層28に十分な強度で接合させることができる。したがって、半導体チップ14などを、第1枠体20、第2枠体26、及びキャップ32によって気密封止することができる。
As described above, the entire amount of the upper surface of the
次に、図5を用いて、金属層28について詳しく説明する。図5は、第2枠体26の一部分の断面図の例である。図5のように、第2枠体26の上面から連続して内壁及び外壁に延在して設けられた金属層28は、Niメッキ層34とAuメッキ層36との積層である。第2枠体26の内壁及び外壁に設けられた金属層28は、第2枠体26の上面からの長さが同じになっている。例えば、第2枠体26の内壁及び外壁に設けられた金属層28は、第2枠体26の上面からの長さHが、第2枠体26の幅Wの半分となっている。
Next, the
図5のように、第2枠体26の内壁及び外壁に設けられた金属層28を、第2枠体26の上面からの長さを同じとすることの利点を説明する。図6は、第2枠体26の内側部分にロウ材30が流れ出た場合に生じ得る課題を説明するための図である。なお、図6は、リフロー加熱の途中状態を図示しており、キャップの図示は省略している。図6のように、第2枠体26の内側部分の実装領域には、半導体チップ14、入力回路基板16、及び出力回路基板18が、例えばAu−Snなどのロウ材38を用いて搭載されている。キャップ32の接合に用いるロウ材30が、半導体チップ14などが搭載された部分にまで流れ出ると、ロウ材30とロウ材38とが合わさり、ボンディングワイヤ24に接触してしまう場合がある。これにより、半導体装置が正常に動作しなくなる場合がある。
As shown in FIG. 5, an advantage of making the
したがって、ロウ材30が、半導体チップ14などが搭載された部分にまで流れ出ていないことを確認できることが望ましい。しかしながら、半導体チップ14などは気密封止されているため、直接目視して確認することはできない。そこで、第2枠体26の内壁及び外壁に設けられた金属層28を、第2枠体26の上面から同じ長さにする。これにより、第2枠体26の内壁側及び外壁側に流れ出るロウ材30の状態を同様にすることができる。つまり、第2枠体26の外壁側でのロウ材30の拡散状態を確認することで、内壁側のロウ材30の拡散状態を推測することができる。これにより、半導体チップ14などが搭載された部分にまでロウ材30が流れ出ていないかを確認することができる。
Therefore, it is desirable that it can be confirmed that the
図5のように、第2枠体26の内壁及び外壁に設けられた金属層28は、第2枠体26の上面からの長さHが、第2枠体26の幅Wの半分程度である場合が好ましい。これにより、金属層28の表面積を、金属層28が第2枠体26の上面にのみ設けられた場合に比べて2倍程度にすることができ、その結果、ロウ材30の付着面積を2倍程度にすることができる。よって、ロウ材30の使用量を厳密にコントロールせずに多く使用した場合でも、ロウ材30は金属膜28上に留まり易くなる。したがって、第2枠体26の上面のロウ材30が少なくなることを抑制でき、キャップ32を金属層28に十分な強度で接合させることができる。また、金属層28の長さHが長いと、金属層28とリード22とが近づくことになる。リード22は高周波信号の入出力に用いられるため、金属層28がリード22に近づくと、RF(Radio Frequency)特性に影響を及ぼす場合がある。そこで、金属層28の長さHを第2枠体26の幅Wの半分程度とすることで、金属層28とリード22との間をある程度離すことができ、RF特性に及ぼす影響を抑えることができる。
As shown in FIG. 5, the
第2枠体26の外壁に設けられた金属層と、内壁に設けられた金属層とが、第2枠体26の上面からの長さが異なる場合でもよい。図7(a)は、実施例1の変形例1に係る半導体装置の斜視図の例であり、図7(b)は、枠体の断面図の例である。なお、図7(a)においては、キャップ及びロウ材を透視して図示している。図7(a)及び図7(b)のように、第2枠体26の上面から内壁及び外壁に延在する金属層28aは、外壁での金属層28aの方が、内壁での金属層28aよりも、第2枠体26の上面からの長さが長くなっている。その他の構成については、実施例1と同じであるため、ここでは説明を省略する。
The metal layer provided on the outer wall of the
図7(a)及び図7(b)のように、第2枠体26の外壁の金属層28aを、内壁の金属層28aよりも、第2枠体26の上面から長くすることで、第2枠体26の外壁側に流れ出るロウ材30の量を多くすることができる。つまり、第2枠体26の内壁側に流れ出るロウ材30の量を少なくでき、その結果、ロウ材30が半導体チップ14などの搭載部分にまで拡散することを抑制できる。
As shown in FIGS. 7A and 7B, the
実施例2は、金属層が、第2枠体の上面から外壁に延在している場合の例である。図8(a)は、実施例2に係る半導体装置の斜視図の例であり、図8(b)は、枠体の断面図の例である。なお、図8(a)においては、キャップ及びロウ材を透視して図示している。図8(a)及び図8(b)のように、金属層42は第2枠体26の上面から外壁に延在して設けられている。金属層42は第2枠体26の内壁には設けられていない。実施例2に係る半導体装置のその他の構成については、実施例1と同じであり、図3(a)及び図3(b)で説明しているため、ここでは説明を省略する。
Example 2 is an example in which the metal layer extends from the upper surface of the second frame to the outer wall. FIG. 8A is an example of a perspective view of the semiconductor device according to the second embodiment, and FIG. 8B is an example of a cross-sectional view of the frame. In FIG. 8A, the cap and the brazing material are shown through. As shown in FIGS. 8A and 8B, the
図8(a)及び図8(b)のように、第2枠体26の上面から外壁に延在して金属層42を設けた場合でも、キャップ32の接合に用いるロウ材30は、金属層42上に留まり易くなる。よって、この場合でも、第2枠体26の上面のロウ材30が少なくなることを抑制でき、キャップ32を金属層28に十分な強度で接合させることができる。
As shown in FIGS. 8A and 8B, even when the
実施例3は、金属層が、第2枠体の上面から内壁に延在している場合の例である。図9(a)は、実施例3に係る半導体装置の斜視図の例であり、図9(b)は、枠体の断面図の例である。なお、図9(a)においては、キャップ及びロウ材を透視して図示している。図9(a)及び図9(b)のように、金属層52は第2枠体26の上面から内壁に延在して設けられている。金属層52は第2枠体26の外壁には設けられていない。実施例3に係る半導体装置のその他の構成については、実施例1と同じであり、図3(a)及び図3(b)で説明しているため、ここでは説明を省略する。
Example 3 is an example where the metal layer extends from the upper surface of the second frame to the inner wall. FIG. 9A is an example of a perspective view of the semiconductor device according to the third embodiment, and FIG. 9B is an example of a cross-sectional view of the frame. In FIG. 9A, the cap and the brazing material are shown through. As shown in FIGS. 9A and 9B, the
図9(a)及び図9(b)のように、第2枠体26の上面から内壁に延在して金属層52を設けた場合でも、図8(a)及び図8(b)と同様に、キャップ32の接合に用いるロウ材30は、金属層52上に留まり易くなる。よって、この場合でも、第2枠体26の上面のロウ材30が少なくなることを抑制でき、キャップ32を金属層28に十分な強度で接合させることができる。
As shown in FIGS. 9A and 9B, even when the
実施例1から実施例3のように、金属層は、第2枠体の上面から連続して内壁及び外壁の少なくとも一方に延在して設けられている場合であればよい。この場合であれば、第2枠体の上面のロウ材が少なくなることを抑制でき、キャップを金属層に十分な強度で接合させることができる。特に、実施例1のように、金属層を第2枠体の上面から内壁及び外壁に延在して設ける場合が好ましい。この場合、実施例2及び実施例3のように、金属層を第2枠体の上面から内壁又は外壁に延在して設けた場合に比べて、金属層の表面積を同じにしたときに、金属層とリードとの間隔を離すことができる。よって、キャップと金属層とを十分な強度で接合させつつ、RF特性に及ぼす影響を抑えることができる。 As in Example 1 to Example 3, the metal layer may be provided so as to extend continuously from at least one of the inner wall and the outer wall from the upper surface of the second frame. In this case, it is possible to suppress the brazing material on the upper surface of the second frame body from being reduced, and the cap can be bonded to the metal layer with sufficient strength. In particular, as in Example 1, it is preferable to provide the metal layer extending from the upper surface of the second frame to the inner wall and the outer wall. In this case, as in Example 2 and Example 3, when the metal layer has the same surface area as compared to the case where the metal layer extends from the upper surface of the second frame to the inner wall or the outer wall, The distance between the metal layer and the lead can be increased. Therefore, it is possible to suppress the influence on the RF characteristics while bonding the cap and the metal layer with sufficient strength.
実施例1から実施例3において、第2枠体26の内壁及び外壁の少なくとも一方に設けられた金属層は、内壁及び外壁を1周して設けられている場合に限らず、途中で一部途切れている場合でもよい。しかしながら、リフロー時に、ロウ材が第2枠体26の内壁及び外壁の金属層を伝って均一化されることを考慮すると、金属層は内壁及び外壁を1周して設けられている場合が好ましい。
In the first to third embodiments, the metal layer provided on at least one of the inner wall and the outer wall of the
図10は、実施例4に係る半導体装置の斜視図の例である。なお、図10においては、キャップ及びロウ材を透視して図示している。図10のように、第2枠体26の上面から内壁及び外壁に延在して金属層62が設けられている。第2枠体26の内壁及び外壁に設けられた金属層62は、リード22上に位置する部分64で、他の部分よりも、第2枠体26の上面からの長さが短くなっている。実施例4に係る半導体装置のその他の構成については、実施例1と同じであり、図3(a)及び図3(b)で説明しているため、ここでは説明を省略する。
FIG. 10 is an example of a perspective view of a semiconductor device according to the fourth embodiment. In FIG. 10, the cap and the brazing material are seen through. As shown in FIG. 10, a
図10のように、第2枠体26の内壁及び外壁に設けられた金属層62のうちリード22上に位置する部分64を、他の部分よりも、第2枠体26の上面からの長さを短くする。これにより、実施例1と比べて、金属層62の表面積を僅かに減少させただけで、リード22と金属層62との間隔を広げることができる。よって、キャップ32と金属層62とを十分な強度で接合させることができると共に、RF特性に及ぼす影響をより抑制することができる。
As shown in FIG. 10, the
リード22上に位置する部分では、金属層62が設けられていない場合でもよいが、リフロー時に、ロウ材30が第2枠体26の内壁及び外壁の金属層62を伝って均一化されることを考慮すると、リード22上にも金属層62が設けられている場合が好ましい。
Although the
金属層62は、第2枠体26の上面から内壁及び外壁に延在している場合に限られず、第2枠体26の上面から内壁又は外壁に延在している場合でもよい。
The
実施例1から実施例4では、ベース板12上の実装領域を囲んで設けられた第1枠体20及び第2枠体26と、第2枠体26の上面から連続して内壁及び外壁の少なくとも一方に延在する金属層と、を備えるデバイスパッケージ部材を示した。このようなデバイスパッケージ部材は、実装領域に半導体チップが実装される場合に限られず、その他のデバイスチップが実装されてもよい。
In the first to fourth embodiments, the
実施例1から実施例4において、金属層はNiメッキ層とAuメッキ層との積層で、ロウ材はAu−Snの場合を例に示したが、その他の材料を用いる場合でもよい。ただし、金属層は、ロウ材に含まれる元素を少なくとも1つ有することが好ましい。これにより、金属層とロウ材との濡れ性を良好にすることができる。 In the first to fourth embodiments, the metal layer is a laminate of a Ni plating layer and an Au plating layer, and the brazing material is Au—Sn. However, other materials may be used. However, the metal layer preferably has at least one element contained in the brazing material. Thereby, the wettability between the metal layer and the brazing material can be improved.
また、キャップ32は、金属からなる場合だけでなく、セラミックなどの絶縁体からなる場合でもよい。この場合は、キャップ32に金属層を形成し、このキャップ32に設けた金属層と、第2枠体26上面の金属層とをロウ材で接合させればよい。また、半導体チップ14などは気密封止されている場合を例に示したが、気密封止されていない場合でもよい。
In addition, the
以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。 Although the embodiments of the present invention have been described in detail above, the present invention is not limited to such specific embodiments, and various modifications and changes can be made within the scope of the gist of the present invention described in the claims. It can be changed.
12 ベース板
14 半導体チップ
16 入力回路基板
18 出力回路基板
20 第1枠体
22 リード
24 ボンディングワイヤ
26 第2枠体
28 金属層
28a 金属層
30 ロウ材
32 キャップ
34 Niメッキ層
36 Auメッキ層
38 ロウ材
42 金属層
52 金属層
62 金属層
64 リード上に位置する部分
DESCRIPTION OF
Claims (7)
前記ベース板上に前記半導体チップを囲んで設けられた絶縁体からなる枠体と、
前記枠体の側壁に配置された、前記半導体チップを外部に電気的に接続させるリードと、
前記枠体の上面全周および前記枠体の上面から連続して前記枠体の内壁および外壁の少なくとも一方に延在して前記内壁および前記外壁の少なくとも一方を1周して設けられた金属層と、
前記枠体の上面に設けられた前記金属層にロウ材を介して接合されたキャップと、を備え、
前記枠体の内壁および外壁の少なくとも一方における前記金属層において、前記リード上に位置する部分は、他の部分よりも、前記枠体の上面からの前記延在する長さが短いことを特徴とする半導体装置。 A base plate on which a semiconductor chip is mounted;
A frame made of an insulator provided on the base plate so as to surround the semiconductor chip;
A lead disposed on the side wall of the frame for electrically connecting the semiconductor chip to the outside;
The frame of the top all around and the frame body inner wall and the metal layer provided at least one of the in one round of the outer wall continuously from the upper surface extends to at least one of the inner and outer walls of the frame of the When,
A cap joined to the metal layer provided on the upper surface of the frame body via a brazing material ,
In the metal layer on at least one of the inner wall and the outer wall of the frame body, the portion located on the lead has a shorter length extending from the upper surface of the frame body than the other portion. Semiconductor device.
前記枠体の内壁および外壁に設けられた前記金属層の前記他の部分は、前記枠体の上面からの前記延在する長さが同じであることを特徴とする請求項2記載の半導体装置。 In the metal layer on both the inner wall and the outer wall of the frame body, the portion located on the lead has a shorter extension length from the upper surface of the frame body than the other portions.
3. The semiconductor device according to claim 2 , wherein the other portions of the metal layer provided on the inner wall and the outer wall of the frame body have the same length extending from the upper surface of the frame body. .
前記枠体の外壁に設けられた前記金属層の前記他の部分は、前記枠体の内壁に設けられた前記金属層の前記他の部分よりも、前記枠体の上面からの前記延在する長さが長いことを特徴とする請求項2記載の半導体装置。 In the metal layer on both the inner wall and the outer wall of the frame body, the portion located on the lead has a shorter extension length from the upper surface of the frame body than the other portions.
The other part of the metal layer provided on the outer wall of the frame extends from the upper surface of the frame than the other part of the metal layer provided on the inner wall of the frame. 3. The semiconductor device according to claim 2, wherein the semiconductor device has a long length.
前記リードは、前記第1枠体と前記第2枠体との間に設けられていることを特徴とする請求項1から4のいずれか一項記載の半導体装置。The semiconductor device according to claim 1, wherein the lead is provided between the first frame body and the second frame body.
前記ベース板上の実装領域を囲んで設けられた絶縁体からなる枠体と、
前記枠体の側壁に配置された、前記実装領域に搭載される半導体チップを外部に電気的に接続させるリードと、
前記枠体の上面全周および前記枠体の上面から連続して前記枠体の内壁および外壁の少なくとも一方に延在して前記内壁および前記外壁の少なくとも一方を1周して設けられ、ロウ材を介してキャップを接合するための金属層と、を備え、
前記枠体の内壁および外壁の少なくとも一方における前記金属層において、前記リード上に位置する部分は、他の部分よりも、前記枠体の上面からの前記延在する長さが短いことを特徴とするデバイスパッケージ部材。 A base plate,
A frame made of an insulator provided so as to surround a mounting region on the base plate ;
A lead disposed on the side wall of the frame body for electrically connecting a semiconductor chip mounted in the mounting region to the outside;
A brazing material provided on the entire upper surface of the frame body and the upper surface of the frame body so as to extend to at least one of the inner wall and the outer wall of the frame body and to make at least one of the inner wall and the outer wall one round; and a metal layer for joining the cap through,
In the metal layer on at least one of the inner wall and the outer wall of the frame body, the portion located on the lead has a shorter length extending from the upper surface of the frame body than the other portion. Device package member.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011281728A JP5907454B2 (en) | 2011-12-22 | 2011-12-22 | Semiconductor device and device package member |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011281728A JP5907454B2 (en) | 2011-12-22 | 2011-12-22 | Semiconductor device and device package member |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013131706A JP2013131706A (en) | 2013-07-04 |
JP5907454B2 true JP5907454B2 (en) | 2016-04-26 |
Family
ID=48909027
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011281728A Active JP5907454B2 (en) | 2011-12-22 | 2011-12-22 | Semiconductor device and device package member |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5907454B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015192097A (en) | 2014-03-28 | 2015-11-02 | 住友電工デバイス・イノベーション株式会社 | Package for mounting electronic component |
WO2017090508A1 (en) * | 2015-11-25 | 2017-06-01 | 京セラ株式会社 | Package for housing electronic component, electronic device, and electronic module |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03276665A (en) * | 1990-03-26 | 1991-12-06 | Hitachi Ltd | Electron device |
JPH08115990A (en) * | 1994-10-17 | 1996-05-07 | Kyocera Corp | Semiconductor device package |
JP3445761B2 (en) * | 1999-09-29 | 2003-09-08 | エヌ・アール・エス・テクノロジー株式会社 | Ceramic package for electronic devices |
JP3567822B2 (en) * | 1999-10-29 | 2004-09-22 | 株式会社村田製作所 | Electronic component and communication device, and method of manufacturing electronic component |
JP4854469B2 (en) * | 2006-10-26 | 2012-01-18 | 京セラ株式会社 | Electronic component storage package, electronic device, and electronic device mounted device |
-
2011
- 2011-12-22 JP JP2011281728A patent/JP5907454B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2013131706A (en) | 2013-07-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9312245B2 (en) | III-nitride device and FET in a package | |
EP2840605B1 (en) | A semiconductor component having a lateral semiconductor device and a vertical semiconductor device | |
US11011445B2 (en) | Semiconductor package device | |
US8198712B2 (en) | Hermetically sealed semiconductor device module | |
US20100044747A1 (en) | Semiconductor light emitting device | |
JP2007521643A (en) | Lead frame with passive device | |
US7656034B2 (en) | Semiconductor device and method for manufacturing the same | |
JP5907454B2 (en) | Semiconductor device and device package member | |
JP6319525B1 (en) | Semiconductor device | |
TW202125731A (en) | Power semiconductor package having integrated inductor, resistor and capacitor | |
US9754862B2 (en) | Compound semiconductor device including a multilevel carrier | |
KR101644913B1 (en) | Semiconductor package by using ultrasonic welding and methods of fabricating the same | |
WO2014192348A1 (en) | Semiconductor device | |
JP6584928B2 (en) | Electronic equipment | |
JP6196195B2 (en) | Semiconductor module | |
JP2000323617A (en) | High frequency semiconductor package | |
JP7470086B2 (en) | Semiconductor Device | |
JP2005303056A (en) | Semiconductor integrated circuit device | |
JP6375584B2 (en) | Electronic component mounting package | |
US8610237B2 (en) | Semiconductor apparatus | |
US11342260B2 (en) | Power flat no-lead package | |
WO2014065124A1 (en) | Semiconductor device, and electronic device | |
JP2008258649A (en) | Semiconductor device | |
JP2005175512A (en) | Semiconductor device | |
JP6527429B2 (en) | High frequency semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A625 | Written request for application examination (by other person) |
Free format text: JAPANESE INTERMEDIATE CODE: A625 Effective date: 20141120 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150813 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150818 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151016 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160223 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160311 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5907454 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |