JPH07101339B2 - 画像表示制御装置 - Google Patents
画像表示制御装置Info
- Publication number
- JPH07101339B2 JPH07101339B2 JP62263413A JP26341387A JPH07101339B2 JP H07101339 B2 JPH07101339 B2 JP H07101339B2 JP 62263413 A JP62263413 A JP 62263413A JP 26341387 A JP26341387 A JP 26341387A JP H07101339 B2 JPH07101339 B2 JP H07101339B2
- Authority
- JP
- Japan
- Prior art keywords
- address
- screen display
- display
- register
- screen
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、複数の画面に表示する画像表示制御装置に関
するものである。
するものである。
従来の技術 以下に従来の画像表示制御装置について説明する。第２
図は従来の画像表示制御装置のブロック図である。この
装置はクロック発生器21および外部データ制御装置をも
ち、外部データ制御装置22から表示アドレス数レジスタ
23と第一画面表示開始アドレスレジスタ24とにデータを
与える。表示アドレス数レジスタ23に入るデータは一画
面分の表示アドレス数であり、第１画面表示開始アドレ
スレジスタ24に入るデータは第一画面表示開始アドレス
である。表示アドレス数アウンタ25はクロック発生器21
のクロック信号を計数するものである。第一画面表示ア
ドレスカウンタ26は第一画面表示開始アドレスレジスタ
24のアドレス値からカウントを開始する。第一画面の次
の画面である第二画面のための第二画面表示開始アドレ
スレジスタ27はアドレス加算装置28の演算結果を格納す
るレジスタである。第二画面表示アドレスカウンタ29は
第二画面表示開始アドレスレジスタ27のアドレス値から
カウントを開始する。表示装置として、第一画面表示装
置30と第二画面表示装置31とがある。
図は従来の画像表示制御装置のブロック図である。この
装置はクロック発生器21および外部データ制御装置をも
ち、外部データ制御装置22から表示アドレス数レジスタ
23と第一画面表示開始アドレスレジスタ24とにデータを
与える。表示アドレス数レジスタ23に入るデータは一画
面分の表示アドレス数であり、第１画面表示開始アドレ
スレジスタ24に入るデータは第一画面表示開始アドレス
である。表示アドレス数アウンタ25はクロック発生器21
のクロック信号を計数するものである。第一画面表示ア
ドレスカウンタ26は第一画面表示開始アドレスレジスタ
24のアドレス値からカウントを開始する。第一画面の次
の画面である第二画面のための第二画面表示開始アドレ
スレジスタ27はアドレス加算装置28の演算結果を格納す
るレジスタである。第二画面表示アドレスカウンタ29は
第二画面表示開始アドレスレジスタ27のアドレス値から
カウントを開始する。表示装置として、第一画面表示装
置30と第二画面表示装置31とがある。
この装置は、まず、外部データ制御装置22から表示アド
レス数レジスタ23と第一画面表示開始アドレスレジスタ
24とにデータが与えられる。次にこれら両レジスタ23,2
4のデータをもとにアドレス加算装置28が演算を行い、
その結果を第二画面表示開始アドレスレジスタ27に与え
る。表示アドレス数カウンタ25はクロック発生器21によ
り発生するクロック信号に同期してカウントを行い、表
示アドレス数レジスタ23の値と等しいか大きくなると
“0"にリセットされ、データロード信号32が出力され
る。この信号により、第一画面表示アドレスカウンタ26
は第一画面表示開始アドレスレジスタ24の値にセットさ
れ、第二画面表示アドレスカウンタ29は第二画面表示開
始アドレスレジスタ27の値にセットされる。
レス数レジスタ23と第一画面表示開始アドレスレジスタ
24とにデータが与えられる。次にこれら両レジスタ23,2
4のデータをもとにアドレス加算装置28が演算を行い、
その結果を第二画面表示開始アドレスレジスタ27に与え
る。表示アドレス数カウンタ25はクロック発生器21によ
り発生するクロック信号に同期してカウントを行い、表
示アドレス数レジスタ23の値と等しいか大きくなると
“0"にリセットされ、データロード信号32が出力され
る。この信号により、第一画面表示アドレスカウンタ26
は第一画面表示開始アドレスレジスタ24の値にセットさ
れ、第二画面表示アドレスカウンタ29は第二画面表示開
始アドレスレジスタ27の値にセットされる。
次に、表示アドレス数カウンタ25,第一画面表示アドレ
スカウンタ26および第二画面表示アドレスカウンタ29の
各カウントは、それぞれ、クロック発生器21のクロック
信号に同期してカウントを開始する。第一画面表示装置
30と第二画面表示装置31は、それぞれ、第一画面表示ア
ドレスカウンタ26と第二画面表示アドレスカウンタ29に
従って表示を行う。
スカウンタ26および第二画面表示アドレスカウンタ29の
各カウントは、それぞれ、クロック発生器21のクロック
信号に同期してカウントを開始する。第一画面表示装置
30と第二画面表示装置31は、それぞれ、第一画面表示ア
ドレスカウンタ26と第二画面表示アドレスカウンタ29に
従って表示を行う。
発明が解決しようとする問題点 しかしながら、上記従来の構成は大きく複雑になるとい
う問題点を有していた。
う問題点を有していた。
本発明は上記従来の問題点を解決するもので、簡易な構
成で第二画面以降の表示開始アドレスを決定することの
できる画像表示制御装置を提供することを目的とする。
成で第二画面以降の表示開始アドレスを決定することの
できる画像表示制御装置を提供することを目的とする。
問題点を解決するため手段 この目的を達成するために本発明の画像表示制御装置は
表示開始アドレスを記憶する表示開始アドレスレジスタ
と表示アドレスカウンタとを有し、上記表示アドレスカ
ウンタのカウント結果より次の画面の表示開始アドレス
を決定する表示開始アドレスレジスタと表示アドレスカ
ウンタを備えた構成を有している。
表示開始アドレスを記憶する表示開始アドレスレジスタ
と表示アドレスカウンタとを有し、上記表示アドレスカ
ウンタのカウント結果より次の画面の表示開始アドレス
を決定する表示開始アドレスレジスタと表示アドレスカ
ウンタを備えた構成を有している。
作用 この構成によって、従来の画像表示制御装置では必要で
あったアドレス加算装置を不用にし、構成を簡単にする
ことができる。
あったアドレス加算装置を不用にし、構成を簡単にする
ことができる。
実施例 以下本発明の一実施例について、図面を参照しながら説
明する。
明する。
第１図は本発明の一実施例における画像表示制御装置の
ブロック図を示すものである。この実施例装置は、クロ
ック発生器１、外部データ制御装置２から信号を受け
る。すなわち、外部データ制御装置２から表示アドレス
数レジスタ３と第一画面表示開始アドレスレジスタ４に
データを与える。表示アドレス数レジスタ３に入るデー
タは一画面分の表示アドレス数であり、第一画面表示開
始アドレスレジスタ４に入るデータは第一画面表示開始
アドレスである。５はクロック発生器１からのクロック
信号を計数するものである。第一画面表示アドレスカウ
ンタ６は第一画面表示開始アドレスレジスタ４のアドレ
ス値からカウンタを開始する。第一画面の次の画面であ
る第二画面のために、第二画面表示アドレスカウンタ８
は第二画面表示開始アドレスカウンタ７に格納されてい
るアドレス値からカウントを開始する。そして、表示装
置として第一画面表示装置９と第二画面表示装置10とが
ある。
ブロック図を示すものである。この実施例装置は、クロ
ック発生器１、外部データ制御装置２から信号を受け
る。すなわち、外部データ制御装置２から表示アドレス
数レジスタ３と第一画面表示開始アドレスレジスタ４に
データを与える。表示アドレス数レジスタ３に入るデー
タは一画面分の表示アドレス数であり、第一画面表示開
始アドレスレジスタ４に入るデータは第一画面表示開始
アドレスである。５はクロック発生器１からのクロック
信号を計数するものである。第一画面表示アドレスカウ
ンタ６は第一画面表示開始アドレスレジスタ４のアドレ
ス値からカウンタを開始する。第一画面の次の画面であ
る第二画面のために、第二画面表示アドレスカウンタ８
は第二画面表示開始アドレスカウンタ７に格納されてい
るアドレス値からカウントを開始する。そして、表示装
置として第一画面表示装置９と第二画面表示装置10とが
ある。
本実施例の画像表示制御装置の動作を説明するに、ま
ず、外部データ制御装置２から表示アドレス数レジスタ
３と第一画面表示開始アドレスレジスタ４とに各々デー
タが与えられる。表示アドレス数カウンタ５はクロック
発生器１により発生するクロック信号に同期してカウン
トを行い、表示アドレス数レジスタ３の値と等しくなる
と“0"にリセットされ、データロード信号11が出力され
る。この信号により、第一画面表示開始アドレスレジス
タ４から第一画面表示アドレスカウント６に、第一画面
表示アドレスカウンタ６から第二画面表示開始アドレス
レジスタ７に、また第二画面表示開始アドレスレジスタ
７から第二画面表示アドレスカウンタ８にそれぞれデー
タが格納される。上記第二画面表示開始アドレスレジス
タ７に格納する第一画面表示アドレスカウンタ６の値は
第一画面表示開始アドレスから一画面分の表示アドレス
数だけカウントしたものであり、次式を満足する。
ず、外部データ制御装置２から表示アドレス数レジスタ
３と第一画面表示開始アドレスレジスタ４とに各々デー
タが与えられる。表示アドレス数カウンタ５はクロック
発生器１により発生するクロック信号に同期してカウン
トを行い、表示アドレス数レジスタ３の値と等しくなる
と“0"にリセットされ、データロード信号11が出力され
る。この信号により、第一画面表示開始アドレスレジス
タ４から第一画面表示アドレスカウント６に、第一画面
表示アドレスカウンタ６から第二画面表示開始アドレス
レジスタ７に、また第二画面表示開始アドレスレジスタ
７から第二画面表示アドレスカウンタ８にそれぞれデー
タが格納される。上記第二画面表示開始アドレスレジス
タ７に格納する第一画面表示アドレスカウンタ６の値は
第一画面表示開始アドレスから一画面分の表示アドレス
数だけカウントしたものであり、次式を満足する。
第一画面表示アドレスカウンタの値の ＝第一画面表示開始アドレス＋表示アドレス数 ＝第一画面表示終了アドレス＋１カウント また、第二画面表示開始アドレスは第一画面表示終了ア
ドレスから１カウント進んだアドレスであるため、正し
いアドレスが第一画面表示アドレスカウンタ６から第二
画面表示開始アドレスレジスタに格納できる。
ドレスから１カウント進んだアドレスであるため、正し
いアドレスが第一画面表示アドレスカウンタ６から第二
画面表示開始アドレスレジスタに格納できる。
第一画面表示装置９と第二画面表示装置10は、それぞれ
第一画面表示アドレスカウタ６と第二画面表示アドレス
カウンタ８に従って表示を行う。
第一画面表示アドレスカウタ６と第二画面表示アドレス
カウンタ８に従って表示を行う。
以上のように本実施例によれば、第一画面表示アドレス
カウンタ６のを第二画面表示開始アドレスとして第二画
面表示開始アドレスレジスタ７に格納することによりア
ドレス加算回路を不用とし画像表示制御装置の構成を簡
単にすることができる。
カウンタ６のを第二画面表示開始アドレスとして第二画
面表示開始アドレスレジスタ７に格納することによりア
ドレス加算回路を不用とし画像表示制御装置の構成を簡
単にすることができる。
発明の効果 本発明は表示アドレスアカウンタの結果より、次の画面
の表示開始アドレスを決定することでアドレス加算装置
を不用とし画像表示制御装置の構成を簡単にすることが
できるものである。
の表示開始アドレスを決定することでアドレス加算装置
を不用とし画像表示制御装置の構成を簡単にすることが
できるものである。
第１図は本発明の一実施例画像表示装置のブロック図、
第２図は従来の画像表示制御装置のブロック図である。 １……クロック発生器、２……外部データ制御装置、３
……表示アドレス数レジスタ、４……第１画面表示開始
アドレスレジスタ、５……表示アドレス数カウンタ、６
……第一画面表示アドレスカウンタ、７……第二画面表
示開始アドレスレジスタ、８……第二画面表示アドレス
カウンタ、９……第一画面表示装置、10……第二画面表
示装置、11……データロード信号、21……クロック発生
器、22……外部データ制御装置、23……表示アドレス数
レジスタ、24……第一画面表示開始アドレスレジスタ、
25……表示アドレス数カウンタ、26……第一画面表示ア
ドレスカウンタ、27……第二画面表示開始アドレスレジ
スタ、28……アドレス加算器、29……第二画面表示アド
レスカウンタ、30……第一画面表示装置、31……第二画
面表示装置、32……データロード信号。
第２図は従来の画像表示制御装置のブロック図である。 １……クロック発生器、２……外部データ制御装置、３
……表示アドレス数レジスタ、４……第１画面表示開始
アドレスレジスタ、５……表示アドレス数カウンタ、６
……第一画面表示アドレスカウンタ、７……第二画面表
示開始アドレスレジスタ、８……第二画面表示アドレス
カウンタ、９……第一画面表示装置、10……第二画面表
示装置、11……データロード信号、21……クロック発生
器、22……外部データ制御装置、23……表示アドレス数
レジスタ、24……第一画面表示開始アドレスレジスタ、
25……表示アドレス数カウンタ、26……第一画面表示ア
ドレスカウンタ、27……第二画面表示開始アドレスレジ
スタ、28……アドレス加算器、29……第二画面表示アド
レスカウンタ、30……第一画面表示装置、31……第二画
面表示装置、32……データロード信号。
Claims (1)
- 【請求項１】表示開始アドレスを記憶する表示開始アド
レスレジスタと上記レジスタのアドレスからカウントを
開始する表示アドレスカウンタと、上記表示アドレスカ
ウンタのカウント結果より次の画面の表示開始アドレス
を決定する表示開始アドレスレジスタと表示アドレスカ
ウンタとを備えたことを特徴とする画像表示制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62263413A JPH07101339B2 (ja) | 1987-10-19 | 1987-10-19 | 画像表示制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62263413A JPH07101339B2 (ja) | 1987-10-19 | 1987-10-19 | 画像表示制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01105995A JPH01105995A (ja) | 1989-04-24 |
| JPH07101339B2 true JPH07101339B2 (ja) | 1995-11-01 |
Family
ID=17389150
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62263413A Expired - Lifetime JPH07101339B2 (ja) | 1987-10-19 | 1987-10-19 | 画像表示制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07101339B2 (ja) |
-
1987
- 1987-10-19 JP JP62263413A patent/JPH07101339B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01105995A (ja) | 1989-04-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0105725A2 (en) | Display unit | |
| JPS6037477B2 (ja) | デイスプレイ装置 | |
| JPH07101339B2 (ja) | 画像表示制御装置 | |
| JPS6213689B2 (ja) | ||
| JP2725419B2 (ja) | 計数回路 | |
| JP2745603B2 (ja) | ワークステーションの表示制御装置 | |
| JP2634168B2 (ja) | 走査型表示装置のラスタ検出制御装置 | |
| JP2911301B2 (ja) | 画面表示装置 | |
| JP2905949B2 (ja) | 画像表示回路 | |
| JPH03274874A (ja) | 画像表示制御装置 | |
| JPH0744125A (ja) | 液晶表示装置 | |
| JP2885580B2 (ja) | 蛍光表示管制御装置 | |
| JPH03153294A (ja) | 液晶表示装置 | |
| SU1300544A1 (ru) | Устройство дл отображени информации на экране электронно-лучевой трубки | |
| JPS607478A (ja) | 画像表示装置 | |
| JPH0743930B2 (ja) | リフレツシユ制御回路 | |
| JP2884589B2 (ja) | 画像出力装置 | |
| JP2701966B2 (ja) | 表示制御装置 | |
| JPS5513412A (en) | Display unit | |
| JPS63231390A (ja) | ビデオ同期信号発生回路 | |
| JPS6322593B2 (ja) | ||
| JPH0293493A (ja) | 表示制御装置 | |
| JPS63182767A (ja) | 表示回路 | |
| JPS63671A (ja) | 画像処理装置 | |
| JPH0528839B2 (ja) |