JPH0699617A - レーザレコーダ - Google Patents
レーザレコーダInfo
- Publication number
- JPH0699617A JPH0699617A JP5121017A JP12101793A JPH0699617A JP H0699617 A JPH0699617 A JP H0699617A JP 5121017 A JP5121017 A JP 5121017A JP 12101793 A JP12101793 A JP 12101793A JP H0699617 A JPH0699617 A JP H0699617A
- Authority
- JP
- Japan
- Prior art keywords
- laser
- duty cycle
- high frequency
- bit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/40—Picture signal circuits
- H04N1/40025—Circuits exciting or modulating particular heads for reproducing continuous tone value scales
- H04N1/40043—Circuits exciting or modulating particular heads for reproducing continuous tone value scales using more than one type of modulation, e.g. pulse width modulation and amplitude modulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/06—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium
- H01S5/068—Stabilisation of laser output parameters
- H01S5/0683—Stabilisation of laser output parameters by monitoring the optical output parameters
- H01S5/06835—Stabilising during pulse modulation or generation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/40—Picture signal circuits
- H04N1/40025—Circuits exciting or modulating particular heads for reproducing continuous tone value scales
- H04N1/40037—Circuits exciting or modulating particular heads for reproducing continuous tone value scales the reproducing element being a laser
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/40—Picture signal circuits
- H04N1/40025—Circuits exciting or modulating particular heads for reproducing continuous tone value scales
- H04N1/4005—Circuits exciting or modulating particular heads for reproducing continuous tone value scales with regulating circuits, e.g. dependent upon ambient temperature or feedback control
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/40—Picture signal circuits
- H04N1/405—Halftoning, i.e. converting the picture signal of a continuous-tone original into a corresponding signal showing only two levels
- H04N1/4055—Halftoning, i.e. converting the picture signal of a continuous-tone original into a corresponding signal showing only two levels producing a clustered dots or a size modulated halftone pattern
- H04N1/4056—Halftoning, i.e. converting the picture signal of a continuous-tone original into a corresponding signal showing only two levels producing a clustered dots or a size modulated halftone pattern the pattern varying in one dimension only, e.g. dash length, pulse width modulation [PWM]
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Semiconductor Lasers (AREA)
- Laser Beam Printer (AREA)
- Color, Gradation (AREA)
Abstract
(57)【要約】
【目的】 画素時間（単独の画素が画像化される時間）
を定義する周波数を持つビデオ信号に応答して基板上に
画像を記録するレーザレコーダを提供する。 【構成】 電力安定スマートレーザ部２０は、半導体レ
ーザ２２、電力制御器２６、および望ましくは、電力制
御器２６にフィードバックする光検出器２４を装備す
る。レーザ２２及び検出器２４は、半導体基板上に形成
することができる。電力制御器２６は、Ｄ／Ａ変換器３
０から受け取った高周波可変デューティサイクルビット
ストリームおよび検出器２４から提供されたフィードバ
ック信号に基づいて、強度制御電流をレーザ２２に出力
する。レーザに印可されるピーク電力が変化する従来の
装置とは異なり、本発明ではデューティサイクルの変化
に関連してレーザが作動したり停止したりする。
を定義する周波数を持つビデオ信号に応答して基板上に
画像を記録するレーザレコーダを提供する。 【構成】 電力安定スマートレーザ部２０は、半導体レ
ーザ２２、電力制御器２６、および望ましくは、電力制
御器２６にフィードバックする光検出器２４を装備す
る。レーザ２２及び検出器２４は、半導体基板上に形成
することができる。電力制御器２６は、Ｄ／Ａ変換器３
０から受け取った高周波可変デューティサイクルビット
ストリームおよび検出器２４から提供されたフィードバ
ック信号に基づいて、強度制御電流をレーザ２２に出力
する。レーザに印可されるピーク電力が変化する従来の
装置とは異なり、本発明ではデューティサイクルの変化
に関連してレーザが作動したり停止したりする。
Description
【０００１】
【産業上の利用分野】本発明は、基板上に画像を形成す
るためのレーザレコーダに関し、さらに詳しくはグレイ
スケール（階調）を持つ印刷が可能なレーザレコーダに
関する。
るためのレーザレコーダに関し、さらに詳しくはグレイ
スケール（階調）を持つ印刷が可能なレーザレコーダに
関する。
【０００２】
【従来の技術】グレイスケール技術による印刷は、高分
解度ビットマップ技術に比べ、画像の格納および処理速
度の点でかなりの有利さを提供できることが広く認識さ
れている。レーザで正確に制御された強度のレベルを生
成する能力も、レーザ印刷における高いアドレス指定能
力の新規構造を実現するために重要である。特に、要求
される分解能のために、極めて高分解度のビットマップ
画像または高度アドレス指定能力技術の適用が必要とさ
れる中間調（ハーフトーン）画像の印刷の場合はそうで
ある。
解度ビットマップ技術に比べ、画像の格納および処理速
度の点でかなりの有利さを提供できることが広く認識さ
れている。レーザで正確に制御された強度のレベルを生
成する能力も、レーザ印刷における高いアドレス指定能
力の新規構造を実現するために重要である。特に、要求
される分解能のために、極めて高分解度のビットマップ
画像または高度アドレス指定能力技術の適用が必要とさ
れる中間調（ハーフトーン）画像の印刷の場合はそうで
ある。
【０００３】グレイスケールプリンタおよび高度アドレ
ス指定能力プリンタの光源を実現する上でかなり重要な
１つの問題は、グレイの正確なレベルまたは正確なエッ
ジ位置制御を得るために必要な（一般的にはレーザ）光
源の強度の正確な制御である。
ス指定能力プリンタの光源を実現する上でかなり重要な
１つの問題は、グレイの正確なレベルまたは正確なエッ
ジ位置制御を得るために必要な（一般的にはレーザ）光
源の強度の正確な制御である。
【０００４】強度を変化させる大半の技術は、発光を変
化させるために、発光装置への順バイアス電流を正確に
変化させることに依存している。このシナリオでは、装
置のＬ−Ｉ特性がずれた場合、それぞれの強度レベルの
ために必要な電流レベルを較正し直すことが必要にな
る。
化させるために、発光装置への順バイアス電流を正確に
変化させることに依存している。このシナリオでは、装
置のＬ−Ｉ特性がずれた場合、それぞれの強度レベルの
ために必要な電流レベルを較正し直すことが必要にな
る。
【０００５】順バイアス電流を変化させることによって
グレイスケールを提供するレーザビームプリンタの１例
が、米国特許第４，７２７，３８２号に記載されてい
る。米国特許第４，７２７，３８２号に開示されたレー
ザプリンタは、ＲＯＭで順方向バイアス電流値を探索す
るために用いられるＮビット語を受信する制御器を有し
ている。ＲＯＭで見つかった順バイアス電流レベルは、
次にレーザに供給されるので、レーザによって生じる光
の強度がＮビット入力語の値に基づいて制御される。フ
ィードバック回路も装備されている。
グレイスケールを提供するレーザビームプリンタの１例
が、米国特許第４，７２７，３８２号に記載されてい
る。米国特許第４，７２７，３８２号に開示されたレー
ザプリンタは、ＲＯＭで順方向バイアス電流値を探索す
るために用いられるＮビット語を受信する制御器を有し
ている。ＲＯＭで見つかった順バイアス電流レベルは、
次にレーザに供給されるので、レーザによって生じる光
の強度がＮビット入力語の値に基づいて制御される。フ
ィードバック回路も装備されている。
【０００６】米国特許第４，３８４，２９７号は、高精
度のハーフトーンを持つ画像を生成するレーザレコーダ
を開示しており、そこではアナログ入力映像信号が事前
に設定された周期でサンプリングされる。入力映像信号
がサンプリングされるたびに、高周波パルスのバースト
が出力され、レーザを駆動する。高周波パルスの各バー
ストは、各画素時間に同期して出力されるので、各バー
ストで出力される高周波パルスの数が、レーザによって
出力される光の強度を制御する。高周波パルスは全て同
一の振幅を持ち、（各画素時間内で）サンプリングパル
スを中心とする。
度のハーフトーンを持つ画像を生成するレーザレコーダ
を開示しており、そこではアナログ入力映像信号が事前
に設定された周期でサンプリングされる。入力映像信号
がサンプリングされるたびに、高周波パルスのバースト
が出力され、レーザを駆動する。高周波パルスの各バー
ストは、各画素時間に同期して出力されるので、各バー
ストで出力される高周波パルスの数が、レーザによって
出力される光の強度を制御する。高周波パルスは全て同
一の振幅を持ち、（各画素時間内で）サンプリングパル
スを中心とする。
【０００７】米国特許第４，３８４，２９７号は、高周
波パルスの各バーストが画素フレーム内で中心を合わせ
るために、高周波パルスの各バーストを映像（ビデオ）
信号と同期させる必要がある。このために同期回路が必
要となり、制御システムの複雑さが増す。さらに、高周
波パルスがレーザと同じ半導体基板（チップ）上で生成
されないので、レーザと高周波パルス発生器の間にチッ
プ外高周波接続が必要となる。高周波パルスのチップ外
生成は、リード線のインダクタンスや寄生容量のため
に、問題を生じる。
波パルスの各バーストが画素フレーム内で中心を合わせ
るために、高周波パルスの各バーストを映像（ビデオ）
信号と同期させる必要がある。このために同期回路が必
要となり、制御システムの複雑さが増す。さらに、高周
波パルスがレーザと同じ半導体基板（チップ）上で生成
されないので、レーザと高周波パルス発生器の間にチッ
プ外高周波接続が必要となる。高周波パルスのチップ外
生成は、リード線のインダクタンスや寄生容量のため
に、問題を生じる。
【０００８】関連性のあるその他の特許として、米国特
許第４，５３９，６８５号および米国特許第４，８９
３，１３６号がある。米国特許第４，５３９，６８５号
は、可変パルスレートを持つ受動Ｑスイッチレーザを開
示しており、レーザ電力パルスの持続時間およびレーザ
電力パルス間の間隔時間は可変である。出力レーザパル
スを検出し、それを制御器にフィードバックするため
に、検出器を備えている。米国特許第４，８９３，１３
６号は、データサンプルを受信しているバッファを可変
周波数クロックで制御する算術計算モータハント補償シ
ステムを開示している。データサンプルは、ハーフトー
ン画像の個々のドットを表わす。
許第４，５３９，６８５号および米国特許第４，８９
３，１３６号がある。米国特許第４，５３９，６８５号
は、可変パルスレートを持つ受動Ｑスイッチレーザを開
示しており、レーザ電力パルスの持続時間およびレーザ
電力パルス間の間隔時間は可変である。出力レーザパル
スを検出し、それを制御器にフィードバックするため
に、検出器を備えている。米国特許第４，８９３，１３
６号は、データサンプルを受信しているバッファを可変
周波数クロックで制御する算術計算モータハント補償シ
ステムを開示している。データサンプルは、ハーフトー
ン画像の個々のドットを表わす。
【０００９】米国特許第４，９８７，４６８号および米
国特許第５，０３８，１８５号は、トランジスタ、検出
器、およびレーザを共通の半導体基板上に集積する技術
を開示している。
国特許第５，０３８，１８５号は、トランジスタ、検出
器、およびレーザを共通の半導体基板上に集積する技術
を開示している。
【００１０】具体的には、米国特許第４，９８７，４６
８号は、ヘテロトランスバース接合（ＨＴＪ）レーザと
しても使用できるラテラルヘテロ接合バイポーラトラン
ジスタ（ＬＨＢＴ）を開示している。例えば、この特許
の第２欄の５３−６３行目を参照されたい。ＬＨＢＴ
は、プレーナベース領域を持つエミッタ／ベース接合お
よびコレクタ／ベース接合にｐ−ｎヘテロ接合を形成す
るエミッタおよび／またはコレクタ領域を含んでおり、
ベース領域より幅広い禁制帯幅を持つエミッタまたはコ
レクタ領域を形成するために、少なくともエミッタ領域
は不純物誘導不規則化（impurity induced disorderin
g）（ＩＩＤ）を利用して形成する。コレクタのｐ−ｎ
接合を順方向にバイアスする（つまり、エミッタ／ベー
スおよびコレクタ／ベース両方の接合を順方向にバイア
スするか、あるいはこれらの接合の一方を充分に順方向
バイアスすることによって、飽和状態にする）と、ベー
ス領域のキャリア密度が充分に高レベルになって誘導放
射利得を示し、レーザ活動を起こす。レーザによって出
力される光線の強さは、エミッタ／ベース接合およびコ
レクタ／ベース接合の一方を充分に順方向バイアスして
レーザを励起させること（例えば６−１０ｍＡの範囲で
電流を供給する）、およびｎＡからｍＡの範囲で電流を
変調し、エミッタ／ベース接合およびコレクタ／ベース
接合のもう一方に供給する電圧（例えば０−１．２ボル
ト）を変調してトランジスタ／レーザの放射特性（強
度）を変調することによって、変化させることができ
る。
８号は、ヘテロトランスバース接合（ＨＴＪ）レーザと
しても使用できるラテラルヘテロ接合バイポーラトラン
ジスタ（ＬＨＢＴ）を開示している。例えば、この特許
の第２欄の５３−６３行目を参照されたい。ＬＨＢＴ
は、プレーナベース領域を持つエミッタ／ベース接合お
よびコレクタ／ベース接合にｐ−ｎヘテロ接合を形成す
るエミッタおよび／またはコレクタ領域を含んでおり、
ベース領域より幅広い禁制帯幅を持つエミッタまたはコ
レクタ領域を形成するために、少なくともエミッタ領域
は不純物誘導不規則化（impurity induced disorderin
g）（ＩＩＤ）を利用して形成する。コレクタのｐ−ｎ
接合を順方向にバイアスする（つまり、エミッタ／ベー
スおよびコレクタ／ベース両方の接合を順方向にバイア
スするか、あるいはこれらの接合の一方を充分に順方向
バイアスすることによって、飽和状態にする）と、ベー
ス領域のキャリア密度が充分に高レベルになって誘導放
射利得を示し、レーザ活動を起こす。レーザによって出
力される光線の強さは、エミッタ／ベース接合およびコ
レクタ／ベース接合の一方を充分に順方向バイアスして
レーザを励起させること（例えば６−１０ｍＡの範囲で
電流を供給する）、およびｎＡからｍＡの範囲で電流を
変調し、エミッタ／ベース接合およびコレクタ／ベース
接合のもう一方に供給する電圧（例えば０−１．２ボル
ト）を変調してトランジスタ／レーザの放射特性（強
度）を変調することによって、変化させることができ
る。
【００１１】米国特許第５，０３８，１８５号は、半導
体基板の共通のエピタキシャル層に集積されたトランジ
スタとレーザを開示している。さらに詳しくは、化合物
半導体（ＡｌＧａＡｓなど）のサーフェススキミングヘ
テロトランスバース接合（ＨＴＪ）レーザおよび改良型
ヘテロ接合バイポーラトランジスタ（Ｌ−ＨＢＴ）を開
示している。これらのＨＴＪレーザのサーフェススキミ
ング特性により、これらはエピタキシャル再成長を必要
とすることなく、軸放射または表面放射構成の分布帰還
型（ＤＦＢ）レーザとして作動し、かつ調波発生器とし
て機能するように、比較的簡単に構成することができ
る。これらの装置はコレクタ／ベース接合が逆方向にバ
イアスされエミッタ／ベース接合が順方向にバイアスさ
れると、トランジスタとして作動する。この装置は、そ
のコレクタ／ベース接合およびエミッタ／ベース接合を
両方とも充分に順方向にバイアスさせ、その能動ベース
領域のキャリア密度を誘導放射が始まるレベルまで高め
ると、単量子井戸ＨＴＪレーザとして作動する。レーザ
の光電子集積の可能性も認識しているが、回路機構は開
示されていない。第３欄の２５−３５行および第８欄の
３５−３８行を参照されたい。
体基板の共通のエピタキシャル層に集積されたトランジ
スタとレーザを開示している。さらに詳しくは、化合物
半導体（ＡｌＧａＡｓなど）のサーフェススキミングヘ
テロトランスバース接合（ＨＴＪ）レーザおよび改良型
ヘテロ接合バイポーラトランジスタ（Ｌ−ＨＢＴ）を開
示している。これらのＨＴＪレーザのサーフェススキミ
ング特性により、これらはエピタキシャル再成長を必要
とすることなく、軸放射または表面放射構成の分布帰還
型（ＤＦＢ）レーザとして作動し、かつ調波発生器とし
て機能するように、比較的簡単に構成することができ
る。これらの装置はコレクタ／ベース接合が逆方向にバ
イアスされエミッタ／ベース接合が順方向にバイアスさ
れると、トランジスタとして作動する。この装置は、そ
のコレクタ／ベース接合およびエミッタ／ベース接合を
両方とも充分に順方向にバイアスさせ、その能動ベース
領域のキャリア密度を誘導放射が始まるレベルまで高め
ると、単量子井戸ＨＴＪレーザとして作動する。レーザ
の光電子集積の可能性も認識しているが、回路機構は開
示されていない。第３欄の２５−３５行および第８欄の
３５−３８行を参照されたい。
【００１２】米国特許第４，９８７，４６８号および第
５，０３８，１８５号を引用によって本書に組み込む。
ただし、これらの参考文献はいずれも、本発明によって
提供されるグレイスケールまたは電力制御回路機構は開
示していない。
５，０３８，１８５号を引用によって本書に組み込む。
ただし、これらの参考文献はいずれも、本発明によって
提供されるグレイスケールまたは電力制御回路機構は開
示していない。
【００１３】米国特許第５，０４８，０４０号は多重波
長半導体レーザを開示しており、その開示内容を引用に
よって本書に組み込む。様々な波長で作動する幾つかの
レーザが単独のチップに集積されている。第１欄の５３
−６３行を参照されたい。
長半導体レーザを開示しており、その開示内容を引用に
よって本書に組み込む。様々な波長で作動する幾つかの
レーザが単独のチップに集積されている。第１欄の５３
−６３行を参照されたい。
【００１４】
【発明が解決しようとする課題】本発明の目的は、チッ
プ上にレーザと共に集積され、レーザ放射を監視および
制御する制御回路機構を有するレーザレコーダを提供す
ることである。
プ上にレーザと共に集積され、レーザ放射を監視および
制御する制御回路機構を有するレーザレコーダを提供す
ることである。
【００１５】本発明の別の目的は、半導体レーザに供給
される順バイアス電流を変化させることなく、正確なグ
レイスケールレベルまたはレーザ強度階調が得られるレ
ーザレコーダを提供することである。
される順バイアス電流を変化させることなく、正確なグ
レイスケールレベルまたはレーザ強度階調が得られるレ
ーザレコーダを提供することである。
【００１６】本発明のさらに別の目的は、非常に高い周
波数のディジタルパルスストリームにより変調されるレ
ーザダイオードのディジタルデューティサイクル制御に
よって比較的簡単なディジタルアナログ変換が行われ、
高周波ディジタルパルス（ビットストリーム）が入力映
像信号と非同期的に生成されるようにした、ディジタル
入力信号に基づいて正確なグレイスケールレベルを生成
することのできるレーザレコーダを提供することであ
る。
波数のディジタルパルスストリームにより変調されるレ
ーザダイオードのディジタルデューティサイクル制御に
よって比較的簡単なディジタルアナログ変換が行われ、
高周波ディジタルパルス（ビットストリーム）が入力映
像信号と非同期的に生成されるようにした、ディジタル
入力信号に基づいて正確なグレイスケールレベルを生成
することのできるレーザレコーダを提供することであ
る。
【００１７】本発明のさらに別の目的は、レーザおよび
制御回路機構を含むチップに対し比較的狭帯域のデータ
入力だけが必要とされ、レーザに供給される順バイアス
電流を変えることなく、グレイスケールの正確なレベル
およびフィードバック制御ができる制御システムを持つ
レーザレコーダを提供することである。
制御回路機構を含むチップに対し比較的狭帯域のデータ
入力だけが必要とされ、レーザに供給される順バイアス
電流を変えることなく、グレイスケールの正確なレベル
およびフィードバック制御ができる制御システムを持つ
レーザレコーダを提供することである。
【００１８】
【課題を解決するための手段】上記およびその他の目的
を達成し、上述の欠点を克服するために、画素時間（単
独の画素が画像形成される時間）を定義する周波数を有
するビデオ信号に応答して基板上に画像を記録するレー
ザレコーダは、強度を制御するＮビット入力に基づい
て、可変デューティサイクル高周波信号を電力制御器に
出力するデューティサイクル変調ディジタルアナログ
（Ｄ／Ｎ）変換器を有する。次に、電力制御器が可変デ
ューティサイクル高周波信号に基づいて、レーザから出
力される光ビーム出力の強度を制御する。デューティサ
イクル変調Ｄ／Ａ変換器は、固定振幅パルスの反復サイ
クルを含む高周波可変デューティサイクルビットストリ
ームを出力し、各サイクルにおけるパルス全部の総時間
は、Ｎビット入力信号に基づいて変化する。可変デュー
ティサイクルの周波数は充分に高いので、固定振幅パル
スのサイクルが各画素時間内で複数回繰り返され、画素
を基板上に形成する強度レベルは、各画素時間中に出力
されるパルス数と、各サイクルの全パルスの総時間に基
づいて変化する。本発明の一態様は、ある周波数を持つ
ビデオ信号に応答して基板上に画像を記録するレーザレ
コーダであって、前記ビデオ信号の周波数の逆数が単独
画素が画像化される画素時間を定義し、基板上に形成さ
れる画像の所望の強度レベルを示すＮビット信号を受信
する受信手段と、前記受信手段に接続され、固定振幅パ
ルスの反復サイクルを含む高周波可変デューティサイク
ルビットストリームを出力するための変調手段と、半導
体レーザと、前記変調手段と前記半導体レーザの間に接
続され、前記高周波可変デューティサイクルビットスト
リームを受信し、前記半導体レーザに強度制御信号を出
力する電力制御手段と、から成り、各サイクルのパルス
の総時間が、前記受信手段によって受信されたＮビット
信号に基づいて変化し、前記パルスのサイクルが各画素
時間内で複数回繰り返されるように、前記可変デューテ
ィサイクルの前記高周波数を充分に高くする。
を達成し、上述の欠点を克服するために、画素時間（単
独の画素が画像形成される時間）を定義する周波数を有
するビデオ信号に応答して基板上に画像を記録するレー
ザレコーダは、強度を制御するＮビット入力に基づい
て、可変デューティサイクル高周波信号を電力制御器に
出力するデューティサイクル変調ディジタルアナログ
（Ｄ／Ｎ）変換器を有する。次に、電力制御器が可変デ
ューティサイクル高周波信号に基づいて、レーザから出
力される光ビーム出力の強度を制御する。デューティサ
イクル変調Ｄ／Ａ変換器は、固定振幅パルスの反復サイ
クルを含む高周波可変デューティサイクルビットストリ
ームを出力し、各サイクルにおけるパルス全部の総時間
は、Ｎビット入力信号に基づいて変化する。可変デュー
ティサイクルの周波数は充分に高いので、固定振幅パル
スのサイクルが各画素時間内で複数回繰り返され、画素
を基板上に形成する強度レベルは、各画素時間中に出力
されるパルス数と、各サイクルの全パルスの総時間に基
づいて変化する。本発明の一態様は、ある周波数を持つ
ビデオ信号に応答して基板上に画像を記録するレーザレ
コーダであって、前記ビデオ信号の周波数の逆数が単独
画素が画像化される画素時間を定義し、基板上に形成さ
れる画像の所望の強度レベルを示すＮビット信号を受信
する受信手段と、前記受信手段に接続され、固定振幅パ
ルスの反復サイクルを含む高周波可変デューティサイク
ルビットストリームを出力するための変調手段と、半導
体レーザと、前記変調手段と前記半導体レーザの間に接
続され、前記高周波可変デューティサイクルビットスト
リームを受信し、前記半導体レーザに強度制御信号を出
力する電力制御手段と、から成り、各サイクルのパルス
の総時間が、前記受信手段によって受信されたＮビット
信号に基づいて変化し、前記パルスのサイクルが各画素
時間内で複数回繰り返されるように、前記可変デューテ
ィサイクルの前記高周波数を充分に高くする。
【００１９】レーザ、電力制御器、およびデューティサ
イクル変調Ｄ／Ａ変換器は共通の半導体基板上に形成す
ることが望ましい。レーザによって出力される光の強度
を検出する検出器もまた共通の半導体基板上に形成する
ことが望ましい。検出器の検出結果は、電力制御器にフ
ィードバックされる。
イクル変調Ｄ／Ａ変換器は共通の半導体基板上に形成す
ることが望ましい。レーザによって出力される光の強度
を検出する検出器もまた共通の半導体基板上に形成する
ことが望ましい。検出器の検出結果は、電力制御器にフ
ィードバックされる。
【００２０】好適実施例では、デューティサイクル変調
Ｄ／Ａ変換器は、Ｎビット入力信号に基づき、各サイク
ル中に出力される固定振幅・固定幅のパルス出力の数を
変化させることによって、サイクル内の固定振幅パルス
の総継続時間を変化させる。
Ｄ／Ａ変換器は、Ｎビット入力信号に基づき、各サイク
ル中に出力される固定振幅・固定幅のパルス出力の数を
変化させることによって、サイクル内の固定振幅パルス
の総継続時間を変化させる。
【００２１】
【作用】サイクルは画素時間中何回も反復されるので、
高周波可変デューティサイクルビットストリームは、ビ
デオ信号と非同期にすることができる。これにより、高
周波デューティサイクル信号をビデオと同期させる回路
機構の必要性が省かれ、デゅーティサイクル変調Ｄ／Ａ
変換器をレーザおよび電力制御器と共に共通の半導体基
板上に集積することが容易になる。
高周波可変デューティサイクルビットストリームは、ビ
デオ信号と非同期にすることができる。これにより、高
周波デューティサイクル信号をビデオと同期させる回路
機構の必要性が省かれ、デゅーティサイクル変調Ｄ／Ａ
変換器をレーザおよび電力制御器と共に共通の半導体基
板上に集積することが容易になる。
【００２２】デューティサイクル変調Ｄ／Ａ変換器は、
高周波クロックを備えている。デューティサイクル変調
Ｄ／Ａ変換器をレーザおよび電力制御器と共に共通の半
導体基板上に集積すると、他の高周波回路のために高価
な実装が必要になる原因であるリード線のインダクタン
スおよび寄生容量に伴う問題が回避される。
高周波クロックを備えている。デューティサイクル変調
Ｄ／Ａ変換器をレーザおよび電力制御器と共に共通の半
導体基板上に集積すると、他の高周波回路のために高価
な実装が必要になる原因であるリード線のインダクタン
スおよび寄生容量に伴う問題が回避される。
【００２３】この好適実施例では、デューティサイクル
変調Ｄ／Ａ変換器は、高周波クロックと、高周波クロッ
クの出力に結合されたクロック入力、Ｎビット出力、お
よびＮビット入力を持つＮビット幅レジスタと、強度を
定義するＮビット語を受け取る第１Ｎビット入力、Ｎビ
ット幅レジスタのＮビット入力に結合されたＮビット出
力、Ｎビット幅レジスタのＮビット出力に結合された第
２Ｎビット入力、およびＤ／Ａ変換器によって出力され
る可変デューティサイクルビットストリームを出力する
搬出（carry-out ）出力を持つ全加算器とを備えてい
る。
変調Ｄ／Ａ変換器は、高周波クロックと、高周波クロッ
クの出力に結合されたクロック入力、Ｎビット出力、お
よびＮビット入力を持つＮビット幅レジスタと、強度を
定義するＮビット語を受け取る第１Ｎビット入力、Ｎビ
ット幅レジスタのＮビット入力に結合されたＮビット出
力、Ｎビット幅レジスタのＮビット出力に結合された第
２Ｎビット入力、およびＤ／Ａ変換器によって出力され
る可変デューティサイクルビットストリームを出力する
搬出（carry-out ）出力を持つ全加算器とを備えてい
る。
【００２４】
【実施例】次に、同様の要素には同様の符号を付した図
面を参照しながら、本発明を詳細に説明する。図１は、
本発明による強度プログラム可能スマートレーザ１０を
示す。説明のために、強度プログラム可能スマートレー
ザ１０は、２つの部分に分割されている。それは、電力
安定スマートレーザ２０と、デューティサイクル変調Ｄ
／Ａコンバータ３０の２つである。以下で詳しく述べる
ように、電力安定スマートレーザ２０とデューティサイ
クル変調Ｄ／Ａ変換器３０は、共通の半導体基板に形成
することが望ましい。これにより、チップ外の高周波接
続が除去される。
面を参照しながら、本発明を詳細に説明する。図１は、
本発明による強度プログラム可能スマートレーザ１０を
示す。説明のために、強度プログラム可能スマートレー
ザ１０は、２つの部分に分割されている。それは、電力
安定スマートレーザ２０と、デューティサイクル変調Ｄ
／Ａコンバータ３０の２つである。以下で詳しく述べる
ように、電力安定スマートレーザ２０とデューティサイ
クル変調Ｄ／Ａ変換器３０は、共通の半導体基板に形成
することが望ましい。これにより、チップ外の高周波接
続が除去される。
【００２５】電力安定スマートレーザ部２０は、半導体
レーザ２２、電力制御器２６、および望ましくは、電力
制御器２６にフィードバックする光検出器２４を装備す
る。レーザ２２および検出器２４は、上記の米国特許第
４，９８７，４６８号、第５，０４８，０４０号、また
は第５，０３８，１８５号に開示された技術に従って、
半導体基板上に形成することができる。電力制御器２６
は、Ｄ／Ａ変換器３０から受け取った高周波可変デュー
ティサイクルビットストリームおよび検出器２４から提
供されたフィードバック信号に基づいて、強度制御電流
をレーザ２２に出力する。レーザに印加されるピーク電
力が変化する従来の装置とは異なり、本発明ではデュー
ティサイクルの変化に関連してレーザが作動したり停止
したりする。電力制御器の詳細は、以下で説明する。
レーザ２２、電力制御器２６、および望ましくは、電力
制御器２６にフィードバックする光検出器２４を装備す
る。レーザ２２および検出器２４は、上記の米国特許第
４，９８７，４６８号、第５，０４８，０４０号、また
は第５，０３８，１８５号に開示された技術に従って、
半導体基板上に形成することができる。電力制御器２６
は、Ｄ／Ａ変換器３０から受け取った高周波可変デュー
ティサイクルビットストリームおよび検出器２４から提
供されたフィードバック信号に基づいて、強度制御電流
をレーザ２２に出力する。レーザに印加されるピーク電
力が変化する従来の装置とは異なり、本発明ではデュー
ティサイクルの変化に関連してレーザが作動したり停止
したりする。電力制御器の詳細は、以下で説明する。
【００２６】デューティサイクル変調Ｄ／Ａ変換器３０
は、例えばＮラインコネクタなどの受信手段３４から強
度制御入力信号としてＮビット語を受信する変調手段３
２を備えている。以下で説明する図の実施例では、Ｎビ
ット語は３ビットであり、したがって変調手段３２は、
８種類のレベルのグレイレベルを生成することのできる
可変デューティサイクルビットストリームを出力する。
図１に示す実施例の場合、第２受信手段３６がビデオ入
力信号を受け取る。第２受信手段３６としてはコネクタ
を使用できる。ビデオ入力信号は、例えば５０Ｍｈｚデ
ィジタル入力とすることができる。ディジタル入力の各
ビットは画素フレームまたは画素時間を定義する。画素
時間とは、レーザ２２から出力された光ビームを受ける
基板上の単独の画素が画像形成される時間である。変調
手段３２によって出力された可変デューティサイクルビ
ットストリームは、ＡＮＤゲート３８でビデオ入力３６
と結合され、それにより、可変デューティサイクルビッ
トストリームはビデオ信号に従って変調される。ＡＮＤ
ゲート３８の出力は、電力制御器２６に提供される。
は、例えばＮラインコネクタなどの受信手段３４から強
度制御入力信号としてＮビット語を受信する変調手段３
２を備えている。以下で説明する図の実施例では、Ｎビ
ット語は３ビットであり、したがって変調手段３２は、
８種類のレベルのグレイレベルを生成することのできる
可変デューティサイクルビットストリームを出力する。
図１に示す実施例の場合、第２受信手段３６がビデオ入
力信号を受け取る。第２受信手段３６としてはコネクタ
を使用できる。ビデオ入力信号は、例えば５０Ｍｈｚデ
ィジタル入力とすることができる。ディジタル入力の各
ビットは画素フレームまたは画素時間を定義する。画素
時間とは、レーザ２２から出力された光ビームを受ける
基板上の単独の画素が画像形成される時間である。変調
手段３２によって出力された可変デューティサイクルビ
ットストリームは、ＡＮＤゲート３８でビデオ入力３６
と結合され、それにより、可変デューティサイクルビッ
トストリームはビデオ信号に従って変調される。ＡＮＤ
ゲート３８の出力は、電力制御器２６に提供される。
【００２７】図１の実施例では、画素が画素形成される
強度は、第１受信手段３４によって受信された信号によ
って制御され、第２受信手段３６によって受信されたビ
デオ入力は、離散画素を画像形成するか否かを決定す
る。つまり、ある画素に対するビデオ入力が１（ハイ）
の場合、その画素は変調手段３２によって制御されるグ
レイスケールで画像形成される。その画像入力が０（ロ
ー）の場合（画素が画像を受け取らないことを示す）、
ＡＮＤゲート３８の出力は０（ロー）となる。あるいは
代替方法として、Ｎビット入力を第１受信手段３４で受
信する前に、ディジタルビデオ入力とＮビットディジタ
ル入力の論理積（ＡＮＤ）を取ることもできる。この場
合、変調手段３２の出力は直接、電力制御器２６に入力
することができる。この代替実施例では、ビデオ信号が
０ならば、変調手段３２で受信されるＮビット入力の各
ビットは０となり、ビデオ信号が１ならば、Ｎビット入
力は所望の強度レベルに対応する。
強度は、第１受信手段３４によって受信された信号によ
って制御され、第２受信手段３６によって受信されたビ
デオ入力は、離散画素を画像形成するか否かを決定す
る。つまり、ある画素に対するビデオ入力が１（ハイ）
の場合、その画素は変調手段３２によって制御されるグ
レイスケールで画像形成される。その画像入力が０（ロ
ー）の場合（画素が画像を受け取らないことを示す）、
ＡＮＤゲート３８の出力は０（ロー）となる。あるいは
代替方法として、Ｎビット入力を第１受信手段３４で受
信する前に、ディジタルビデオ入力とＮビットディジタ
ル入力の論理積（ＡＮＤ）を取ることもできる。この場
合、変調手段３２の出力は直接、電力制御器２６に入力
することができる。この代替実施例では、ビデオ信号が
０ならば、変調手段３２で受信されるＮビット入力の各
ビットは０となり、ビデオ信号が１ならば、Ｎビット入
力は所望の強度レベルに対応する。
【００２８】図２は、変調手段３２によって生成される
可変デューティサイクル信号（ＳVDC またはＳ´VDC ）
およびビデオ信号（Ｓp ）を示すタイミング図である。
信号Ｓｐの方形波は、単独の画素が画像形成される１つ
の画素フレームを示す。画素を画像形成する場合は、図
２に信号Ｓｐの方形波で示されるように、その画素フレ
ームの持続時間だけディジタルビデオ信号が１（ハイ）
になる。この形のビデオ信号は、電力制御器２６にオン
／オフ情報を提供するだけである。様々なレベルのグレ
イスケールが得られるようにビデオ信号を変調するため
に、図２に示すように、可変デューティサイクル信号Ｓ
VDC またはＳ´VDC が提供される。
可変デューティサイクル信号（ＳVDC またはＳ´VDC ）
およびビデオ信号（Ｓp ）を示すタイミング図である。
信号Ｓｐの方形波は、単独の画素が画像形成される１つ
の画素フレームを示す。画素を画像形成する場合は、図
２に信号Ｓｐの方形波で示されるように、その画素フレ
ームの持続時間だけディジタルビデオ信号が１（ハイ）
になる。この形のビデオ信号は、電力制御器２６にオン
／オフ情報を提供するだけである。様々なレベルのグレ
イスケールが得られるようにビデオ信号を変調するため
に、図２に示すように、可変デューティサイクル信号Ｓ
VDC またはＳ´VDC が提供される。
【００２９】ここで定義するデューティサイクルは、固
定振幅パルスの反復サイクルである。各サイクルの持続
時間は、図２にＣで示されている。図２に示す例では、
デューティサイクルは１画素フレーム内で４回繰り返さ
れる。このデューティサイクルは、ａ）Ｓ´VDC で示す
ように、単独のオン／オフパルスを用いて、各サイクル
のパルスの持続時間を変化させてグレイレベルを変化さ
せるように構成するか、またはｂ）ＳVDC で示すよう
に、オンとオフの反復パターンを用いて、各オンパルス
の持続時間を同一とし、各サイクルのパルス数を変化さ
せてグレイレベルを変化させるように構成するかのいず
れかとすることができる。信号ＳVDC およびＳ´VDC の
効果は、各サイクル中のパルスの合計オン時間を変化さ
せることによってデューティサイクルを変化させるとい
う点では、実質的に同じである。ＳVDC で示すように、
この変化は、各サイクル中の固定振幅・固定持続時間の
パルス出力の数を変化させることによって、達成するこ
とができる。あるいはまた、Ｓ´VDC で示すように、単
独の固定振幅パルスの持続時間を変化させることもでき
る。デューティサイクルを反復して、各画素時間内に充
分な数のパルスを出力することによって、最初と最後の
パルスと画素信号Ｓp の立上り部と立下り部の間の最大
オフセット（「ジッタ」としても知られる）をそれぞ
れ、充分に小さくすることができるので、パルスの高周
波信号をビデオ信号と同期化する必要が無い。これは、
画素時間当たり少なくとも２回のデューティサイクルを
実行することを必要とする。
定振幅パルスの反復サイクルである。各サイクルの持続
時間は、図２にＣで示されている。図２に示す例では、
デューティサイクルは１画素フレーム内で４回繰り返さ
れる。このデューティサイクルは、ａ）Ｓ´VDC で示す
ように、単独のオン／オフパルスを用いて、各サイクル
のパルスの持続時間を変化させてグレイレベルを変化さ
せるように構成するか、またはｂ）ＳVDC で示すよう
に、オンとオフの反復パターンを用いて、各オンパルス
の持続時間を同一とし、各サイクルのパルス数を変化さ
せてグレイレベルを変化させるように構成するかのいず
れかとすることができる。信号ＳVDC およびＳ´VDC の
効果は、各サイクル中のパルスの合計オン時間を変化さ
せることによってデューティサイクルを変化させるとい
う点では、実質的に同じである。ＳVDC で示すように、
この変化は、各サイクル中の固定振幅・固定持続時間の
パルス出力の数を変化させることによって、達成するこ
とができる。あるいはまた、Ｓ´VDC で示すように、単
独の固定振幅パルスの持続時間を変化させることもでき
る。デューティサイクルを反復して、各画素時間内に充
分な数のパルスを出力することによって、最初と最後の
パルスと画素信号Ｓp の立上り部と立下り部の間の最大
オフセット（「ジッタ」としても知られる）をそれぞ
れ、充分に小さくすることができるので、パルスの高周
波信号をビデオ信号と同期化する必要が無い。これは、
画素時間当たり少なくとも２回のデューティサイクルを
実行することを必要とする。
【００３０】図３は、Ｎビット語を受信し、可変デュー
ティサイクルビットストリームを出力する変調手段３２
の１例を示す。この変調手段３２は、高周波（例えば８
００Ｍｈｚ）クロック４２、Ｎビット幅レジスタ４４
（Ｎビット幅強度制御入力語の幅に等しい幅を持つ）、
および全加算器４６を備えている。高周波クロック４２
は、例えば３つのインバータ４３ａ、４３ｂ、および４
３ｃから構成することができる。レジスタ４４は、高周
波クロック４２の出力に結合されたクロック入力、Ｎビ
ット出力、およびＮビット入力を持つ。全加算器は、Ｎ
ビット語受信手段３４に結合される第１Ｎビット入力、
レジスタ４４のＮビット入力に結合されるＮビット出
力、レジスタ４４の出力に結合される第２Ｎビット入
力、搬入（carry-in）入力Ｃin、および変調手段３２か
ら出力された可変デューティサイクルビットストリーム
を電力制御器２６に搬送する搬出出力Ｃout を有する。
ティサイクルビットストリームを出力する変調手段３２
の１例を示す。この変調手段３２は、高周波（例えば８
００Ｍｈｚ）クロック４２、Ｎビット幅レジスタ４４
（Ｎビット幅強度制御入力語の幅に等しい幅を持つ）、
および全加算器４６を備えている。高周波クロック４２
は、例えば３つのインバータ４３ａ、４３ｂ、および４
３ｃから構成することができる。レジスタ４４は、高周
波クロック４２の出力に結合されたクロック入力、Ｎビ
ット出力、およびＮビット入力を持つ。全加算器は、Ｎ
ビット語受信手段３４に結合される第１Ｎビット入力、
レジスタ４４のＮビット入力に結合されるＮビット出
力、レジスタ４４の出力に結合される第２Ｎビット入
力、搬入（carry-in）入力Ｃin、および変調手段３２か
ら出力された可変デューティサイクルビットストリーム
を電力制御器２６に搬送する搬出出力Ｃout を有する。
【００３１】Ｎビット入力語は、変調手段３２の出力を
変調するために用いられるデューティサイクル決定パラ
メータ（Ｄ）を搬送する。図３および図４に示す実施例
では、Ｎビット入力語は３ビット入力語であり、したが
って０−７のＤの値に対応する８種類のレベルのグレイ
スケールを定義することができる。この場合、レジスタ
の長さが３（Ｎ＝３）となり、サイクルの反復を保証す
るには、高周波クロック４２によって８クロックを出力
しなければならない。例えば、Ｄ＝３であり、レジスタ
４４の値が０で始動する場合、最初のクロックの後、レ
ジスタ４４は３を保持する。２回目のクロックの後、レ
ジスタ４４は６を保持する。３回目のクロックの後、レ
ジスタ４４は１を保持し、全加算器の搬出ラインが作動
したことになる。このように、レジスタ４４が満杯にな
るたびに、全加算器４６の入力に渡されたレジスタの内
容は、搬出ラインＣout を作動させる。この方法によ
り、Ｄは繰り返しレジスタの内容に追加され、全加算器
の搬出ラインは、Ｄに比例するデューティサイクルを繰
り返す。
変調するために用いられるデューティサイクル決定パラ
メータ（Ｄ）を搬送する。図３および図４に示す実施例
では、Ｎビット入力語は３ビット入力語であり、したが
って０−７のＤの値に対応する８種類のレベルのグレイ
スケールを定義することができる。この場合、レジスタ
の長さが３（Ｎ＝３）となり、サイクルの反復を保証す
るには、高周波クロック４２によって８クロックを出力
しなければならない。例えば、Ｄ＝３であり、レジスタ
４４の値が０で始動する場合、最初のクロックの後、レ
ジスタ４４は３を保持する。２回目のクロックの後、レ
ジスタ４４は６を保持する。３回目のクロックの後、レ
ジスタ４４は１を保持し、全加算器の搬出ラインが作動
したことになる。このように、レジスタ４４が満杯にな
るたびに、全加算器４６の入力に渡されたレジスタの内
容は、搬出ラインＣout を作動させる。この方法によ
り、Ｄは繰り返しレジスタの内容に追加され、全加算器
の搬出ラインは、Ｄに比例するデューティサイクルを繰
り返す。
【００３２】搬出ラインは、レーザダイオードを変調す
るのに用いられる。この実施例では３ビット値の入力Ｄ
は、デューティサイクル決定パラメータであり、ＡＮＤ
ゲート３８を通してビデオ入力を変調するために用いる
ことができ、あるいはビデオ入力自体として用いること
ができる。後者の場合、ＡＮＤゲート３８の必要は無
く、ビデオデータストリームを生成する電子部品により
３ビット値を生成して、例えば５０Ｍｈｚレートで変調
手段３２に供給する。
るのに用いられる。この実施例では３ビット値の入力Ｄ
は、デューティサイクル決定パラメータであり、ＡＮＤ
ゲート３８を通してビデオ入力を変調するために用いる
ことができ、あるいはビデオ入力自体として用いること
ができる。後者の場合、ＡＮＤゲート３８の必要は無
く、ビデオデータストリームを生成する電子部品により
３ビット値を生成して、例えば５０Ｍｈｚレートで変調
手段３２に供給する。
【００３３】図４の表は、Ｄの各値（Ｎ＝３の場合）に
対しクロック４２から出力される各クロック後のレジス
タ４４の内容を示している。搬出信号Ｃout が出力され
るときのレジスタの値も、図４に示す。このように、全
加算器４６から出力される搬出信号は、高周波デューテ
ィサイクルを構成する。サイクルは、クロック４２から
８個のパルスが出力されるたびに繰り返される。各サイ
クルで出力される固定（一定）振幅・固定（一定）持続
時間のパルスの総数は、Ｄの値に基づいて変化する。
対しクロック４２から出力される各クロック後のレジス
タ４４の内容を示している。搬出信号Ｃout が出力され
るときのレジスタの値も、図４に示す。このように、全
加算器４６から出力される搬出信号は、高周波デューテ
ィサイクルを構成する。サイクルは、クロック４２から
８個のパルスが出力されるたびに繰り返される。各サイ
クルで出力される固定（一定）振幅・固定（一定）持続
時間のパルスの総数は、Ｄの値に基づいて変化する。
【００３４】高周波クロック４２が８００Ｍｈｚで発振
した場合、高周波クロック４２の１６サイクルが単独５
０Ｍｈｚクロックごとに発生し、上記の８回のクロック
の反復により少なくとも２回の完全なサイクルが保証さ
れる。これにより、データのをレーザスポットとのコン
ボルーションを行う上でのＤ／Ａ変換器の良好な性能が
保証される。これは、スポットがほぼ１回の５０Ｍｈｚ
クロック内にそれ自身の直径を移動することを前提とす
る。
した場合、高周波クロック４２の１６サイクルが単独５
０Ｍｈｚクロックごとに発生し、上記の８回のクロック
の反復により少なくとも２回の完全なサイクルが保証さ
れる。これにより、データのをレーザスポットとのコン
ボルーションを行う上でのＤ／Ａ変換器の良好な性能が
保証される。これは、スポットがほぼ１回の５０Ｍｈｚ
クロック内にそれ自身の直径を移動することを前提とす
る。
【００３５】図７は、５０Ｍｈｚディジタルビデオ信号
Ｓp 、Ｄ＝３であり、かつクロック４２が８００Ｍｈｚ
で発振するときに図３の変調手段３２によって出力され
る可変デューティサイクルビットストリームＳ1 、およ
びＡＮＤゲート３８の出力Ｓo を示す。図で分かるよう
に、可変デューティサイクルビットストリームＳ1 は、
ビデオ信号Ｓp の各画素時間の持続時間の半分のサイク
ル時間（Ｃ）を持つ。電力制御器２６によって受信され
る信号は、映像信号が１のときの変調手段３２の出力で
あり、映像信号が０のときは０となる。
Ｓp 、Ｄ＝３であり、かつクロック４２が８００Ｍｈｚ
で発振するときに図３の変調手段３２によって出力され
る可変デューティサイクルビットストリームＳ1 、およ
びＡＮＤゲート３８の出力Ｓo を示す。図で分かるよう
に、可変デューティサイクルビットストリームＳ1 は、
ビデオ信号Ｓp の各画素時間の持続時間の半分のサイク
ル時間（Ｃ）を持つ。電力制御器２６によって受信され
る信号は、映像信号が１のときの変調手段３２の出力で
あり、映像信号が０のときは０となる。
【００３６】高周波クロックは例えば半導体ガリウムヒ
素基板上に集積することが望ましいので、８００Ｍｈｚ
クロックレートを得ることにはあまり問題が無い。実
際、このレートはよりよいコンボルーション性能を達成
するのに充分な高いレートであるようである。
素基板上に集積することが望ましいので、８００Ｍｈｚ
クロックレートを得ることにはあまり問題が無い。実
際、このレートはよりよいコンボルーション性能を達成
するのに充分な高いレートであるようである。
【００３７】説明した実施例では、クロックを直列の３
つのインバータによって生成する。別の有意義な点は、
クロック周波数の安定性がほとんど問題にならず、ディ
ジタルアナログ変換性能に影響を及ぼすことなく、マイ
クロ秒の変化や周波数が可能になる。これは、ディジタ
ルアナログ変換性能が長期周波数変化に実質的に影響を
受けないデューティサイクルによってほとんど決定され
るためである。
つのインバータによって生成する。別の有意義な点は、
クロック周波数の安定性がほとんど問題にならず、ディ
ジタルアナログ変換性能に影響を及ぼすことなく、マイ
クロ秒の変化や周波数が可能になる。これは、ディジタ
ルアナログ変換性能が長期周波数変化に実質的に影響を
受けないデューティサイクルによってほとんど決定され
るためである。
【００３８】図５は、本発明による１つの可能な電力制
御器２６を示すブロック図である。電力制御器２６は４
つの部分に分割される。つまり、電流電圧変換器４６、
保持機能付きピーク検出器４８、ピーク電力制御器５
０、およびビデオモジュレータ５２の４つである。電力
制御器２６の作動については、以下で詳しく説明する。
御器２６を示すブロック図である。電力制御器２６は４
つの部分に分割される。つまり、電流電圧変換器４６、
保持機能付きピーク検出器４８、ピーク電力制御器５
０、およびビデオモジュレータ５２の４つである。電力
制御器２６の作動については、以下で詳しく説明する。
【００３９】図６は、図５の電力制御器２６を示す概略
図である。電力制御器２６は、２つの主要な機能を果た
す。つまり、レーザ２２がオン状態のときにレーザ２２
のピーク出力電力をモニタし制御するフィードバックル
ープを提供すること、およびデューティサイクル変調Ｄ
／Ａ変換器３０からのビデオ情報により、高いデータレ
ートでレーザ２２を変調する手段を提供することであ
る。
図である。電力制御器２６は、２つの主要な機能を果た
す。つまり、レーザ２２がオン状態のときにレーザ２２
のピーク出力電力をモニタし制御するフィードバックル
ープを提供すること、およびデューティサイクル変調Ｄ
／Ａ変換器３０からのビデオ情報により、高いデータレ
ートでレーザ２２を変調する手段を提供することであ
る。
【００４０】レーザ２２から出力される光の一部は検出
器２４に衝突し、検出器はレーザ２２の出力電力レベル
に比例する光電流を生成する。この電流は電流電圧変換
器４６によって電圧Ｖdiode ４７に変換される。したが
って、Ｖdiode ４７はレーザの出力電力レベルに比例す
る。
器２４に衝突し、検出器はレーザ２２の出力電力レベル
に比例する光電流を生成する。この電流は電流電圧変換
器４６によって電圧Ｖdiode ４７に変換される。したが
って、Ｖdiode ４７はレーザの出力電力レベルに比例す
る。
【００４１】レーザダイオード２２は、任意のデューテ
ィサイクルで高速変調を受けるので、レーザダイオード
２２のためのフィードバックレベルを生成するために
は、所望のピーク高さで、ピーク高さを検出する必要が
ある。このピーク高さ検出は、保持機能付きピーク検出
器４８によって行われる。保持機能付きピーク検出器４
８はＶdiode ４７を入力として受け取り、Ｖdiode ４７
のピーク高さを検出する。図６を参照すると、第１オペ
アンプ４８ａの後のダイオードの出力は、レーザ出力信
号のピークの後に続き、第２オペアンプ４８ｂは、その
後に続く回路機構による出力電圧レベルの過負荷を防止
するためのバッファである。
ィサイクルで高速変調を受けるので、レーザダイオード
２２のためのフィードバックレベルを生成するために
は、所望のピーク高さで、ピーク高さを検出する必要が
ある。このピーク高さ検出は、保持機能付きピーク検出
器４８によって行われる。保持機能付きピーク検出器４
８はＶdiode ４７を入力として受け取り、Ｖdiode ４７
のピーク高さを検出する。図６を参照すると、第１オペ
アンプ４８ａの後のダイオードの出力は、レーザ出力信
号のピークの後に続き、第２オペアンプ４８ｂは、その
後に続く回路機構による出力電圧レベルの過負荷を防止
するためのバッファである。
【００４２】ピーク電力制御器５０は２つの入力、つま
りＶpeak４９とピーク電力設定値５１を持つ。ピーク電
力設定値５１は、レーザ２２の所望のピーク高さを設定
するために従来の方法で生成される信号である。ピーク
電力設定値５１とＶpeak４９の間の相違が、ライン５４
に沿ってピーク電力制御器５０から出力され、ビデオモ
ジュレータ５２のレーザ電流制御トランジスタＴＲ１に
負としてフィードバックされる。フィードバックの結
果、放出レーザダイオードパルスに安定したピークレベ
ルが得られる。
りＶpeak４９とピーク電力設定値５１を持つ。ピーク電
力設定値５１は、レーザ２２の所望のピーク高さを設定
するために従来の方法で生成される信号である。ピーク
電力設定値５１とＶpeak４９の間の相違が、ライン５４
に沿ってピーク電力制御器５０から出力され、ビデオモ
ジュレータ５２のレーザ電流制御トランジスタＴＲ１に
負としてフィードバックされる。フィードバックの結
果、放出レーザダイオードパルスに安定したピークレベ
ルが得られる。
【００４３】このようにビデオモジュレータ５２はレー
ザ２２への電流を変化させ、それによってレーザ２２の
ピークレベルを実質的に一定に維持する。ビデオモジュ
レータ５２はまた、（デューティサイクル変調Ｄ／Ａ変
換器からの）ビデオ入力信号５３によって切り替えられ
たときに、ビデオ入力トランジスタＴＲ２からレーザ２
２の電流を分流することによって、レーザ２２の高速変
調を実行する。
ザ２２への電流を変化させ、それによってレーザ２２の
ピークレベルを実質的に一定に維持する。ビデオモジュ
レータ５２はまた、（デューティサイクル変調Ｄ／Ａ変
換器からの）ビデオ入力信号５３によって切り替えられ
たときに、ビデオ入力トランジスタＴＲ２からレーザ２
２の電流を分流することによって、レーザ２２の高速変
調を実行する。
【００４４】本発明を特定の実施例に関連させて説明し
てきたが、問う業者にとっては多くの代替例や変化例、
改変が容易であることは明白である。例えば、各サイク
ルのパルス数を変化させる代わりに、変調手段３２によ
って出力される各パルスの持続時間を変化させることが
できる。
てきたが、問う業者にとっては多くの代替例や変化例、
改変が容易であることは明白である。例えば、各サイク
ルのパルス数を変化させる代わりに、変調手段３２によ
って出力される各パルスの持続時間を変化させることが
できる。
【図１】本発明の説明的実施例による強度プログラマブ
ルスマートレーザのブロック図である。
ルスマートレーザのブロック図である。
【図２】図１のデューティサイクル変調Ｄ／Ａ変換器の
機能を説明するタイミング図である。
機能を説明するタイミング図である。
【図３】図１の変調手段の１実施例の概略図である。
【図４】Ｎ＝３のときの強度制御Ｎビット語入力の様々
な値に対する図３の回路の高周波出力を示す表である。
な値に対する図３の回路の高周波出力を示す表である。
【図５】図１に示す１つの可能な電力制御器のブロック
図である。
図である。
【図６】図５の電力制御器として使用可能な１つの可能
な回路の概略図である。
な回路の概略図である。
【図７】ディジタル映像信号、３ビット入力語に対して
Ｄ＝３のときに図３の変調手段によって出力される可変
デューティサイクルビットストリーム、およびビデオ信
号と可変デューティサイクルビットストリームの結合の
ために電力制御器に入力される信号を示すタイミング図
である。
Ｄ＝３のときに図３の変調手段によって出力される可変
デューティサイクルビットストリーム、およびビデオ信
号と可変デューティサイクルビットストリームの結合の
ために電力制御器に入力される信号を示すタイミング図
である。
１０ 強さプログラマブルスマートレーザ ２０ 電力安定スマートレーザ ２２ 半導体レーザ ２４ 光検出器 ２６ 電力制御器 ３０ デューティサイクル変調Ｄ／Ａ変換器 ３２ 変調手段 ３６ 映像入力 ３８ ＡＮＤゲート ４４ Ｎビット幅レジスタ ４６ 全加算器
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成５年５月２４日
【手続補正１】
【補正対象書類名】図面
【補正対象項目名】図１
【補正方法】変更
【補正内容】
【図１】
【手続補正２】
【補正対象書類名】図面
【補正対象項目名】図６
【補正方法】変更
【補正内容】
【図６】
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ダグラス エヌ．カリー アメリカ合衆国 カリフォルニア州 94025 メンロ パーク レランド アベ ニュー 221
Claims (1)
- 【請求項１】 ある周波数を持つビデオ信号に応答し
て基板上に画像を記録するレーザレコーダであって、前
記ビデオ信号の周波数の逆数が単独画素が画像化される
画素時間を定義し、 基板上に形成される画像の所望の強度レベルを示すＮビ
ット信号を受信する受信手段と、 前記受信手段に接続され、固定振幅パルスの反復サイク
ルを含む高周波可変デューティサイクルビットストリー
ムを出力するための変調手段と、 半導体レーザと、 前記変調手段と前記半導体レーザの間に接続され、前記
高周波可変デューティサイクルビットストリームを受信
し、前記半導体レーザに強度制御信号を出力する電力制
御手段と、から成り、各サイクルのパルスの総時間が、
前記受信手段によって受信されたＮビット信号に基づい
て変化し、前記パルスのサイクルが各画素時間内で複数
回繰り返されるように、前記可変デューティサイクルの
前記高周波数を充分に高くすることを特徴とするレーザ
レコーダ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US896845 | 1992-06-12 | ||
| US07/896,845 US5216443A (en) | 1992-06-12 | 1992-06-12 | Programmable intensity smart laser system capable of being fabricated on a semiconductive substrate |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0699617A true JPH0699617A (ja) | 1994-04-12 |
| JP3362911B2 JP3362911B2 (ja) | 2003-01-07 |
Family
ID=25406946
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12101793A Expired - Lifetime JP3362911B2 (ja) | 1992-06-12 | 1993-05-24 | レーザレコーダ |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5216443A (ja) |
| EP (1) | EP0574249B1 (ja) |
| JP (1) | JP3362911B2 (ja) |
| DE (1) | DE69308239T2 (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5319655A (en) * | 1992-12-21 | 1994-06-07 | Xerox Corporation | Multiwavelength laterally-injecting-type lasers |
| CA2128858A1 (en) | 1993-10-28 | 1995-04-29 | Douglas N. Curry | Two dimensional linear interpolation with slope output for a hyperacuity printer |
| US5742325A (en) * | 1993-10-28 | 1998-04-21 | Xerox Corporation | Micro segmentation in a hyperacuity printer |
| US5410414A (en) * | 1993-10-28 | 1995-04-25 | Xerox Corporation | Halftoning in a hyperacuity printer |
| US5638110A (en) * | 1993-10-28 | 1997-06-10 | Xerox Corporation | Two dimensional slope thresholding in a hyperacuity printer |
| US5732162A (en) * | 1993-10-28 | 1998-03-24 | Xerox Corporation | Two dimensional linearity and registration error correction in a hyperacuity printer |
| US5638107A (en) * | 1993-10-28 | 1997-06-10 | Xerox Corporation | Interlace formatting in a hyperacuity printer |
| US5485289A (en) * | 1993-10-28 | 1996-01-16 | Xerox Corporation | Hyperacuity printer architecture |
| US5537223A (en) | 1994-06-02 | 1996-07-16 | Xerox Corporation | Rotating non-rotationally symmetrical halftone dots for encoding embedded data in a hyperacuity printer |
| JP3738914B2 (ja) * | 1995-01-06 | 2006-01-25 | パイオニア株式会社 | 光学式情報記録再生装置におけるレーザダイオード駆動装置 |
| US20090140660A1 (en) * | 1998-02-04 | 2009-06-04 | Aptina Imaging Corporation | Pulse-controlled light emitting diode source |
| US6346993B1 (en) | 1999-02-05 | 2002-02-12 | Xerox Corporation | Tone-variation-resistant phase-shiftable halftone screen system and method of using |
| US6590600B2 (en) * | 2001-03-16 | 2003-07-08 | Eastman Kodak Company | Method and apparatus for controlling exposure amplitude and printed track width by pulse width modulation |
| US8389919B2 (en) * | 2006-05-15 | 2013-03-05 | Theodore Bruce Ziemkowski | Laser safety controller |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56153331A (en) * | 1980-04-30 | 1981-11-27 | Fuji Photo Film Co Ltd | Laser recorder |
| US4539685A (en) * | 1982-09-02 | 1985-09-03 | United Technologies Corporation | Passively Q-switched laser having a variable pulse rate |
| US4727382A (en) * | 1985-11-15 | 1988-02-23 | Asahi Kogaku Kogyo Kabushiki Kaisha | Intensity control for a semiconductor laser of a laser beam printer |
| DE3728234A1 (de) * | 1986-08-26 | 1988-04-28 | Sharp Kk | Steuervorrichtung fuer eine laserdiode |
| DE3750030T2 (de) * | 1986-12-29 | 1994-09-29 | Fuji Photo Film Co Ltd | Laserstrahlaufzeichnungsverfahren und -vorrichtung. |
| US4987468A (en) * | 1988-06-17 | 1991-01-22 | Xerox Corporation | Lateral heterojunction bipolar transistor (LHBT) and suitability thereof as a hetero transverse junction (HTJ) laser |
| US4893136A (en) * | 1988-12-22 | 1990-01-09 | Xerox Corporation | Arithmetically computed motor hunt compensation for flying spot scanners |
| JPH0387773A (ja) * | 1989-08-31 | 1991-04-12 | Canon Inc | 画像印字装置 |
| US5038185A (en) * | 1989-11-30 | 1991-08-06 | Xerox Corporation | Structurally consistent surface skimming hetero-transverse junction lasers and lateral heterojunction bipolar transistors |
| US5048040A (en) * | 1990-03-08 | 1991-09-10 | Xerox Corporation | Multiple wavelength p-n junction semiconductor laser with separated waveguides |
| US4995049A (en) * | 1990-05-29 | 1991-02-19 | Eastman Kodak Company | Optoelectronic integrated circuit |
| US5170403A (en) * | 1991-05-31 | 1992-12-08 | Digital Equipment Corporation | Modulation circuit for grayscale laser printing |
-
1992
- 1992-06-12 US US07/896,845 patent/US5216443A/en not_active Expired - Lifetime
-
1993
- 1993-05-24 JP JP12101793A patent/JP3362911B2/ja not_active Expired - Lifetime
- 1993-06-10 EP EP93304484A patent/EP0574249B1/en not_active Expired - Lifetime
- 1993-06-10 DE DE69308239T patent/DE69308239T2/de not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE69308239T2 (de) | 1997-08-07 |
| US5216443A (en) | 1993-06-01 |
| JP3362911B2 (ja) | 2003-01-07 |
| EP0574249A1 (en) | 1993-12-15 |
| EP0574249B1 (en) | 1997-02-26 |
| DE69308239D1 (de) | 1997-04-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5784091A (en) | Image forming system using digital ASIC and analog ASIC for processing image data and controlling semiconductor laser, and half-tone pixel representing method | |
| JPH0699617A (ja) | レーザレコーダ | |
| US5144631A (en) | Semiconductor laser drive device | |
| US4998257A (en) | Semiconductor laser driving apparatus | |
| JPH05508126A (ja) | 放射線写真プリンタのためのレーザダイオードの直接変調 | |
| JPH01106667A (ja) | レーザ記録装置 | |
| JPH04316276A (ja) | 画像形成装置 | |
| US5272544A (en) | Digital/analog converter and image processing apparatus using the same | |
| JPS63102545A (ja) | レ−ザ記録装置 | |
| JP3569383B2 (ja) | 半導体レーザ制御方法及び装置 | |
| JPH09321376A (ja) | 半導体レーザ制御装置 | |
| JPH09266340A (ja) | 半導体レーザ制御方法及び装置 | |
| JP3149475B2 (ja) | 変調装置 | |
| JP2692984B2 (ja) | レーザ記録装置 | |
| JPH03249672A (ja) | レーザ走査型画像形成装置 | |
| JP5279351B2 (ja) | 画像形成装置 | |
| JP3189321B2 (ja) | 変調装置 | |
| JP3891368B2 (ja) | 半導体レーザ制御装置 | |
| JPH0771176B2 (ja) | レ−ザ記録装置 | |
| JPH07186452A (ja) | 画像形成装置 | |
| JPH1067141A (ja) | 半導体レーザ制御装置 | |
| JPH1070330A (ja) | レーザ駆動回路 | |
| JPH06334248A (ja) | レーザダイオードの駆動回路 | |
| JP2840326B2 (ja) | 画像処理装置 | |
| JP2585844Y2 (ja) | レーザ発光装置の光出力切替装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20021008 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071025 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081025 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091025 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091025 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101025 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111025 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121025 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121025 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131025 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term |