JPH0697749B2 - 誤り訂正復号器 - Google Patents

誤り訂正復号器

Info

Publication number
JPH0697749B2
JPH0697749B2 JP12871184A JP12871184A JPH0697749B2 JP H0697749 B2 JPH0697749 B2 JP H0697749B2 JP 12871184 A JP12871184 A JP 12871184A JP 12871184 A JP12871184 A JP 12871184A JP H0697749 B2 JPH0697749 B2 JP H0697749B2
Authority
JP
Japan
Prior art keywords
path
metric
circuit
memory
error correction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP12871184A
Other languages
English (en)
Other versions
JPS617730A (ja
Inventor
之綱 古谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP12871184A priority Critical patent/JPH0697749B2/ja
Publication of JPS617730A publication Critical patent/JPS617730A/ja
Publication of JPH0697749B2 publication Critical patent/JPH0697749B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Error Detection And Correction (AREA)

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明はビタビ・アルゴリズムを用いて誤り訂正および
誤り検出を行なう誤り訂正復号器に関する。
(従来技術とその問題点) 畳み込み符号に対するビタビ・アルゴリズムによる復号
法は従来から訂正能力の高い復号法として知られてい
る。ビタビ・復号の原理及び動作については、プロシー
ティングス オブ ジ アイ・イー・イー・イー(Proc
eedings of the IEEE)誌1973年3月号第268頁から278
頁の論文「ザ ビタビ アルゴリズム(The Viterbi al
gorithm)」に詳細に記されている。しかしながら後述
する通りこの復号法は、どのような受信信号系列に対し
ても復号を行なうので訂正できない誤りが生じた場合に
それを検出することができないという欠点があった。
第1図は畳み込み符号器の1例を示す図である。第1図
の畳み込み符号器は拘束長3,符号化率1/2の符号器を構
成している。入力端子100から入力された1又は0の信
号はレジスタ1および2に順次蓄えられる。入力信号と
レジスタ1の内容と、レジスタ2の内容の2を法とした
加算が排他論理和回路3で求められ出力端子101から出
力される。また入力信号とレジスタ2の内容との2を法
とした加算が排他的論理和回路4で求められ出力端子10
2から出力される。このようにして1ビットの入力信号
が2ビットに変換されて送信される。
出力の2ビットはレジスタ1および2の内容と入力信号
で決定されるのでこの符号器の状態遷移図は第2図のよ
うになる。第2図で4つの状態(00),(10),(0
1),(11)はそれぞれレジスタ1,2の内部状態に対応し
ておりそれぞれの状態と、次の状態を結ぶ線(これを枝
と呼ぶ)は入力信号の値によって次に異った状態に移る
ことを意味している。また枝上の(00),(11),(1
0),(01)の表現は端子101および端子102から出力さ
れる値を表現している。例えばレジスタ1,2の初期値が
(0,0)であって信号“1"が入力されたとすると出力は
(1,1)となりレジスタ1,2の状態は(1,0)に変わる。
第2図にはこれに続いて1,0,1と信号が入力されたとき
の状態の変化を太線で示す。
このように各入力信号列に1対1に対応して状態遷移図
上の折線が形成される。この折線のことを通常パスと呼
んでいる。
さて、ビタビ復号器は各パスに対応した送信系列と受信
系列の相関値を計算し、相関値の最大になるパスを判定
して復号を行っている。受信系列と各パスとの相関値は
通常パス・メトリックと呼ばれている。ビタビ・復号器
は第2図の4通りの状態に対応するパス・メトリックを
記憶しておき1ビットの情報に対応する2シンボルが受
信される毎にパス・メトリックを更新する。
第2図から明らかなように、4通りの各状態は送信信号
に対応して2本の枝を出し再び4通りのいずれかの状態
になる。新たな状態の側から見れば、以前の状態のうち
2つの状態から異なった符号を送信した結果として新た
な状態が得られている。例えば(1,0)という状態は
(0,0)という状態の時に“1"が入力されて、(1,1)が
出力され(1,0)に達する場合と(0,1)という状態の時
に“1"が入力されて、(0,0)が出力され(1,0)に達す
る場合とがある。
ビタビ・復号器ではこの2通りの場合について前回のパ
ス・メトリック値に、受信信号と各枝に対応する受信候
補信号との相関値(これを枝メトリックと呼ぶ)を加
え、大きい方を新たなパス・メトリックとするという方
法でパス・メトリックの更新を行なう。このパスメトリ
ックの演算並びに更新の方法についてより詳しく説明す
る。
今、k番目の受信信号に対応するパスメトリックを各状
態に合わせて、Mk(00),Mk(10),Mk(01),Mk(11)
と表現し、k+1番目の2ビットの受信信号と各枝に対
応した2ビットの受信候補信号(i1,i2)との相関値
を、Rk+1(i1,i2)と表わすことにする。
このとき、例えば(k+1)番目のパスメトリックMk+1
(10)は、Mk(00)+Rk+1(11)とMk(01)+Rk+1(0
0)の大きい方となる。そこで、Mk+1(00),Mk+1(1
0),Mk+1(01),Mk+1(11)を数式で表現するならば、
次のようになる。
但し、Max(A,B)はAとBのうち大きい方の値をとるこ
とを示す。もしA=Bならば、どちらを選んでもかまわ
ないが、説明の便宜上ここでは、Aを選ぶものとする。
つまり である。
さて、2本の枝のうちどちらを選択したかでどのような
パスをとったかがわかるので、その選択信号をもとに第
1図の符号器に対応するビタビ復号器は常に4通りのパ
スを記憶してゆく。つまり、4通りの送信系列の候補を
記憶してゆく。このパスを記憶する回路は通常パス・メ
モリと呼ばれる。第3図にはパス・メモリに記憶される
パスの例を示す。第3図には選択されたパスのみが記さ
れている。
第3図には情報ビットが常に“0"で時刻Cまでは誤りが
なく、時刻Cから時刻Aに移る時点で伝送路誤りが生じ
た場合のパスが示してある。
第3図において時刻Aにおいてパス・メモリに記憶され
ている全てのパスを逆にたどると時刻B以前の部分は全
て同一のパスに帰着していることがわかる。従って今後
どのような信号が受信されようと時刻B以前のパス(太
線の部分)から外れることはあり得ない。この現象はマ
ージと言われるがマージが起れば、それ以前に受信され
た系列は一意的に決定されるのでこれから判定出力を得
ることができる。一般にマージするまでのパスの長さは
伝送路誤りのパタンによって異り、誤りパタンによって
は無限にマージしない場合もあり得る。現実の回路では
無限の長さのパスを記憶することは不可能なのでどこか
でパスの長さを打切ることになる。この場合には4本の
パスがマージしないうちに判定をしなくてはならない場
合が生じる。パスがマージしていないときの判定誤りを
少くするには現在(判定時刻)で最も確からしいパスを
正しいパスとする方法が用いられる。従って通常のビタ
ビ・復号器では一定長のパスメモリを用い、各判定時刻
で最大のパスメトリックを持つパスの最も前のシンボル
に対応する値を判定出力としている。
このような従来のビタビ復号器では復号結果は必ず出力
されるが、伝送路上の誤りが多く正しい復号が実現でき
ない場合でもそれを検出することができない。しかし、
コンピュータ通信などのように用途によっては極めて低
い誤り率が要求され、誤り訂正符号では訂正できないよ
うな伝送路上の誤りに対しては誤り検出を行ない再送を
要求する方が良い場合もある。しかしながら従来のビタ
ビ復号器は、誤り検出機能を有していないためこのよう
な用途には使用できなかった。
(発明の目的) 本発明の目的はこのような従来のビタビ復号法の欠点を
取り除き、誤り訂正能力は多少減少しても、訂正できな
いような誤りが伝送路上に生じたときにそれを検出でき
るような誤り検出機能を有し、かつ誤り検出能力が外部
信号によって制御可能な誤り訂正復号器を提供すること
にある。
(発明の構成) 受信信号系列から枝メトリックを求める枝メトリック演
算回路 各パスに対応したパスメトリックを記憶するパスメトリ
ック記憶回路 前記枝メトリック演算回路の出力を用いて前記パスメト
リック記憶回路の記憶内容を更新し新たなパスの検出を
行なうとともに新たなパスメトリックを前記パスメトリ
ック記憶回路に供給するメトリック演算回路 前記メトリック演算回路からのパス選択情報に基いて選
択されたパスを記憶するパスメモリ 前記パスメモリに記憶されたパス情報から複数のパス長
の時点の信号を入力とし外部からの切替信号によってパ
ス長を選択し、選択された時点のパス情報を出力するパ
ス長選択回路 前記パス長選択回路の出力がマージしているかどうかを
検出するマージ検出回路 から構成され、前記パスメモリから誤り訂正復号出力を
取り出し、前記マージ検出回路から誤り検出情報を取り
出すことを特徴とした誤り訂正復号器を得ることができ
る。
(発明の原理) 本発明では前述したビタビ・復号のマージという性質を
利用して誤り検出を行なう。第3図から明らかなように
第1図のような符号器を用いて、伝送路上に誤りがない
場合には2シンボルでマージが起るが、伝送路上で誤り
が生じるとマージまでの距離が長くなる。従ってある一
定のパスの長さでマージしていない場合には誤って判定
する確率が高いと考えられる。本発明ではマージまでの
距離が長いときに誤り検出とする。長いメッセージ伝送
のような場合には一度でも、このような非マージ状態が
生じれば誤り検出とする。
誤り検出能力はこのマージ検出を行うまでのパスの長さ
による。すなわち十分長いパスをとり、その後にマージ
検出を行うと、マージしない確率は少く、誤り訂正能力
は高いが誤り検出能力は低くなる。逆に短いパス長でマ
ージ検出を行なうとマージしない確率は高く、誤り検出
能力も高くなる。但し、この場合にはパス長を十分長く
とれば正しいパスにマージするような場合でも誤り検出
をしてしまうので誤り訂正能力は低くなる。衛星通信や
移動通信のように時間的に受信信号レベルが変動するよ
うな場合には、マージ検出までのパス長を変えることに
より回線をより効率的に利用することができる。すなわ
ち受信信号レベルが低く、訂正できないような誤りが発
生する確率が高いときには誤り訂正を防ぐために短いパ
ス長でマージ検出を行ない、受信信号レベルが高く誤り
訂正の確率が小さいときにはマージ検出までのパス長を
長くし、訂正能力をあげて不要な誤り検出をなくすこと
ができる。
従って本発明の復号器はマージ検出までのパス長を外部
からの制御信号で変更可能なようにして誤り訂正能力と
検出能力を適応的に変化させることが可能なようにして
いる。
(実施例) 第4図に本発明の一実施例を示す。図中結線上の斜線は
複数の結線があることを示す。
第4図において、入力端子400より2シンボルの受信信
号が入力され、枝メトリック演算回路401で、各枝につ
いての受信信号に対する枝メトリックが計算される。該
枝メトリックと、パスメトリック記憶回路403に蓄えら
れているその前の復号ステップにおける生き残りパスの
各メトリックとから、各状態の新しい生き残りパスを定
めるべく、前記(1)式に従ったパスメトリックの演算
が、パスのメトリック演算回路402で行なわれる。その
結果、生残ったパスに対応する系列を生き残りパスのパ
スメモリー404に蓄え、生き残りのパスの中で最も確か
らしいパスの最も前の、つまり最も古いシンボルを復号
シンボルとして出力端子407に出力する。
ここまでは従来のビタビ復号器と同一である。
更に本実施例ではパス・メモリの最終段とそれより短い
段数の時点の2ケ所からパス情報をとり出す。この内容
を示すために第3図の時刻Aにおけるパス・メモリの内
容を第5図に示す。今、パス・メモリの最終段(イ)は
第3図のDの時点,もう1つのパス長段(ロ)を第3図
のEの時点とすると第5図(イ)の時点では全ての状態
に対応するパス・メモリの内容が“0"になっておりマー
ジしていると判定できるが、(ロ)の時点では状態(1,
1)に対応するパス・メモリの内容が“1"になっている
ためマージしていないと判定できる。従って端子408か
らの切替信号の制御によってパス長選択回路405で
(イ)の時点か(ロ)の時点かいずれかのパス・メモリ
の内容をマージ検出回路406へ出力するとマージ検出回
路では(イ)の時点のパスの内容が入力されたときには
マージしたと判定し、(ロ)の時点のパスの内容が入力
されたときはマージしていないと判定する。実際の系に
おいては(ロ)の時点でマージしていなくても誤ってマ
ージするとは限らず今後の受信信号に誤りがなければ正
しいパスにマージする。但し、(ロ)の時点までマージ
していないということは既に伝送路に誤りが生じたこと
を意味し、誤り復号の確率も高くなっているので、誤り
復号の確率が小さいことを要求されている場合には誤り
検出とした方が良い。
なお、ビタビ・アルゴリズムを実現するためのパス・メ
モリの構成法は種々知られているが、本発明においては
どのような構成法をしていても同様の効果が得られる。
従って第5図のようなパス情報がどのようにして得られ
るかについては特に詳細には説明せずに、パス・メモリ
404の情報は得られたものとして説明した。
第6図は第4図のマージ検出回路406の詳細を示す図で
ある。端子600,601,602,603からはそれぞれパス長選択
回路405で選択されたパス長のパスメモリの内容(第5
図(イ)または(ロ)の時点の内容)が入力される。こ
れらの4入力が全て同じ場合にはマージと判定し、1つ
でも異る場合には非マージと判定すれば良い。4つの入
力が全て同じであることを検出するためには全ての入力
の論理積をとるアンド回路604と論理和をとるオア回路6
05の出力が同じであるかどうかを排他論理和606で求め
れば、マージが起っている場合には排他論理和606の出
力は“0"に、マージが起っていないときには“1"になり
マージを検出することができる。排他論理和606の出力
を端子409から出力して誤り検出信号とすることができ
る。
なおこのような誤り検出を行うとマージしていない場合
は誤り検出となるので復号出力を端子407から出力する
ときにも特に最大メトリックのパスにつながる出力にす
る必要はなく、任意のパスの出力で良い。またパス長も
より多数のものを選択できるようにすれば誤り検出能力
を更に柔軟に変えることができる。
(発明の効果) 以上詳細に述べたように本発明によれば誤り訂正のみな
らず誤り検出も行ない、かつ誤り検出能力を外部からの
制御で簡単に変えることのできる誤り訂正復号器を得る
ことができる。すなわち本発明によれば受信状態の変化
に対して適応的に誤り検出能力,誤り訂正能力を変化さ
せることができ、受信状態が悪い場合には誤り検出能力
を増加させて情報を送信側に再送させ、受信状態が比較
的良好である場合には誤り訂正能力を向上させることに
より、総合的にみて、効率的な通信を行なうことを可能
とすることができる。
【図面の簡単な説明】
第1図は本発明の誤り訂正復号器に対応する符号器の例
を示す図、第2図および第3図はビタビ・アルゴリズム
を説明するための図であり、第4図は本発明の一実施例
を示す図である。第4図において参照数字401,402,403,
404,405,406はそれぞれ枝メトリック演算回路,メトリ
ック演算回路,パスメトリック記憶回路,パスメモリ,
パス長選択回路,マージ検出回路を示す。第5図はパス
・メモリの内容の例を示す図、第6図はマージ検出回路
406の詳細を示す図である。

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】(a)受信信号系列から枝メトリックを求
    める枝メトリック演算回路、 (b)各パスに対応したパスメトリックを記憶するパス
    メトリック記憶回路、 (c)前記枝メトリック演算回路の出力を用いて前記パ
    スメトリック記憶回路の記憶内容を更新し新たなパスの
    検出を行なうとともに新たなパスメトリックを前記パス
    メトリック記憶回路に供給するメトリック演算回路、 (d)前記メトリック演算回路からのパス選択情報に基
    いて選択されたパスを記憶しかつ復号値を出力するパス
    メモリを有する畳み込み符号をビタビ・アルゴリズムに
    よって最尤復号する誤り訂正復号器において、 (e)前記パスメモリに記憶されたパス情報から複数の
    パス長の時点の信号を入力とし外部からの切替信号によ
    ってパス長を選択し、選択された時点のパス情報を出力
    するパス長選択回路、 (f)前記パス長選択回路の出力がマージしているかど
    うかを検出するマージ検出回路、 とを少なくとも備えていることを特徴とする誤り訂正復
    号器。
JP12871184A 1984-06-22 1984-06-22 誤り訂正復号器 Expired - Lifetime JPH0697749B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12871184A JPH0697749B2 (ja) 1984-06-22 1984-06-22 誤り訂正復号器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12871184A JPH0697749B2 (ja) 1984-06-22 1984-06-22 誤り訂正復号器

Publications (2)

Publication Number Publication Date
JPS617730A JPS617730A (ja) 1986-01-14
JPH0697749B2 true JPH0697749B2 (ja) 1994-11-30

Family

ID=14991537

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12871184A Expired - Lifetime JPH0697749B2 (ja) 1984-06-22 1984-06-22 誤り訂正復号器

Country Status (1)

Country Link
JP (1) JPH0697749B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1422471A (zh) * 2001-02-06 2003-06-04 三菱电机株式会社 错误校正解码方法

Also Published As

Publication number Publication date
JPS617730A (ja) 1986-01-14

Similar Documents

Publication Publication Date Title
US5537444A (en) Extended list output and soft symbol output viterbi algorithms
US6061823A (en) Error correcting/decoding apparatus and error correcting/decoding method
US4614933A (en) Viterbi decoder with the pipeline processing function
JP3239870B2 (ja) データ誤り訂正システム
JP3120511B2 (ja) ビタビ復号装置
US5436918A (en) Convolutional encoding/decoding apparatus with fixed bit insertion
US8122327B2 (en) Symbol-level soft output viterbi algorithm (SOVA) and a simplification on SOVA
US5802116A (en) Soft decision Viterbi decoding with large constraint lengths
US20060150067A1 (en) Error detector, semiconductor device, and error detection method
JP2000244336A (ja) 復号されたシンボル・シーケンスの信頼度を推定するための方法および装置
JP3549519B2 (ja) 軟出力復号器
JPH0316046B2 (ja)
US4476458A (en) Dual threshold decoder for convolutional self-orthogonal codes
JP3233847B2 (ja) ビタビ復号方法及びビタビ復号回路
US8489972B2 (en) Decoding method and decoding device
JPH0697749B2 (ja) 誤り訂正復号器
JP3497399B2 (ja) ビタビ復号器
JPS60235529A (ja) ヴイタビ復号装置
JP5370487B2 (ja) 復号方法および復号装置
JP3235333B2 (ja) ビタビ復号方法およびビタビ復号化装置
JPS60264125A (ja) 誤り訂正復号器
JP3269845B2 (ja) ヴィタビ復号器
JPH1075186A (ja) マンハッタンあるいはハミングメトリックスキームに基づくビテルビデコーダのための信号のデコード
JP2001094442A (ja) 復号装置及び復号方法
JPH02170725A (ja) ビタビ復号回路