JPS617730A - 誤り訂正復号器 - Google Patents

誤り訂正復号器

Info

Publication number
JPS617730A
JPS617730A JP12871184A JP12871184A JPS617730A JP S617730 A JPS617730 A JP S617730A JP 12871184 A JP12871184 A JP 12871184A JP 12871184 A JP12871184 A JP 12871184A JP S617730 A JPS617730 A JP S617730A
Authority
JP
Japan
Prior art keywords
path
metric
circuit
pass
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP12871184A
Other languages
English (en)
Other versions
JPH0697749B2 (ja
Inventor
Yukitsuna Furuya
之綱 古谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP12871184A priority Critical patent/JPH0697749B2/ja
Publication of JPS617730A publication Critical patent/JPS617730A/ja
Publication of JPH0697749B2 publication Critical patent/JPH0697749B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Error Detection And Correction (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明はビタビ・アルゴリズムを用いて誤り訂正および
誤シ検出を行なう誤り訂正復号器に関する。
(従来技術とその問題点) 畳み込み符号に対するビタビ・アルゴリズムによる復号
法は従来から訂正能力の高す復号法として知られている
。ビタビ・復号の原理及び動作については、プロシーテ
ィンゲス オプ ジ アイ・イー・イー畢イー(Pro
ceedings of the IEEJ )誌19
73年3月号第268頁から278頁の論文[ザ ビタ
ビ アルゴリズム(The Viterbialgor
ithm ) Jに詳細に記されている。しかしながら
後述する通りこの復号法は /、   −今どのような
受信信号系列に対しそも復号を行なうので訂正できない
誤りが生じた場合にそれを検出することができないとい
う欠点があった。
第1図は畳み込み符号器の1例を示す図である。
第1図の畳み込み符号器は拘束長3.符号化率1/2の
符号器を構成している。入力端子100から入力された
1又は0の信号はレジスタlおよび2に順次蓄えられる
。入力信号とレジスタ1の内容と、レジスタ2の内容の
2を法とした加算が排他論理和回路3で求められ出力端
子101から出力される。また入力信号とレジスタ2の
内容との2を法とした加算が排他論理和回路4で求めら
れ出力端子102から出力される。このようにして1ビ
ツトの入力信号が2ビツトに変換されて送信される。
出力の2ビツトはレジスタ1>よび2の内容と入力信号
で決定されるのでこの符号器の状態遷移図は第2図のよ
うになる。第2図で4つの状態(00)、(10)、(
01)、(11)はそれぞれレジスタ1,2の内部状態
に対応しておりそれぞれの状態と、次の状態を結ぶ線(
これを枝と呼ぶ)は入力信号の匝によって次に異った状
態に移ることを意味している。また枝上の(00)、(
11)、(10)。
(01)の表現は端子101および端子102から出力
される値を表現している。例えばレジスタト2の初期値
が(0,0)であって信号”1”が入力されたとすると
出力は(1,1)となりレジスタ1゜2の状態は(1、
0’)に変わる。第2図にはこれに続いて1.0.1と
信号が入力されたときの状態の変化を太線で示す。
このように各入力信号列に1対IK対応して状態遷移図
上の折線が形成される。この折線のことを通常パスと呼
んでいる。
さて、ピタビ復号器は各パスに対応した送信系列と受信
系列の相関値を計算し、相関値の最大になるパス1を判
定して復号を行っている。受信系列と各パスとの相関値
は通常パス・メトリックと呼ばれている。ビタビ・復号
器は第2図の4通りの状態に対応するパス・メトリック
を記憶してお゛き1ビツトの情報に対応する2シンボル
が受信される毎にパス・メトリックを更新する。
第2図から明らかなように、4通シの各状態は送信信号
に対応して2本の枝を田し再び4通りのいずれかの状棟
になる。新たな状態の側から見れば、以前の状態のうち
2つの状態から異なった符号を送信した結果として新た
な状態が得られている。例えば(1,0)という状態は
(0,0)という状態の時に“1”が入力されて、(1
,1)が出力され(1,0)K達する場合と(0,1)
という状態の時に1”が入力されて、(0,0)が出力
され(1,0)に達する場合とがある。
ビタビ・復号器ではこの2通りの場合について前回のパ
ス・メl−IJツク埴に、受信信号と各校に対応する受
信候補信号との相関値(これを枝メトリックと呼ぶ)を
加え、大きい方を新たなパス・メトリックとするという
方法でパス・メトリックの更新を行なう。このパスメト
リックの演算並びに更新の方法についてより詳しく説明
する。
今、k番目の受信信号に対応するパスメトリ。
りを各状態に合わせて、M;、(00)、Mk(10)
Mk(Of)、Mk(11)と表現し、k+1番目の2
ビツトの受信信号と各校に対応した2ビツトの受信候補
信号(t+、it)との相関値を、Rk++(’++ 
It)と表わすことにする。
このとき、例えば(k+1)番目のパスメトリックMk
+1(10)は、Mk(o o ) + R、+1(i
 1)と−(01)+Rk+1(00)の大きい方とな
る。そζで、Mk+1(00) 、 Mk、(10) 
、 Mk+、(01)、 Mk+1(11)を数式で表
現するならば、次のようになる。
但し、 Mllx(A 、 B )はAとBのうち大き
い方の値をとることを示す。もしA=Bならば、どちら
を選んでもかまわないが、説明の便宜上ここでは、Aを
選ぶものとする。
つまり である。
さて、2本の枝のうちどちらを選択したかでどのような
パスを、とったかがわかるので、その選択信号をもとに
第1図の符号器に対応するビタビ復号器は常に4通りの
パスを記憶してゆく。つまり、4通りの送信系列の候補
を記憶してゆく。このパスを記憶する回路は通常パス・
メモリと呼ばれる。
第3図にはパス・メモリに記憶されるパスの例を示す。
第3図には選択されたパスのみが記されて込る。
第3図には情報ビットが常に0”で時刻Cまでは誤シが
なく、時刻Cから時刻AK移る時点で伝送路誤りが生じ
た場合のパスが示しである。
第3図において時刻Aにおいてパス・メモリに記憶され
ている全てのパスを逆にたどると時刻B以前の部分は全
て同一のパスに帰着していることがわかる。従って今後
どのような信号が受信されようと時刻B以前のパス(太
線の部分)から外れることはあり得ない。この現象はマ
ージと言われるがマージが起れば、それ以前に受信され
た系列は一意的に決定されるのでこれから判定出力を得
ることができる。一般にマージするまでのパスの長さは
伝送路誤りのパタンによって異シ、誤シバタンによって
は無限にマージしない場合もあり得る、現実の回路では
無限の長さのパスを記憶することは不可能なのでどこか
でパスの長さを打切ることになる。この場合には4本の
パスがマージしないうちに判定をしなくてはならない場
合が生じる、パスがマージしていないときの判定誤りを
少くするには現在(判定時刻)で最も確からしいパスを
正しいパスとする方法が用いられる。従りて通常のビタ
ビ・復号器では一定長のパスメモリを用い、各判定時刻
で最大のパスメトリックを持つパスの最も前のシンボル
に対応す、る値を判定出力としている。
このような従来のビタビ復号器では復号結果は必ず出力
されるが、伝送路上の誤りが多く正しい復号が実現でき
ない場合でもそれを検出することができない。しかし、
コンピュータ通信などのように用途によっては極めて低
い誤シ率が要求され、誤り訂正符号では訂正できないよ
うな伝送路上の誤りに対しては誤シ検出を行ない再送を
要求する方が良い場合もある。しかしながら従来のビタ
ビ復号器は、誤り検出機能を有していないためこのよう
な用途には使用できなかった。
(発明の目的) 本発明の目的はこのような従来のビタビ復号法の欠点を
取り除き、誤り訂正能力は多少減少しても、訂正できな
いような誤シが伝送路上に生じたときにそれを検出でき
るような誤り検出機能を有し、かつ誤9検出能力が外部
信号によって制御可能な誤り訂正復号器を提供すること
にある。
(発明の構成) 受信信号系列から枝メ) +Jツクを求める枝メトリッ
ク演算回路 各パスに対応したパスメトリックを記憶するパスメトリ
ック記憶回路 前記枝メ) IJツク演算回路の出力を用いて前記パス
タ) IJツク記憶回路の記憶内容を更新し新たなパス
の検出を行なうとともに新たなパスメトリックを前記パ
スメトリック記憶回路に供給するメトリック演算回路 前記メトリック演算回路からのパス選択情報に基いて選
択されたパスを記憶するパスメモリ前記パスメモリに記
憶されたパス情報から複数のパス長の時点の信号を入力
とし外部からの切替信号によって一つのパス長のパス情
報を選択的に出力するパス長選択回路 前記パス長選択回路の出力がマージしているかどうかを
検出するマージ検出回路 から構成され、前記パスメモリから誤り訂正復号出力を
取り出し、前記マージ検出回路から誤り検出情報を取り
出すことを特徴とした誤り訂正復号器を得ることができ
る。
(発明の原理) 本発明では前述したピタビ・復号のマージという性質を
利用して誤り検出を行なう。第3図から明らかなように
第1図のような符号器を用いて、伝送路上に誤シがない
場合には2シンボルでマージが起るが、伝送路上で誤り
が生じるとマージまでの距離が長くなる。従っである一
定のパスの長さでマージしていない場合には誤って判定
する確率が高いと考えられる。本発明ではマージまでの
距離が長いときに誤り検出とする。長いメツセージ伝送
のような場合には一度でも、このような非マージ状態が
生じれば誤り検出とする。
誤シ検出能力はこのマージ検出を行うまでのパスの長さ
による。すなわち十分長いパスをとり、その後にマージ
検出を行うと、マージしない確率は少く、誤シ訂正能力
は高いが誤シ検出能力は低くなる。逆に短いパス長でマ
ージ検出を行なうとマージしない確率は高く、誤シ検出
能力も高くなる。但し、この場合にはパス長を十分長く
とれば正しいパスにマージするような場合でも誤シ検出
をしてしまうので誤シ訂正能力は低くなる。衛星通信や
移動通信のように時間的に受信信号レベルが変動するよ
うな場合には、マージ検出までのパス長を変えることに
より回線をより効率的に利用することができる。すなわ
ち受信信号レベルが低確率が小さいときKはマージ検出
までのパス長を長くし、訂正能力をあげて不要な誤シ検
出をなくすことができる。
従って本発明の復号器はマージ検出までのパス長を外部
からの制御信号で変更可能なよう托して誤り訂正能力と
検出能力を適応的に変化させることが可能なようにして
いる。
(実施例) 第4図に本発明の一実施例を示す。図中結線上の斜線は
複数の結線があることを示す。
第4図において、入力端子400より2シンボルの受信
信号が入力され、枝メトリック演算回路401で、各校
についての受信信号に対する枝メトリックが計算される
。該枝メトリックと、パスメトリック記憶回路403に
蓄えられて匹るその前の復号ステップにおける生き残シ
パスの各メトリックとから、各状態の訴しい生き残りパ
スを定めるべく、前記(1)式に従ったパス7) IJ
フック演算が、パスのメトリック演算回路402で行な
われる。
その結果、生残ったパスに対応する系列を生き残りパス
のパスメモリー404に蓄え、生き残りのパスの中で最
も確からしいパスの最も前の、つまり最も古いシンボル
を復号シンボルとして出力端子407に出力する。
ここまでは従来のビタビ復号器と同一である。
更に本実施例ではパス・メモリの最終段とそれより短い
段数の時点の2ケ所からパス情報をとり出す。この内容
を示すために第3図の時刻Aにおけるパス・メモリの内
容を第5図に示す。今、パス・メモリの最終段(イ)は
第3図のDの時点、もう1つのパス長段(ロ)を第3図
のEの時点とすると第5図(イ)の時点では全ての状態
に対応するパス・メモリの内容が@O”になっておりマ
ージしていると判定できるが、←)の時点では状態(1
,1)K対応するパス・メモリの内容が′1”になって
いるためマージしていないと判定できる。従って端子4
08からの切替信号の制御によってパス長選択回路40
5で(イ)の時点か(ロ)の時点かいずれかのパス・メ
モリの内容をマージ検出回路406へ出力するとマージ
検出回路では(イ)の時点のパスの内容が入力されたと
きにはマージしたと判定し、幹)の時点のパスの内容が
入力されたときはマージしていないと判定する。実際の
系においては同の時点でマージしていなくても誤ってマ
ージするとは限らず今後の受信信号に誤りがなければ正
しいパスにマージする。但し、(ロ)の時点までマージ
していないということは既に伝送路に誤りが生じたこと
を意味し、誤シ復号の確率も高くなっているので、誤り
復号の確率が小さいことを要求されて込る場合には誤9
検出とした方が良い。
なお、ビタビ・アルゴリズムを実現するためのパス・メ
モリの構成法は種々知られているが、本発明においては
どのような構成法をしていても同様の効果が得られる。
従って第5図のようなパス情報がどのよう処して得られ
るかについては%に詳細には説明せずK、パス・メモI
7404の情報は得られたものとして説明した。
第6図は第4図のマージ検出回路406の詳細を示す図
である。端子600,601,602.603からはそ
れぞれパス長選択回路405で選択されたパス長のパス
メモリの内容(第5図0)または幹)の時点の内容)が
入力される。これらの4人力が全て同じ場合にはマージ
と判定し、1つでも異る場合には非マージと判定すれば
良い。4つの入力が全て同じであることを検出するため
には全ての入力の論理積金とるアンド回路604と論理
和をとるオア回路605の出力が同じであるかどうかを
排他論理和606で求めれば、マージが起っている場合
には排他論理和606の出力はo”に、マージが起って
いないときには”1”になシマージを検出することがで
きる。排他論理和606の出力を端子409から出力し
て誤り検出信号とすることができる。
なおこのような誤り検出を行うとマージしていない場合
は誤シ検出となるので復号出力を端子407から出力す
るときKも特に最大メトリックのパスにつながる出力に
する必要はなく、任意のパスの出力で良い。またパス長
もより多数のものを選択できるようにすれば誤り検出能
力を更に柔軟に変えることができる。
(発明の効果) 以上詳細に述べたように本発明釦よれば誤シ訂正のみな
らず誤シ検出も行ない、かつ誤シ検出能力を外部からの
制御で簡単に変えることのできる誤り訂正復号器を得る
ことができる。すなわち本発明によれば受信状態の変化
に対して適応的に誤り検出能力、誤り訂正能力全変化さ
せることができ、受信状態が悪い場合には誤シ検出能力
を増加させて情報を送信側に再送させ、受信状態が比較
的良好である場合には誤り訂正能力を向上させることに
よシ、総合的にみて、効率的な通信を行なうことを可能
とすることができる。
【図面の簡単な説明】
第1図は本発明の誤り訂正復号器に対応する符号器の例
を示す図、第2図および第3図はピタビ・アルゴリズム
を説明するための図であり、第4図は本発明の一実施例
を示す図である。第4図において参照数字401;40
2.403.404.405゜406はそれぞれ枝メト
リック演算回路、メトリック演算回路、パスメトリック
記憶回路、パスメモリ、パス長選択回路、マージ検出回
路を示す。第5図はパス・メモリの内容の例を示す図、
第6図はマージ検出回路406の詳細を示す図である。

Claims (1)

  1. 【特許請求の範囲】 (a)受信信号系列から枝メトリックを求める枝メトリ
    ック演算回路。 (b)各パスに対応したパスメトリックを記憶するパス
    メトリック記憶回路。 (c)前記枝メトリック演算回路の出力を用いて前記パ
    スメトリック記憶回路の記憶内容を更新し新たなパスの
    検出を行なうとともに新たなパスメトリックを前記パス
    メトリック記憶回路に供給するメトリック演算回路。 (d)前記メトリック演算回路からのパス選択情報に基
    いて選択されたパスを記憶しかつ復号値を出力するパス
    メモリを有する畳み込み符号をビタピ・アルゴリズムに
    よって最尤復号する誤り訂正復号器において、 (e)前記パスメモリに記憶されたパス情報から複数の
    パス長の時点の信号を入力とし外部からの切替信号によ
    って1つのパス長のパス情報を選択的に出力するパス長
    選択回路 (f)前記パス長選択回路の出力がマージしているかど
    うかを検出するマージ検出回路 とを少なくとも備えていることを特徴とした誤り訂正復
    号器。
JP12871184A 1984-06-22 1984-06-22 誤り訂正復号器 Expired - Lifetime JPH0697749B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12871184A JPH0697749B2 (ja) 1984-06-22 1984-06-22 誤り訂正復号器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12871184A JPH0697749B2 (ja) 1984-06-22 1984-06-22 誤り訂正復号器

Publications (2)

Publication Number Publication Date
JPS617730A true JPS617730A (ja) 1986-01-14
JPH0697749B2 JPH0697749B2 (ja) 1994-11-30

Family

ID=14991537

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12871184A Expired - Lifetime JPH0697749B2 (ja) 1984-06-22 1984-06-22 誤り訂正復号器

Country Status (1)

Country Link
JP (1) JPH0697749B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002063818A1 (fr) * 2001-02-06 2002-08-15 Mitsubishi Denki Kabushiki Kaisha Procédé de correction d'erreur et de décodage

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002063818A1 (fr) * 2001-02-06 2002-08-15 Mitsubishi Denki Kabushiki Kaisha Procédé de correction d'erreur et de décodage

Also Published As

Publication number Publication date
JPH0697749B2 (ja) 1994-11-30

Similar Documents

Publication Publication Date Title
US5436918A (en) Convolutional encoding/decoding apparatus with fixed bit insertion
KR20050061576A (ko) 트렐리스-기반 수신기와 이를 위한 프로세서 시스템, 방법및 프로그램 제품
US20060150067A1 (en) Error detector, semiconductor device, and error detection method
JP2000244336A (ja) 復号されたシンボル・シーケンスの信頼度を推定するための方法および装置
EP3996285A1 (en) Parallel backtracking in viterbi decoder
EP2339757B1 (en) Power-reduced preliminary decoded bits in viterbi decoder
US4476458A (en) Dual threshold decoder for convolutional self-orthogonal codes
US6058501A (en) Error detecting device for viterbi decoder
US6591395B1 (en) Memory reduction techniques in a viterbi decoder
JP3233847B2 (ja) ビタビ復号方法及びビタビ復号回路
US4853930A (en) Error-correcting bit-serial decoder
US7035356B1 (en) Efficient method for traceback decoding of trellis (Viterbi) codes
JPS617730A (ja) 誤り訂正復号器
US6084925A (en) Method and apparatus for discriminating synchronous or asynchronous states of Viterbi decoded data
EP0291961A2 (en) Method of and device for decoding block-coded messages affected by symbol substitutions, insertions and deletions
CA2112016C (en) Viterbi decoding method and viterbi decoding apparatus
JPS60264125A (ja) 誤り訂正復号器
US20050138535A1 (en) Method and system for branch metric calculation in a viterbi decoder
US6947503B2 (en) Method and circuit for synchronizing a receiver for a convolutionally coded reception signal
JPH1075186A (ja) マンハッタンあるいはハミングメトリックスキームに基づくビテルビデコーダのための信号のデコード
JPH05335973A (ja) ビタビ復号器及び畳み込み符号の復号器
JPS60235529A (ja) ヴイタビ復号装置
JP3117757B2 (ja) たたみ込み符号・ビタビ復号データ判定システム
JPH08279765A (ja) 畳込み符号ならびにトレリス符号用の復号アルゴリズムとそれを用いる受信装置
KR100459419B1 (ko) 비터비 디코더