JPS60264125A

JPS60264125A - 誤り訂正復号器

Info

Publication number: JPS60264125A
Application number: JP12139484A
Authority: JP
Inventors: Yukitsuna Furuya; 之綱古谷
Original assignee: NEC Corp; Nippon Electric Co Ltd
Current assignee: NEC Corp
Priority date: 1984-06-13
Filing date: 1984-06-13
Publication date: 1985-12-27

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（産業上の利用分野）本発明はビタビ・アルゴリズムを用いて誤り訂正および
誤シ検出を行なう誤）訂正復号器に関する。

（従来技術とその問題点）畳み込み符号に対するビタビ・アルゴリズムによる復号
法は従来から訂正能力の高い復号法として知られている
。ビタビ・復号の原理及び動作に１９７３年３月号２６
８頁から２７８頁の論文「ザビタビーアルゴリズム（Ｔ
ｈｅ　Ｖｉｔｓｒｂｉ　Ａｌｇｏｒｌｔｈｍ）Ｊに詳細
に記されている。しかしながら後述する通シ、との復号
法はどのような受信信号系列に対しても復号を行なうの
で、訂正できない誤シが顧じた場合にそれを検出するこ
とができないという欠点がありた。

この点について、図面を参照してよル詳細に説明する。

第１図は畳み込み符号器の１例を示す図である。

第１図の畳み込み符号器は拘束長３、符号化本号の符号
器を構成している。入力端子１００から入力された１又
は０の信号はレジスタ１および２に順次蓄えられる。入
力信号とレジスタ１の内容と、レジスタ２の内容の２を
法とした加算が排他論理和回路３でめられ出力端子１０
１から出力される。また入力信号とレジスタ２の２を法
とした加算が排他論理和回路４でめられ出力端子１０２
から出力される。このようにして１ビツトの入力信号が
２ピツ）Ｋ変換されて送信される。出力の２ビツトはレ
ジスタ１および２の内容と入力信号で決定されるので、
この符号器の状態遷移図上第２図のようになる。第２図
で４つの状態（００）　。

（１０）、（Ｏｆ）、（１１）　はそれぞれレジスタ１
，２の内部状態に対応しておル、それぞれの状態を結ぶ
線（これを枝と呼ぶ）は入力信号の値によって次に異っ
た状態に移ることを意味している。また枝上の（００）
、（１１）、（１０）、（０１）の表現は端子１０１お
よび端子１０２から出力される値を表現している。例え
ばレジスタ１．２の初期値が（０゜０）であって信号“
１”が入力されたとすると、出力は（１，１）とな）レ
ジスタ１．２の状態は（１゜Ｏ）に変わる。

第２図にはとれに続いて１，０．１と信号が入力された
ときの状態の変化を太線で示す。このように各入力信号
列に１対１に対応して状態遷移図上の折線が形成される
。この折線のことを通常パスと呼んでいる。

さて、ビタビ復号器は各パスに対応した送信系列と受信
系列の相関値を計算し、相関値の最大になるパスを判定
して復号を行っている。受信系列と各パスとの相関値は
通常パス・メトリックと呼ばれている。ビタビ復号器は
第２図の４通シの状態に対応するパス・メトリックを記
憶しておき、１ビツトの情報に対応する２シンールが受
信される毎にパス・メトリックを更新する。　゛第２図
から明らかなように、４通シの各状態は送信信号に対応
して２本の枝を出し再び４通シのいずれかの状態になる
。新たな状態の側から見れば、以前の状態のうち２つの
状態から異なった符号を送信した結果として新たな状態
が得られている。例えば（ｉ、ｏ＞という状態線（０，
０）という状態の時に１″が入力されて、（１，１）が
出力され（１，０）に達する場合と（０，１）という状
態の時に″１”が入力されて、（０，０）が出力され（
１゜０）Ｋ達する場合とがある。

ビタビ復号器ではこの２通シの場合について、前回のパ
ス・メトリック値に、受信信号と各校に対応する受信候
補信号との相関値（これを枝メトリックと呼ぶ）を加え
、大きい方を新たなパス・メトリックとするという方法
でパス・メトリックの更新を行なう。とのパスメトリッ
クの演算並びに更新の方法についてよシ詳しく説明する
。

今、ｋ番目の受信信号に対応するパス・メトリックを各
状態に合わせて、Ｍｋ（００）　、Ｍｋ（１０）　。

Ｍｋ（０１）、Ｍｋ（１１）と表現し、ｋ＋１番目の２
ビツトの受信信号と各校に対応した２ビツトの受信候補
信号（ｔｌ、ｉ會）との相関値を、Ｒｋ＋ｔ（１，、ｉ
、）と表わすことにする。

このとき、例えば（ｋ＋１）番目のパス・メトリックＭ
）ｅ＋＊　（１０）は、Ｍｋ（００）＋Ｒｋ＋ｔ　（１
１）　とＭｋ（０１）＋Ｒｋ＋ｔ　（００）の大きい方
となる。そこで、Ｍｋ＋ｔ（００）、Ｍｈｓ（０１）、
Ｍ１ｃ＋５（１１）を数式で表現するならば、次のよう
になる。

但し、Ｍａｘ（Ａ、Ｂ）はＡとＢのうち大きい方の値を
とることを示す。もしＡ＝Ｂならば、どちらを選んでも
かまわないが、説明の便宜上ここでは、Ａを選ぶものと
する。

つま）である。

さて、２本の枝のうちどちらを選択したかでこのような
パスをとったかがわかるので、その選択信号をもとに第
１図の符号器に対応するビタビ復号器は常に４通シのパ
スを記憶してゆく。つまシ、４通シの送信系列の候補を
記憶してゆく。このパスを記憶する回路は通常バス・メ
モリと呼ばれる。

第３図にはパス・メモリに記憶されるパスの例を示す。

第３図には選択されたパスのみが記されている。

第３図には情報ピッドが常に″０″で時刻Ｃまでは誤り
がなく、時刻Ｃから時刻Ａに移る時点で伝送路誤シが生
じた場合のパスが示しである。

第３図において時刻ＡＫ訃いてパス・メモＩ）　ｆｌｃ
記憶されている全てのパスを逆にたどると、時刻Ｂ以前
の部分は全て同一のパスに帰着していることがわかる。

従って今後どのような信号が受信されようと時刻Ｂ以前
のパス（太線の部分）から外れることはあシ得ない。こ
の現象はマージと言われるがマージが起れば、それ以前
に受信された系列は一意的に決定されるのでこれから判
定出力を得ることができる。一般に！−ジするまでのパ
スの長さは伝送路誤シのパタンによって異シ、誤シバタ
ンによっては無限にマージしない場合もあシ得る。現実
の回路では無限の長さのパスを記憶することは不可能な
ので、どこかでパスの長さを打切ることになる。仁の場
合には４本のパスがマージしないうちに判定をしなくて
はならない場合が生じる。パスがマージしていないとき
の判定誤シを少くするＫは現在（判定時刻）で最も確か
らしいパスを正しいパスとする方法が用いられる。従っ
て通常のビタビ・復号器では一定長のパスメモリを用い
、各判定時刻で最大のパス・メ）　ＩＪフック持つパス
の最も前のシンボルに対応する値を判定出力としている
。

このような従来のとタビ復号を用いると復号結果捻必ず
出力されることになシ、伝送路上の誤シが多く正しい復
号が実現できない場合でもそれを検出することができな
い。しかし、コンピュータ通信などのように用途によっ
ては極めて低い誤シ率が要求され、誤シ訂正符号では訂
゛正できないような伝送路上の誤シに対しては誤シ検出
を行ない再送を要求する方が良い場合もある。このよう
な場合になると、従来のビタビ復号器は無力である。

（発明の目的）本発明の目的は、このような従来のビタビ・アルゴリズ
ムを用いた誤〕訂正復号器の欠点を取シ除き、訂正でき
ないような誤シが伝送路上に生じたときにそれを検出で
きる誤シ訂正復号器を提供することにある。

（発明の構成）本発明によれば、畳み込み符号をビタビ・アルゴリズム
によって最尤復号する誤シ訂正復号器であって、（ａｔ　受信信号系列から枝メトリックをめる枝メトリ
ツク演算回路、（ｂｌ　各パスに対応したパスメトリックを記憶するバ
スメトリック記憶回路、（ｅ）　前記枝メトリツク演算回路の出力を用いて、前
記パスメトリック記憶回路の記憶内容を更新し、新たな
パスの検出を行なうメトリック演算回路、（ｄ）　前記
メトリック演算回路からのパス選択情報に基いて選択さ
れたパスを記憶するバスメモリ、（ｅ）　前記パスメモ
リの特定の段数の時点がマージしているかどうかを検出
するマージ検出回路、から少なくとも構成され、前記マ
ージ検出回路出力が非マージを示すと誤り検出と判定し
、前記パスメモリの最終段から復号出力をとシ出すこと
を特徴とした誤〕訂正復号器を提供することができる。

（発明の原理）本発明で紘前述したビタビ復号のマージという性質を利
用して誤シ検出を行なう。第３図から明らかなように第
１図のような符号器を用いて、伝送路上に誤シがない場
合には２シンボルでマージが起るが、伝送路上で誤ルが
生じるとマージまでの距離が長くなる。従っである一定
のパスの長さでマージしていない場合には誤って判定す
る確率が高いと考えられる。本発明ではマージまでの距
離が長いときに誤シ検出とする。長いメツセージ伝送の
ような場合には一度でも、このような非マ痺−ジ状態が
生じれば誤シ検出とする。誤）検出のマージまでの長さ
は必ずしも復号に要するパスメモリ長と一致させる必要
はなく、よ）短いパス長でマージ検出を行なえば、訂正
能力は下がる代）に検出能力を上げることができる。

（実施例）第４図に本発明の一実施例を示す。図中結線上の斜線は
複数の結線があることを示す。

第４図において、入力端子４００より２シンボルの受信
信号が入力され、枝メ）　＋７ツク演算回路４０１で、
各校についての受信信号に対する枝メトリックが計算さ
れる。該枝メトリックと、パスメトリック記憶回路４０
３に蓄えられているその前の復号ステップに於る生き残
シパスの各メトリックとから、各状態の新しい生き残シ
パスを定めるべく、前記（１）式に従ったパスメトリッ
クの演算が、パスのメトリック演算回路４０２で行なわ
れる。その結果、生き残ったパスに対応する系列をパス
メモリ４０４に蓄え、生き残シのパスの中で最も確から
しいパスの最も前の、つまり最も古いシンボルを復号シ
ンボルとして出力端子４０６に出力する。

ここまでは従来のビタビ・復号器と同一であるが、本発
明においてはパスメモリ４０４の最終段でパスがマージ
しているかどうかを検出するマージ検出回路４０５が加
わル誤シを検出することができる。

第５図にはマージ検出回路４０５の詳細を示す。

第１図のような符号器に対応する復号器を考えると、パ
スーメそりは状態（０斎、（１，０）、（０，１）。

（１，１）の４通シに接続されているパスが記憶されて
いる。最終段におけるそれぞれの状態に対応するパス情
報は端子５００，５０１，５０２，５０３からそれぞれ
入力される。第３図の時刻Ｂのようにマージが起ってい
ると、全ての状態につながるマージ以降のパスは同一で
あるので端子５００，５０１゜５０２．５０３からの入
力は全て同じになる。従ってマージ検出回路４０５では
、これらの４つの入力が全て同じであるかどうかを検出
すれば良い、４人力が全て同じであることを検出するた
めには全ての入力の論理積をとるアンド回路５０４と論
理和をとるオア回路５０５の出力が同じであるかどうか
を見れば良い。従ってアンド回路５０４とオア回路５０
５との排他論理和を排他論理和回路５０６でめれば、マ
ージが起っているときには排他論理和５０６の出力は＠
０″に、マージが起っていないときは１”になシ、マー
ジを検出することができる。このマージ検出によって誤
シを検出することができる。女お、このような誤シ検出
を行なうと、マージしていない場合は誤シ検出となるの
で、復号回路の出力を端子４０６から得るときＫも、特
に最大メトリックのノ（スにつながる出力にする必要は
なく、任意の）くスの出力で良い。

（発明の効果）以上詳細に述べたように１本発明によれば誤シ訂正のみ
表らず誤シ検出も行うことのできる誤り訂正復号器を得
ることができる。

【図面の簡単な説明】

第１図は本発明の誤シ訂正復号器に対応する符号器の例
を示す図、第２図および第３図はビタビ・アルゴリズム
を説明するための図、第４図は本発明の一実施例を示す
ブロック図、第５図はマージ検出回路を示す図である。図において、参照数字４０１，４０２，４０３，４０４
゜示す。／−＋１（）゛亭　１　図亭　２　図拵間

Claims

【特許請求の範囲】（ａ）　受信信号系列から枝メトリックをめる枝メトリ
ツク演算回路、Ｔｂ）　各パスに対応したパスメトリックを記憶するパ
スメトリック記憶回路、（ｃ）　該パスメトリック記憶回路の記憶内容と前記枝
メトリツク演算回路の出力やから、前記パスメトリック
記憶回路の記憶内容を更新し新たなパスの検出を行なう
メトリック演算回路、（ｄ）　前記メトリック演算回路からのパス選択情報に
基いて選択されたパスを記憶し、かつ復号値を出力する
パスメモリ、（ｅ）　前記パスメモリよシ供給されるパス情報からパ
スがマージしているかどうかを検出するマージ検出回路
、とから少なくとも構成されることを特徴とする誤シ訂正
復号器。