JPH0697707A - マイクロ波回路 - Google Patents
マイクロ波回路Info
- Publication number
- JPH0697707A JPH0697707A JP4246736A JP24673692A JPH0697707A JP H0697707 A JPH0697707 A JP H0697707A JP 4246736 A JP4246736 A JP 4246736A JP 24673692 A JP24673692 A JP 24673692A JP H0697707 A JPH0697707 A JP H0697707A
- Authority
- JP
- Japan
- Prior art keywords
- dielectric
- microwave circuit
- conductor
- circuit
- coplanar line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】 （修正有）
【目的】 マイクロ波帯及びミリ波帯における横しゃへ
いコプレナ線路を用いたマイクロ波回路、例えば増幅
器、発振器、周波数変換器及びスイッチなどのマイクロ
波回路を小型化し、さらに端子間の不要な結合を少なく
する。 【構成】 ２枚の平行な導体板１ａ，１ｂと、これらに
垂直なコプレナ線路５からなり、上記コプレナ線路を曲
げて構成したり、複数のコプレナ線路の組み合わせによ
り構成することにより、コプレナ線路の大きさを小さく
する。
いコプレナ線路を用いたマイクロ波回路、例えば増幅
器、発振器、周波数変換器及びスイッチなどのマイクロ
波回路を小型化し、さらに端子間の不要な結合を少なく
する。 【構成】 ２枚の平行な導体板１ａ，１ｂと、これらに
垂直なコプレナ線路５からなり、上記コプレナ線路を曲
げて構成したり、複数のコプレナ線路の組み合わせによ
り構成することにより、コプレナ線路の大きさを小さく
する。
Description
【０００１】
【産業上の利用分野】この発明はマイクロ波及びミリ波
における増幅器、発振器、周波数変換器、及びスイッチ
などに用いられるマイクロ波回路の小形化ならびに線路
間の不要な結合の減少に関するものである。
における増幅器、発振器、周波数変換器、及びスイッチ
などに用いられるマイクロ波回路の小形化ならびに線路
間の不要な結合の減少に関するものである。
【０００２】
【従来の技術】従来のマイクロ波回路には、例えば図１
１に示すものがある。図１１は１９９１年電子情報通信
学会春季全国大会講演論文集第２分冊２−６４９〜２−
６５０に示された従来の構成による横しゃへいコプレナ
線路を用いたマイクロ波回路を、ＦＥＴ増幅器に適用し
た例である。図１１において、１ａ、１ｂは導体板、２
は誘電体基板、３は導体膜、４ａ、４ｂは導体膜上のス
リット、５は導体膜とスリットからなるコプレナ線路、
６は電界効果トランジスタ（ＦＥＴ）、７ａ、７ｂは整
合回路、８ａ、８ｂはバイアス回路、９はノッチであ
る。また、図１２は図１１の断面を示す図である。
１に示すものがある。図１１は１９９１年電子情報通信
学会春季全国大会講演論文集第２分冊２−６４９〜２−
６５０に示された従来の構成による横しゃへいコプレナ
線路を用いたマイクロ波回路を、ＦＥＴ増幅器に適用し
た例である。図１１において、１ａ、１ｂは導体板、２
は誘電体基板、３は導体膜、４ａ、４ｂは導体膜上のス
リット、５は導体膜とスリットからなるコプレナ線路、
６は電界効果トランジスタ（ＦＥＴ）、７ａ、７ｂは整
合回路、８ａ、８ｂはバイアス回路、９はノッチであ
る。また、図１２は図１１の断面を示す図である。
【０００３】次に動作について説明する。増幅器の入力
信号は誘電体基板２の上に設けたコプレナ線路５を用い
た整合回路７ａを介してＦＥＴ６に加えられる。ＦＥＴ
によって増幅された信号は整合回路７ｂを介して出力さ
れる。ＦＥＴへの直流バイアス電力はバイアス回路８
ａ、８ｂにより加えられる。
信号は誘電体基板２の上に設けたコプレナ線路５を用い
た整合回路７ａを介してＦＥＴ６に加えられる。ＦＥＴ
によって増幅された信号は整合回路７ｂを介して出力さ
れる。ＦＥＴへの直流バイアス電力はバイアス回路８
ａ、８ｂにより加えられる。
【０００４】導体板１ａと導体板１ｂの間隔は使用周波
数における波長の１／２以下の寸法になっており、導体
板１ａと導体板１ｂの間に挟まれたコプレナ線路は、導
体板にほぼ垂直となるように設置されている。また、誘
電体基板上の導体膜にはノッチが設けられている。この
ため、ＦＥＴと線路の接続部、整合回路及びバイアス回
路等の不連続部で放射される電磁波の電力は外へ漏れ出
さない。したがって、このような構成のマイクロ波回路
は損失が少なく、ＦＥＴ増幅器としてＦＥＴの性能を十
分引き出すことができる構造になっている。
数における波長の１／２以下の寸法になっており、導体
板１ａと導体板１ｂの間に挟まれたコプレナ線路は、導
体板にほぼ垂直となるように設置されている。また、誘
電体基板上の導体膜にはノッチが設けられている。この
ため、ＦＥＴと線路の接続部、整合回路及びバイアス回
路等の不連続部で放射される電磁波の電力は外へ漏れ出
さない。したがって、このような構成のマイクロ波回路
は損失が少なく、ＦＥＴ増幅器としてＦＥＴの性能を十
分引き出すことができる構造になっている。
【０００５】また、図１３は横しゃへいコプレナ線路を
用いたマイクロ波回路を用いた単極双投スイッチを示す
図であり、図１３において、１０ａ、１０ｂ、１０ｃ、
１０ｄはダイオード、１１はコプレナ線路の分岐であ
り、図１１に示した従来例と同一ないし相当部分には同
一符号を付している。なお、図１３において、説明の便
宜上、複雑さを避けるために、上側の導体板１ｂは図示
していない。
用いたマイクロ波回路を用いた単極双投スイッチを示す
図であり、図１３において、１０ａ、１０ｂ、１０ｃ、
１０ｄはダイオード、１１はコプレナ線路の分岐であ
り、図１１に示した従来例と同一ないし相当部分には同
一符号を付している。なお、図１３において、説明の便
宜上、複雑さを避けるために、上側の導体板１ｂは図示
していない。
【０００６】次に動作の説明をする。まず、コプレナ線
路５ａから入射した信号がコプレナ線路５ｂに伝搬する
時の動作について説明する。バイアス回路（図示されて
いない）により、コプレナ線路５ｂに並列接続されたダ
イオード１０ａ、１０ｂは逆バイアスにセットされ高イ
ンピーダンス状態であり、コプレナ線路５ｃに並列接続
されたダイオード１０ｃ、１０ｄは順バイアスにセット
され低インピーダンス状態である。コプレナ線路の分岐
からダイオードまでの距離を使用する周波数の１／４波
長に設定するとコプレナ線路５ａから入射した信号は、
コプレナ線路５ｃには伝搬せず、コプレナ線路５ｂに伝
搬する。ダイオードのバイアス状態を逆転すれば、コプ
レナ線路５ａから入射した信号は、コプレナ線路５ｂに
は伝搬せず、コプレナ線路５ｃに伝搬する。
路５ａから入射した信号がコプレナ線路５ｂに伝搬する
時の動作について説明する。バイアス回路（図示されて
いない）により、コプレナ線路５ｂに並列接続されたダ
イオード１０ａ、１０ｂは逆バイアスにセットされ高イ
ンピーダンス状態であり、コプレナ線路５ｃに並列接続
されたダイオード１０ｃ、１０ｄは順バイアスにセット
され低インピーダンス状態である。コプレナ線路の分岐
からダイオードまでの距離を使用する周波数の１／４波
長に設定するとコプレナ線路５ａから入射した信号は、
コプレナ線路５ｃには伝搬せず、コプレナ線路５ｂに伝
搬する。ダイオードのバイアス状態を逆転すれば、コプ
レナ線路５ａから入射した信号は、コプレナ線路５ｂに
は伝搬せず、コプレナ線路５ｃに伝搬する。
【０００７】
【発明が解決しようとする課題】従来のこの種のマイク
ロ波回路は以上のように構成されていた。ＦＥＴ増幅器
に必要な整合回路及びバイアス回路を配置するためのコ
プレナ線路が同一平面上にあるため入力と出力との間が
長くなり装置の小形化が難しいという問題点があった。
ロ波回路は以上のように構成されていた。ＦＥＴ増幅器
に必要な整合回路及びバイアス回路を配置するためのコ
プレナ線路が同一平面上にあるため入力と出力との間が
長くなり装置の小形化が難しいという問題点があった。
【０００８】また、周波数変換器や単極双投スイッチな
ど、多端子をもつ回路を構成しようとすると、図１３に
示すように複数のコプレナ線路を同一面内に配置する必
要が生じ、コプレナ線路５ｂとコプレナ線路５ｃとの間
で不要な結合が生じたり、また外部との接続が難しくな
るという問題点があった。
ど、多端子をもつ回路を構成しようとすると、図１３に
示すように複数のコプレナ線路を同一面内に配置する必
要が生じ、コプレナ線路５ｂとコプレナ線路５ｃとの間
で不要な結合が生じたり、また外部との接続が難しくな
るという問題点があった。
【０００９】この発明は上記のような問題点を解決する
ためになされたもので、マイクロ波回路の小形化を目的
とし、さらに、端子の間の不要な結合が少ないマイクロ
波回路を提供することを目的とする。
ためになされたもので、マイクロ波回路の小形化を目的
とし、さらに、端子の間の不要な結合が少ないマイクロ
波回路を提供することを目的とする。
【００１０】
【課題を解決するための手段】請求項１に係る発明は、
２枚の略平行な導体と、誘電体と上記誘電体面上に形成
された金属膜とからなる誘電体導波路とを備え、上記誘
電体導波路を上記導体の間に、上記導体に対して略垂直
となるよう配置し、上記誘電体導波路に曲部を設けたも
のである。請求項２に係る発明は、２枚の略平行な導体
と、誘電体と上記誘電体面上に形成された金属膜とから
なる複数の誘電体導波路とを備え、複数の上記誘電体導
波路を上記導体の間に、上記導体に対して略垂直となる
ように、かつ、一方の上記誘電体導波路が他方の上記誘
電体導波路に接するように配置し、上記誘電体導波路の
上記金属膜間を電気的に接続したものである。請求項３
に係る発明は、２枚の略平行な導体と、誘電体と上記誘
電体面上に形成された金属膜とからなる複数の誘電体導
波路とを備え、複数の上記誘電体導波路を上記導体の間
に、上記導体に対して略垂直となるように、かつ、一方
の上記誘電体導波路の端部が他方の上記誘電体導波路の
端部に接するように配置し、上記誘電体導波路の上記金
属膜間を電気的に接続したものである。請求項４に係る
発明は、２枚の略平行な導体と、誘電体と上記誘電体面
上に形成された金属膜とからなる複数の誘電体導波路と
を備え、複数の上記誘電体導波路を上記導体の間に、上
記導体に対して略垂直となるように、かつ、一方の上記
誘電体導波路の端部が他方の上記誘電体導波路の上記金
属膜の形成された部分に接するように配置し、上記誘電
体導波路の上記金属膜間を電気的に接続したものであ
る。請求項５に係る発明は、請求項４の発明の誘電体導
波路に入出力端子をそれぞれ設けたものである。
２枚の略平行な導体と、誘電体と上記誘電体面上に形成
された金属膜とからなる誘電体導波路とを備え、上記誘
電体導波路を上記導体の間に、上記導体に対して略垂直
となるよう配置し、上記誘電体導波路に曲部を設けたも
のである。請求項２に係る発明は、２枚の略平行な導体
と、誘電体と上記誘電体面上に形成された金属膜とから
なる複数の誘電体導波路とを備え、複数の上記誘電体導
波路を上記導体の間に、上記導体に対して略垂直となる
ように、かつ、一方の上記誘電体導波路が他方の上記誘
電体導波路に接するように配置し、上記誘電体導波路の
上記金属膜間を電気的に接続したものである。請求項３
に係る発明は、２枚の略平行な導体と、誘電体と上記誘
電体面上に形成された金属膜とからなる複数の誘電体導
波路とを備え、複数の上記誘電体導波路を上記導体の間
に、上記導体に対して略垂直となるように、かつ、一方
の上記誘電体導波路の端部が他方の上記誘電体導波路の
端部に接するように配置し、上記誘電体導波路の上記金
属膜間を電気的に接続したものである。請求項４に係る
発明は、２枚の略平行な導体と、誘電体と上記誘電体面
上に形成された金属膜とからなる複数の誘電体導波路と
を備え、複数の上記誘電体導波路を上記導体の間に、上
記導体に対して略垂直となるように、かつ、一方の上記
誘電体導波路の端部が他方の上記誘電体導波路の上記金
属膜の形成された部分に接するように配置し、上記誘電
体導波路の上記金属膜間を電気的に接続したものであ
る。請求項５に係る発明は、請求項４の発明の誘電体導
波路に入出力端子をそれぞれ設けたものである。
【００１１】
【作用】請求項１に係る発明においては、誘電体導波路
を曲げたものがマイクロ波回路を構成する。また請求項
２に係る発明においては、誘電体導波路どおしを接触さ
せ、誘電体導波路上の導体膜を電気的に接続させたもの
がマイクロ波回路を構成する。また請求項３に係る発明
においては、誘電体導波路どおしを、その端部と端部と
において接触させ、誘電体導波路上の導体膜を電気的に
接続させたものがマイクロ波回路を構成する。また請求
項４に係る発明においては、誘電体導波路どおしを、そ
の端部と金属膜が形成された部分とにおいて接触させ、
誘電体導波路上の導体膜を電気的に接続させたものがマ
イクロ波回路を構成する。また請求項５に係る発明にお
いては、入出力端子を設けた誘電体導波路が請求項４の
マイクロ波回路を構成する。
を曲げたものがマイクロ波回路を構成する。また請求項
２に係る発明においては、誘電体導波路どおしを接触さ
せ、誘電体導波路上の導体膜を電気的に接続させたもの
がマイクロ波回路を構成する。また請求項３に係る発明
においては、誘電体導波路どおしを、その端部と端部と
において接触させ、誘電体導波路上の導体膜を電気的に
接続させたものがマイクロ波回路を構成する。また請求
項４に係る発明においては、誘電体導波路どおしを、そ
の端部と金属膜が形成された部分とにおいて接触させ、
誘電体導波路上の導体膜を電気的に接続させたものがマ
イクロ波回路を構成する。また請求項５に係る発明にお
いては、入出力端子を設けた誘電体導波路が請求項４の
マイクロ波回路を構成する。
【００１２】
【実施例】実施例１．以下、この発明をＦＥＴ増幅器に
適用した一実施例について、図１により説明する。図１
において、１２は接続部分の導体膜間を電気的に接続す
るための接続用導体、２２ａ〜２２ｅは誘電体基板であ
り、図１１に示した従来例と同一ないしは相当部分には
同一符号を付している。また、図１において、説明の便
宜上、複雑さを避けるために、図にはノッチ９を示して
いない。
適用した一実施例について、図１により説明する。図１
において、１２は接続部分の導体膜間を電気的に接続す
るための接続用導体、２２ａ〜２２ｅは誘電体基板であ
り、図１１に示した従来例と同一ないしは相当部分には
同一符号を付している。また、図１において、説明の便
宜上、複雑さを避けるために、図にはノッチ９を示して
いない。
【００１３】ＦＥＴ増幅器は、バイアス回路８ａ、８ｂ
を構成する誘電体基板２２ａ、２２ｅ、入力側の整合回
路７ａを構成する誘電体基板２２ｂ、出力側の整合回路
（図示されていない）を構成する誘電体基板２２ｄ、及
びＦＥＴを装着する誘電体基板２２ｃとから構成されて
いる。
を構成する誘電体基板２２ａ、２２ｅ、入力側の整合回
路７ａを構成する誘電体基板２２ｂ、出力側の整合回路
（図示されていない）を構成する誘電体基板２２ｄ、及
びＦＥＴを装着する誘電体基板２２ｃとから構成されて
いる。
【００１４】これらの誘電体基板は、１枚１枚は平面で
あるが、各基板は同一平面上には配置されておらず、接
続部Ｂにおいて折り曲げた状態になっている。各基板の
接続部には、導体膜間を電気的に接続するための接続用
導体１２が設けられ、各基板のコプレナ線路をそれぞれ
接続している。
あるが、各基板は同一平面上には配置されておらず、接
続部Ｂにおいて折り曲げた状態になっている。各基板の
接続部には、導体膜間を電気的に接続するための接続用
導体１２が設けられ、各基板のコプレナ線路をそれぞれ
接続している。
【００１５】次に動作を説明する。この発明によるマイ
クロ波回路（横しゃへいコプレナ線路を用いたマイクロ
波回路と呼ばれることもある）においては、図１１に示
す従来のＦＥＴ増幅器と同様に整合回路７、バイアス回
路８が動作してＦＥＴ増幅器として動作する。一方、複
数の誘電体基板を接続し、図のように構成しているので
マイクロ波回路は従来に比べ小型になる。誘電体基板の
接続部は通常の加工方法では基板の側面に導体膜を設け
てエッチングすることは難しいので、隣どおしのコプレ
ナ線路間の接続には導体膜に金リボンなどの接続用導体
１２をボンディングしたり、或いは接続用導体１２を面
状に密着して接触させること等により接着している。こ
のため、曲がっているがコプレナ線路として接続されて
いる。
クロ波回路（横しゃへいコプレナ線路を用いたマイクロ
波回路と呼ばれることもある）においては、図１１に示
す従来のＦＥＴ増幅器と同様に整合回路７、バイアス回
路８が動作してＦＥＴ増幅器として動作する。一方、複
数の誘電体基板を接続し、図のように構成しているので
マイクロ波回路は従来に比べ小型になる。誘電体基板の
接続部は通常の加工方法では基板の側面に導体膜を設け
てエッチングすることは難しいので、隣どおしのコプレ
ナ線路間の接続には導体膜に金リボンなどの接続用導体
１２をボンディングしたり、或いは接続用導体１２を面
状に密着して接触させること等により接着している。こ
のため、曲がっているがコプレナ線路として接続されて
いる。
【００１６】なお、マイクロ波回路では、一般に、線路
を曲げるとその部分において電磁波の放射が生じ、損失
が増えるという欠点があったが、この発明によるマイク
ロ波回路では、前述のように、このコプレナ線路が１／
２波長以下の間隔の導体板１ａ、１ｂの間に囲まれてお
り、曲がり部分の不連続による不要な放射が抑えられる
ので、伝搬損失が少なく、利得の高い増幅器が得られ
る。
を曲げるとその部分において電磁波の放射が生じ、損失
が増えるという欠点があったが、この発明によるマイク
ロ波回路では、前述のように、このコプレナ線路が１／
２波長以下の間隔の導体板１ａ、１ｂの間に囲まれてお
り、曲がり部分の不連続による不要な放射が抑えられる
ので、伝搬損失が少なく、利得の高い増幅器が得られ
る。
【００１７】上記のように構成されているので、誘電体
基板の大きさが小さくなり、マイクロ波回路を小型化す
ることが出来る。
基板の大きさが小さくなり、マイクロ波回路を小型化す
ることが出来る。
【００１８】なお、上記実施例では、図１に示すよう
に、入力端子が形成された誘電体基板２２ａと出力端子
が形成された誘電体基板２２ｅとは、従来のように、概
略同一平面上にあるが、この発明はそれに限らず、誘電
体基板の接続の向きは自由であり、所要の方向に誘電体
基板を配置しても良い。例えば誘電体基板２２ｄと２２
ｅとが４５度の角度をなすようにしたり、同一平面上に
あるようにしてもよい。さらに所要の方向に端子がとれ
るようにしてもよく、入力及び出力端子の配置の自由度
を高くできる。
に、入力端子が形成された誘電体基板２２ａと出力端子
が形成された誘電体基板２２ｅとは、従来のように、概
略同一平面上にあるが、この発明はそれに限らず、誘電
体基板の接続の向きは自由であり、所要の方向に誘電体
基板を配置しても良い。例えば誘電体基板２２ｄと２２
ｅとが４５度の角度をなすようにしたり、同一平面上に
あるようにしてもよい。さらに所要の方向に端子がとれ
るようにしてもよく、入力及び出力端子の配置の自由度
を高くできる。
【００１９】また、それぞれ別々にエッチング加工を施
した複数の誘電体基板を接続するようにしているが、こ
れに限らず、一体形成した基板を所要の曲率で曲げた誘
電体基板を複数用いても同様の効果を奏する。例えば誘
電体基板２２ｄと２２ｅを２枚の基板で構成する代わり
に、一体成形した誘電体基板を用いてもよい。
した複数の誘電体基板を接続するようにしているが、こ
れに限らず、一体形成した基板を所要の曲率で曲げた誘
電体基板を複数用いても同様の効果を奏する。例えば誘
電体基板２２ｄと２２ｅを２枚の基板で構成する代わり
に、一体成形した誘電体基板を用いてもよい。
【００２０】実施例２．図２はこの発明によるマイクロ
波回路の他の実施例を示す図であり、図１に示す複数の
誘電体基板を１枚の誘電体基板に置き換えたときの構成
の一部分を示しており、図１に示した例と同一部分には
同一符号を付している。なお、図２において、説明の便
宜上、複雑さを避けるために、上側の導体板１ｂについ
ては図示していない。図に示す様に、ＦＥＴ６は、曲面
を有する誘電体基板上のコプレナ線路上に取り付けられ
ている。同様に整合回路７ａ、バイアス回路８ａも上記
誘電体基板上に設けられている。この実施例では、図１
の実施例の効果に加え、１枚の誘電体基板を曲部Ｃにお
いて折り曲げているので、接続用導体１２を接着しコプ
レナ線路をそれぞれ接続するする手間が省け、実装する
場合の組み立てが容易である特徴がある。
波回路の他の実施例を示す図であり、図１に示す複数の
誘電体基板を１枚の誘電体基板に置き換えたときの構成
の一部分を示しており、図１に示した例と同一部分には
同一符号を付している。なお、図２において、説明の便
宜上、複雑さを避けるために、上側の導体板１ｂについ
ては図示していない。図に示す様に、ＦＥＴ６は、曲面
を有する誘電体基板上のコプレナ線路上に取り付けられ
ている。同様に整合回路７ａ、バイアス回路８ａも上記
誘電体基板上に設けられている。この実施例では、図１
の実施例の効果に加え、１枚の誘電体基板を曲部Ｃにお
いて折り曲げているので、接続用導体１２を接着しコプ
レナ線路をそれぞれ接続するする手間が省け、実装する
場合の組み立てが容易である特徴がある。
【００２１】実施例３．図３は、この発明によるマイク
ロ波回路を、ＦＥＴ発振器に適用した例を示す実施例で
ある。図３において、２２ｆはバイアス回路８ｆ及び整
合回路７をもつ誘電体基板、２２ｇはＦＥＴ６を装着す
る誘電体基板、２２ｈ〜ｊは発振周波数を決定する共振
回路及びバイアス回路（図示されていない）が構成され
る誘電体基板であり、図１に示したＦＥＴ増幅器の例と
同一ないしは相当部分には同一符号を付している。ま
た、図１において同様に、説明の便宜上、複雑さを避け
るために、上側の導体板１ｂについては図示していな
い。
ロ波回路を、ＦＥＴ発振器に適用した例を示す実施例で
ある。図３において、２２ｆはバイアス回路８ｆ及び整
合回路７をもつ誘電体基板、２２ｇはＦＥＴ６を装着す
る誘電体基板、２２ｈ〜ｊは発振周波数を決定する共振
回路及びバイアス回路（図示されていない）が構成され
る誘電体基板であり、図１に示したＦＥＴ増幅器の例と
同一ないしは相当部分には同一符号を付している。ま
た、図１において同様に、説明の便宜上、複雑さを避け
るために、上側の導体板１ｂについては図示していな
い。
【００２２】次に動作について説明する。誘電体基板２
２ｇに取り付けられたＦＥＴのドレインバイアスはバイ
アス回路８ｆから、ゲートバイアスは、導体板１ａに設
けた絶縁端子（図示されていない）からリード線を介し
て供給される。発振出力はコプレナ線路５ｄから出力さ
れる。発振周波数を決定する共振回路及びバイアス回路
が形成される誘電体基板２２ｈ〜ｊは、誘電体基板２２
ｆと反対側の誘電体基板２２ｇの一端に接続されてい
る。誘電体基板２２ｈ〜ｊは、接続部Ｂにおいてそれぞ
れ同じ方向に曲げて接続されており、誘電体基板２２ｊ
は誘電体基板２２ｆの内側となるように配置されてい
る。誘電体基板２２ｆ〜２２ｊ上の線路は、接続用導体
１２を接着することにより、電気的に接続される。この
様に発振器の場合、出力端子が１つであるため、誘電体
基板は、渦巻き状に折り曲げて行くことができるためさ
らに小形化できる。
２ｇに取り付けられたＦＥＴのドレインバイアスはバイ
アス回路８ｆから、ゲートバイアスは、導体板１ａに設
けた絶縁端子（図示されていない）からリード線を介し
て供給される。発振出力はコプレナ線路５ｄから出力さ
れる。発振周波数を決定する共振回路及びバイアス回路
が形成される誘電体基板２２ｈ〜ｊは、誘電体基板２２
ｆと反対側の誘電体基板２２ｇの一端に接続されてい
る。誘電体基板２２ｈ〜ｊは、接続部Ｂにおいてそれぞ
れ同じ方向に曲げて接続されており、誘電体基板２２ｊ
は誘電体基板２２ｆの内側となるように配置されてい
る。誘電体基板２２ｆ〜２２ｊ上の線路は、接続用導体
１２を接着することにより、電気的に接続される。この
様に発振器の場合、出力端子が１つであるため、誘電体
基板は、渦巻き状に折り曲げて行くことができるためさ
らに小形化できる。
【００２３】実施例４．図４は単極双投スイッチに、こ
の発明によるマイクロ波回路を適用した一実施例を示す
図であり、２２ｋ、２２ｌは誘電体基板、１３は２枚の
誘電体基板の接続部に構成された立体的なコプレナ線路
の分岐、１２は分岐１３において各誘電体基板の導体膜
を電気的に接続するために接着する接続用導体であり、
図において図１１及び図１３に示した従来例と同一ない
しは相当部分には同一符号を付している。また、図４に
おいて、説明の便宜上、複雑さを避けるために、上側の
導体板１ｂについては図示していない。
の発明によるマイクロ波回路を適用した一実施例を示す
図であり、２２ｋ、２２ｌは誘電体基板、１３は２枚の
誘電体基板の接続部に構成された立体的なコプレナ線路
の分岐、１２は分岐１３において各誘電体基板の導体膜
を電気的に接続するために接着する接続用導体であり、
図において図１１及び図１３に示した従来例と同一ない
しは相当部分には同一符号を付している。また、図４に
おいて、説明の便宜上、複雑さを避けるために、上側の
導体板１ｂについては図示していない。
【００２４】次に動作について説明する。まず、コプレ
ナ線路５ａから入射した信号がコプレナ線路５ｂに伝搬
する時の動作について説明する。コプレナ線路５ｂに並
列接続されたダイオード１０ａ、１０ｂは逆バイアスに
セットされ高インピーダンス状態であり、コプレナ線路
５ｃに並列接続されたダイオード１０ｃ、１０ｄは順バ
イアスにセットされ低インピーダンス状態である。上記
ダイオード１０ａ〜１０ｄのバイアスは図示されていな
いバイアス回路によって与えられる。コプレナ線路の分
岐１３は、接続用導体１２により各導体膜を接続してお
り、かつ、間隔が１／２波長の導体板１ａ、１ｂにより
挟まれているので放射がほとんどないため、従来の平面
的な分岐とほぼ同様に動作する。このコプレナ線路の分
岐１３からダイオード１０ａ〜１０ｄまでの距離を、使
用する周波数の１／４波長に設定するとコプレナ線路５
ａから入射した信号は、コプレナ線路５ｃには伝搬せ
ず、コプレナ線路５ｂに伝搬する。ダイオードのバイア
ス状態を逆転すれば、コプレナ線路５ａから入射した信
号は、コプレナ線路５ｂには伝搬せず、コプレナ線路５
ｃに伝搬する。
ナ線路５ａから入射した信号がコプレナ線路５ｂに伝搬
する時の動作について説明する。コプレナ線路５ｂに並
列接続されたダイオード１０ａ、１０ｂは逆バイアスに
セットされ高インピーダンス状態であり、コプレナ線路
５ｃに並列接続されたダイオード１０ｃ、１０ｄは順バ
イアスにセットされ低インピーダンス状態である。上記
ダイオード１０ａ〜１０ｄのバイアスは図示されていな
いバイアス回路によって与えられる。コプレナ線路の分
岐１３は、接続用導体１２により各導体膜を接続してお
り、かつ、間隔が１／２波長の導体板１ａ、１ｂにより
挟まれているので放射がほとんどないため、従来の平面
的な分岐とほぼ同様に動作する。このコプレナ線路の分
岐１３からダイオード１０ａ〜１０ｄまでの距離を、使
用する周波数の１／４波長に設定するとコプレナ線路５
ａから入射した信号は、コプレナ線路５ｃには伝搬せ
ず、コプレナ線路５ｂに伝搬する。ダイオードのバイア
ス状態を逆転すれば、コプレナ線路５ａから入射した信
号は、コプレナ線路５ｂには伝搬せず、コプレナ線路５
ｃに伝搬する。
【００２５】単極双投スイッチとして、以上のように動
作するが、図に示すように、入力信号線路であるコプレ
ナ線路５ａ、第１の出力線路であるコプレナ線路５ｂお
よび第２の出力線路であるコプレナ線路５ｃの各線路
は、互いに離れており、電気的に分離されていて、結合
が少ない。また、誘電体基板２２ｋ、２２ｌの端部は複
数の線路（端子）を有しないから、外部との接続が容易
である。さらに、マイクロ波回路を小型化することがで
きる。
作するが、図に示すように、入力信号線路であるコプレ
ナ線路５ａ、第１の出力線路であるコプレナ線路５ｂお
よび第２の出力線路であるコプレナ線路５ｃの各線路
は、互いに離れており、電気的に分離されていて、結合
が少ない。また、誘電体基板２２ｋ、２２ｌの端部は複
数の線路（端子）を有しないから、外部との接続が容易
である。さらに、マイクロ波回路を小型化することがで
きる。
【００２６】実施例５．図５は、この発明によるマイク
ロ波回路を周波数変換器に適用した例を示す図であり、
図５において、１４は帯域通過フィルタ、１５は低域通
過フィルタであり、図１〜図４に示したこの発明に実施
例と同一ないしは相当部分には同一符号を付している。
また、図５において同様に、説明の便宜上、複雑さを避
けるために、上側の導体板１ｂについては図示していな
い。また、バイアス回路については図示を省略してい
る。
ロ波回路を周波数変換器に適用した例を示す図であり、
図５において、１４は帯域通過フィルタ、１５は低域通
過フィルタであり、図１〜図４に示したこの発明に実施
例と同一ないしは相当部分には同一符号を付している。
また、図５において同様に、説明の便宜上、複雑さを避
けるために、上側の導体板１ｂについては図示していな
い。また、バイアス回路については図示を省略してい
る。
【００２７】次に動作について示す。図５に示す周波数
変換器はソース接地ＦＥＴ周波数変換器である。局部発
振器の信号は、コプレナ線路５ｅより印加され、コプレ
ナ線路５ｅに接続された帯域通過フィルタ１４を介して
コプレナ線路５ｇ上のＦＥＴ６のドレインに加えられ
る。この時、低域通過フィルタ１５があるため、局部発
振器の信号は、コプレナ線路５ｆには結合しない。受信
信号は、コプレナ線路５ｇに加えられＦＥＴ６のゲート
に加わる。上記局部発振器の信号と受信信号とがＦＥＴ
内で混合され、ＩＦ信号がＦＥＴ６のドレインに発生す
る。ＩＦ信号は局発信号のみ通過する帯域通過フィルタ
１４によりコプレナ線路５ｅには伝搬せず、出力コプレ
ナ線路５ｆに出力する。このとき、立体的なコプレナ線
路の分岐１３は実施例５と同様に平面に構成された分岐
と同様に動作する。このように、局部発振器の信号用の
線路５ｅ、ＩＦ用の線路５ｆおよび受信信号用の線路５
ｇ相互のの間は離れているため、各線路は電気的に分離
されており、結合が少ない。また、同様に、外部との接
続が容易な構造になっている。
変換器はソース接地ＦＥＴ周波数変換器である。局部発
振器の信号は、コプレナ線路５ｅより印加され、コプレ
ナ線路５ｅに接続された帯域通過フィルタ１４を介して
コプレナ線路５ｇ上のＦＥＴ６のドレインに加えられ
る。この時、低域通過フィルタ１５があるため、局部発
振器の信号は、コプレナ線路５ｆには結合しない。受信
信号は、コプレナ線路５ｇに加えられＦＥＴ６のゲート
に加わる。上記局部発振器の信号と受信信号とがＦＥＴ
内で混合され、ＩＦ信号がＦＥＴ６のドレインに発生す
る。ＩＦ信号は局発信号のみ通過する帯域通過フィルタ
１４によりコプレナ線路５ｅには伝搬せず、出力コプレ
ナ線路５ｆに出力する。このとき、立体的なコプレナ線
路の分岐１３は実施例５と同様に平面に構成された分岐
と同様に動作する。このように、局部発振器の信号用の
線路５ｅ、ＩＦ用の線路５ｆおよび受信信号用の線路５
ｇ相互のの間は離れているため、各線路は電気的に分離
されており、結合が少ない。また、同様に、外部との接
続が容易な構造になっている。
【００２８】実施例６．図６は、この発明のマイクロ波
回路の他の実施例を示す図であり、２の誘電体基板を直
角に曲げたものを示している。図６において、上記実施
例と同一あるいは相当部分には同一符合を付している。
この実施例では、入力された信号を他端に伝達する、単
なるマイクロ波線路を構成している。このようにこの発
明は、ＦＥＴ増幅器などの能動回路に限らず、単純な、
線路などの受動回路に適用した場合でも、マイクロ波回
路を小型化することが出来る。
回路の他の実施例を示す図であり、２の誘電体基板を直
角に曲げたものを示している。図６において、上記実施
例と同一あるいは相当部分には同一符合を付している。
この実施例では、入力された信号を他端に伝達する、単
なるマイクロ波線路を構成している。このようにこの発
明は、ＦＥＴ増幅器などの能動回路に限らず、単純な、
線路などの受動回路に適用した場合でも、マイクロ波回
路を小型化することが出来る。
【００２９】また図７は、図６に示す実施例の外部への
放射特性の実測値を示す図である。実線のグラフが図６
の実施例の特性を示している。点線は誘電体基板が同一
平面上にある従来のマイクロ波回路の特性を示してい
る。図７から明らかなように、特性にほとんど差がな
い。
放射特性の実測値を示す図である。実線のグラフが図６
の実施例の特性を示している。点線は誘電体基板が同一
平面上にある従来のマイクロ波回路の特性を示してい
る。図７から明らかなように、特性にほとんど差がな
い。
【００３０】一方、図８は、図６において誘電体基板を
はさむ導体１ａ、１ｂがない場合の特性を示す参考図で
あり、実線と点線は図７と同じ意味である。高い周波数
域において約５ｄＢの特性の差がある。
はさむ導体１ａ、１ｂがない場合の特性を示す参考図で
あり、実線と点線は図７と同じ意味である。高い周波数
域において約５ｄＢの特性の差がある。
【００３１】実施例７．ところで、上記説明では、誘電
体導波路としてコプレナ線路を用いて説明したが、他の
線路、例えば図９に示すマイクロストリップ、図１０に
示すストリップ線路などの平面形導波路についても適用
できる。図９のマイクロストリップ線路は、一方の面に
地導体が形成され、他の面に導体膜によりストリップ線
路が形成されているものである。図１０のストリップ線
路は、一方の面のみに導体膜によりストリップ線路が形
成されているものである。
体導波路としてコプレナ線路を用いて説明したが、他の
線路、例えば図９に示すマイクロストリップ、図１０に
示すストリップ線路などの平面形導波路についても適用
できる。図９のマイクロストリップ線路は、一方の面に
地導体が形成され、他の面に導体膜によりストリップ線
路が形成されているものである。図１０のストリップ線
路は、一方の面のみに導体膜によりストリップ線路が形
成されているものである。
【００３２】また、以上の説明では、誘電体導波路をは
さむ導体として導体板を用いて説明したが、例えば導体
のブロック、メッシュ、箔を用いてもよい。
さむ導体として導体板を用いて説明したが、例えば導体
のブロック、メッシュ、箔を用いてもよい。
【００３３】
【発明の効果】以上のように請求項１、請求項２及び請
求項３の発明によれば、マイクロ波回路において、導体
板の間に設ける誘電体導波路を、曲げることにより、あ
るいは複数の誘電体導波路で構成することにより平面と
ならないようにしたので、従来のように１の平面で構成
するのに比べ、空間の有効活用ができ、小形化が可能と
なる。
求項３の発明によれば、マイクロ波回路において、導体
板の間に設ける誘電体導波路を、曲げることにより、あ
るいは複数の誘電体導波路で構成することにより平面と
ならないようにしたので、従来のように１の平面で構成
するのに比べ、空間の有効活用ができ、小形化が可能と
なる。
【００３４】また、請求項４及び請求項５の発明によれ
ば、誘電体導波路を複数枚用い、その端部と金属膜の形
成された部分と接する様に配置し、誘電体導波路に入出
力端子をそれぞれ設け、誘電体導波路を立体的に分岐す
るので、線路間の結合が少ないマイクロ波回路を実現す
ることができる。
ば、誘電体導波路を複数枚用い、その端部と金属膜の形
成された部分と接する様に配置し、誘電体導波路に入出
力端子をそれぞれ設け、誘電体導波路を立体的に分岐す
るので、線路間の結合が少ないマイクロ波回路を実現す
ることができる。
【図１】この発明によるマイクロ波回路をＦＥＴ増幅器
に適用した一実施例を示す図である。
に適用した一実施例を示す図である。
【図２】この発明によるマイクロ波回路をＦＥＴ増幅器
に適用した他の実施例を示す図である。
に適用した他の実施例を示す図である。
【図３】この発明によるマイクロ波回路をＦＥＴ発振器
に適用した一実施例を示す図である。
に適用した一実施例を示す図である。
【図４】この発明によるマイクロ波回路を単極双投スイ
ッチに適用した一実施例を示す図である。
ッチに適用した一実施例を示す図である。
【図５】この発明によるマイクロ波回路を周波数変換器
に適用した一実施例を示す図である。
に適用した一実施例を示す図である。
【図６】この発明によるマイクロ波回路の一実施例を示
す図である。
す図である。
【図７】図６に示した実施例のマイクロ波回路の放射特
性を示す図である。
性を示す図である。
【図８】導体のない場合の放射特性を示す参考図であ
る。
る。
【図９】マイクロストリップ線路を用いたこの発明によ
るマイクロ波回路の断面図を示す図である。
るマイクロ波回路の断面図を示す図である。
【図１０】ストリップ線路を用いたこの発明によるマイ
クロ波回路の断面図を示す図である。
クロ波回路の断面図を示す図である。
【図１１】従来のマイクロ波回路の一例を示す図であ
る。
る。
【図１２】図１１に示す従来の構成によるマイクロ波回
路の一例の断面を示す図である。
路の一例の断面を示す図である。
【図１３】従来のマイクロ波回路を単極双投スイッチに
適用した一例を示す図である。
適用した一例を示す図である。
１ 導体板 ２ 誘電体基板 ３ 導体膜 ４ 導体膜上のスリット ５ コプレナ線路 ６ ＦＥＴ ７ 整合回路 ８ バイアス回路 ９ ノッチ １０ ダイオード １１ コプレナ線路の分岐 １２ 接続用導体 １３ コプレナ線路の分岐 １４ 帯域通過フィルタ １５ 低域通過フィルタ ２２ 誘電体基板
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０３Ｄ 7/00 Ｚ 7350−5Ｊ (72)発明者 武田 文雄 神奈川県鎌倉市大船五丁目１番１号 三菱 電機株式会社電子システム研究所内 (72)発明者 飯田 明夫 神奈川県鎌倉市大船五丁目１番１号 三菱 電機株式会社電子システム研究所内 (72)発明者 檜枝 護重 神奈川県鎌倉市大船五丁目１番１号 三菱 電機株式会社電子システム研究所内
Claims (5)
- 【請求項１】 ２枚の略平行な導体と、誘電体と上記誘
電体面上に形成された金属膜とからなる誘電体導波路と
を備え、上記誘電体導波路を上記導体の間に、上記導体
に対して略垂直となるよう配置し、上記誘電体導波路に
曲部を設けたことを特徴とするマイクロ波回路。 - 【請求項２】 ２枚の略平行な導体と、誘電体と上記誘
電体面上に形成された金属膜とからなる複数の誘電体導
波路とを備え、複数の上記誘電体導波路を上記導体の間
に、上記導体に対して略垂直となるように、かつ、一方
の上記誘電体導波路が他方の上記誘電体導波路に接する
ように配置し、上記誘電体導波路の上記金属膜間を電気
的に接続したことを特徴とするマイクロ波回路。 - 【請求項３】 ２枚の略平行な導体と、誘電体と上記誘
電体面上に形成された金属膜とからなる複数の誘電体導
波路とを備え、複数の上記誘電体導波路を上記導体の間
に、上記導体に対して略垂直となるように、かつ、一方
の上記誘電体導波路の端部が他方の上記誘電体導波路の
端部に接するように配置し、上記誘電体導波路の上記金
属膜間を電気的に接続したことを特徴とするマイクロ波
回路。 - 【請求項４】 ２枚の略平行な導体と、誘電体と上記誘
電体面上に形成された金属膜とからなる複数の誘電体導
波路とを備え、複数の上記誘電体導波路を上記導体の間
に、上記導体に対して略垂直となるように、かつ、一方
の上記誘電体導波路の端部が他方の上記誘電体導波路の
上記金属膜の形成された部分に接するように配置し、上
記誘電体導波路の上記金属膜間を電気的に接続したこと
を特徴とするマイクロ波回路。 - 【請求項５】 誘電体導波路に入出力端子をそれぞれ設
けたことを特徴とする請求項４記載のマイクロ波回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24673692A JP3234835B2 (ja) | 1992-09-16 | 1992-09-16 | マイクロ波回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24673692A JP3234835B2 (ja) | 1992-09-16 | 1992-09-16 | マイクロ波回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0697707A true JPH0697707A (ja) | 1994-04-08 |
| JP3234835B2 JP3234835B2 (ja) | 2001-12-04 |
Family
ID=17152888
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24673692A Expired - Lifetime JP3234835B2 (ja) | 1992-09-16 | 1992-09-16 | マイクロ波回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3234835B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1041739A (ja) * | 1996-07-22 | 1998-02-13 | Nec Corp | マイクロストリップ線路及びそれを形成したマイクロ ストリップアンテナ |
| WO2002007251A1 (en) * | 2000-07-13 | 2002-01-24 | Nrdtech Co. | A non-radiative dielectric waveguide circuit positioned between two metal plates which are multi-layered for different sizes of spacers |
| JP2006237916A (ja) * | 2005-02-24 | 2006-09-07 | Fujitsu Ltd | アンテナ装置 |
| WO2014069095A1 (ja) * | 2012-10-31 | 2014-05-08 | 株式会社村田製作所 | 高周波信号線路及びその製造方法 |
| WO2015186468A1 (ja) * | 2014-06-04 | 2015-12-10 | 株式会社村田製作所 | フレキシブル基板及び電子機器 |
-
1992
- 1992-09-16 JP JP24673692A patent/JP3234835B2/ja not_active Expired - Lifetime
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1041739A (ja) * | 1996-07-22 | 1998-02-13 | Nec Corp | マイクロストリップ線路及びそれを形成したマイクロ ストリップアンテナ |
| WO2002007251A1 (en) * | 2000-07-13 | 2002-01-24 | Nrdtech Co. | A non-radiative dielectric waveguide circuit positioned between two metal plates which are multi-layered for different sizes of spacers |
| JP2006237916A (ja) * | 2005-02-24 | 2006-09-07 | Fujitsu Ltd | アンテナ装置 |
| JP4672389B2 (ja) * | 2005-02-24 | 2011-04-20 | 富士通株式会社 | アンテナ装置 |
| WO2014069095A1 (ja) * | 2012-10-31 | 2014-05-08 | 株式会社村田製作所 | 高周波信号線路及びその製造方法 |
| CN104254944A (zh) * | 2012-10-31 | 2014-12-31 | 株式会社村田制作所 | 高频信号线路及其制造方法 |
| CN104254944B (zh) * | 2012-10-31 | 2016-05-11 | 株式会社村田制作所 | 高频信号线路及其制造方法 |
| US9774070B2 (en) | 2012-10-31 | 2017-09-26 | Murata Manufacturing Co., Ltd. | High-frequency signal line and manufacturing method thereof |
| WO2015186468A1 (ja) * | 2014-06-04 | 2015-12-10 | 株式会社村田製作所 | フレキシブル基板及び電子機器 |
| JP5943168B2 (ja) * | 2014-06-04 | 2016-06-29 | 株式会社村田製作所 | フレキシブル基板及び電子機器 |
| US10225928B2 (en) | 2014-06-04 | 2019-03-05 | Murata Manufacturing Co., Ltd. | Flexible board and electronic device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3234835B2 (ja) | 2001-12-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101089195B1 (ko) | 유전체 도파관의 입출력 결합 구조 | |
| US5198786A (en) | Waveguide transition circuit | |
| US5264860A (en) | Metal flared radiator with separate isolated transmit and receive ports | |
| JPH0677729A (ja) | アンテナ一体化マイクロ波回路 | |
| WO2003077353A1 (fr) | Transformateur d'alimentation a guide d'onde/ligne microruban | |
| KR100337166B1 (ko) | 유전체 필터, 송수신 공용기 및 통신기 | |
| JP3045074B2 (ja) | 誘電体線路、電圧制御発振器、ミキサーおよび回路モジュール | |
| KR20060048273A (ko) | Ｆｉｎｌｉｎｅ 타입의 마이크로파 대역통과 필터 | |
| KR100276012B1 (ko) | 유전체필터와 송수신듀플렉서 및 통신기기 | |
| US5724049A (en) | End launched microstrip or stripline to waveguide transition with cavity backed slot fed by offset microstrip line usable in a missile | |
| JP3234835B2 (ja) | マイクロ波回路 | |
| CN111697302A (zh) | 功率合成装置 | |
| JPH09246816A (ja) | 導波管−マイクロストリップ線路変換器 | |
| JP3444318B2 (ja) | Ｎｒｄガイド装置 | |
| JP2710894B2 (ja) | フィルタ・アンテナ装置 | |
| JPH07202520A (ja) | マイクロ波回路 | |
| US5194875A (en) | Notch radiator elements | |
| JP3119191B2 (ja) | 平面誘電体集積回路 | |
| JP4707187B2 (ja) | 高周波回路 | |
| CN212342795U (zh) | 功率合成装置 | |
| JPH0623047Y2 (ja) | マイクロ波回路 | |
| JP3280479B2 (ja) | 送受信装置 | |
| WO2023126994A1 (ja) | 高周波回路 | |
| JP2961896B2 (ja) | 伝送線路 | |
| US5347247A (en) | Electro-optic component mounting device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080921 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080921 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090921 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090921 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100921 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110921 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110921 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120921 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term |