JPH0697565A - 半導体レーザ装置及びその製造方法 - Google Patents
半導体レーザ装置及びその製造方法Info
- Publication number
- JPH0697565A JPH0697565A JP24187592A JP24187592A JPH0697565A JP H0697565 A JPH0697565 A JP H0697565A JP 24187592 A JP24187592 A JP 24187592A JP 24187592 A JP24187592 A JP 24187592A JP H0697565 A JPH0697565 A JP H0697565A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- clad layer
- semiconductor laser
- clad
- laser device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【目的】半導体レーザ装置におけるｎ−クラッド層内の
Ｐ型不純物の局在を制御し、活性層への影響を少なく
し、高出力動作時の信頼性を向上させる半導体レーザ装
置及びその製造方法を提供する。 【構成】ｎ−型クラッド層４と活性層６とＰ−クラッド
層７とを有する半導体レーザ装置であって、上記ｎ−型
クラッド層４が組成または組成比の異なる１層以上の歪
層をサンドイッチ状に挟んでなる。
Ｐ型不純物の局在を制御し、活性層への影響を少なく
し、高出力動作時の信頼性を向上させる半導体レーザ装
置及びその製造方法を提供する。 【構成】ｎ−型クラッド層４と活性層６とＰ−クラッド
層７とを有する半導体レーザ装置であって、上記ｎ−型
クラッド層４が組成または組成比の異なる１層以上の歪
層をサンドイッチ状に挟んでなる。
Description
【０００１】
【産業上の利用分野】本発明は、半導体レーザ装置及び
その製造方法に係り、特にｎ−クラッド層、活性層、Ｐ
−クラッド層を有する半導体レーザ装置におけるＰ型不
純物の拡散を制御する装置及びその製造方法に関するも
のである。
その製造方法に係り、特にｎ−クラッド層、活性層、Ｐ
−クラッド層を有する半導体レーザ装置におけるＰ型不
純物の拡散を制御する装置及びその製造方法に関するも
のである。
【０００２】
【従来の技術】光通信、光情報処理および光計測におけ
る光源として不可欠な半導体レーザは、活性層（発光
層）をｎ−クラッド層及びＰ−クラッド層で両側から挟
んだダブルヘテロ構造を通常用いる。
る光源として不可欠な半導体レーザは、活性層（発光
層）をｎ−クラッド層及びＰ−クラッド層で両側から挟
んだダブルヘテロ構造を通常用いる。
【０００３】図４は、ＧａＡｓ基板上に作成されたＡｌ
ＧａＡｓ系のダブルヘテロ構造を有する従来の半導体レ
ーザ装置の断面図である。
ＧａＡｓ系のダブルヘテロ構造を有する従来の半導体レ
ーザ装置の断面図である。
【０００４】図４に示すように、ｎ−ＧａＡｓ基板１上
にバッファｎ−ＧａＡｓ層２、バッファｎ−ＡｌａＧａ
1-aＡｓ層３、ｎ−クラッド層４（ＡｌｘＧａ1-xＡｓ）
（ｘ＝０．４〜０．４５）、活性層６（ＡｌｙＧａ1-y
Ａｓ）（ｙ＝０．１〜０．１５）、Ｐ−クラッド層７
（ＡｌｘＧａ1-xＡｓ）（ｘ＝０．４〜０．４５）、ｎ
−ＧａＡｓ層８、２ｎｄＰ−クラッド層９（ＡｌｘＧａ
1-xＡｓ）、キャップ層１０（Ｐ−ＧａＡｓ）及びｎ−
ＧａＡｓ基板１側にｎ−電極１１、キャップ層１０側に
Ｐ−電極１２がそれぞれ形成されている。
にバッファｎ−ＧａＡｓ層２、バッファｎ−ＡｌａＧａ
1-aＡｓ層３、ｎ−クラッド層４（ＡｌｘＧａ1-xＡｓ）
（ｘ＝０．４〜０．４５）、活性層６（ＡｌｙＧａ1-y
Ａｓ）（ｙ＝０．１〜０．１５）、Ｐ−クラッド層７
（ＡｌｘＧａ1-xＡｓ）（ｘ＝０．４〜０．４５）、ｎ
−ＧａＡｓ層８、２ｎｄＰ−クラッド層９（ＡｌｘＧａ
1-xＡｓ）、キャップ層１０（Ｐ−ＧａＡｓ）及びｎ−
ＧａＡｓ基板１側にｎ−電極１１、キャップ層１０側に
Ｐ−電極１２がそれぞれ形成されている。
【０００５】次に、図４に示した半導体レーザ装置の動
作を説明する。
作を説明する。
【０００６】活性層６（ＡｌｙＧａ1-yＡｓ）（ｙ＝
０．１〜０．１５）はバンドギャップの小さい半導体で
あり、ｎ−クラッド層４（ＡｌｘＧａ1-xＡｓ）（ｘ＝
０．４〜０．４５）及びＰ−クラッド層７（ＡｌｘＧａ
1-xＡｓ）はバンドギャップの大きい半導体である。こ
れに順方向電圧をかけると、ｎ−クラッド層４から電子
が、Ｐ−クラッド層７から正孔が活性層６に流れ込む。
これらのキャリアは、ヘテロ接合でバンドギャップ差か
らくるエネルギー障壁によって活性層６内に閉じ込めら
れる。このキャリアの閉じ込めは、効率の良い電子とホ
ールの再結合を促し、自然放出光を発生させる。その自
然光がつぎの電子とホールの再結合を促す。一方、活性
層６の端面が光共振器の反射鏡の役目をするので、光が
共振器内を往復する間に誘導放出と光増幅が進む。
０．１〜０．１５）はバンドギャップの小さい半導体で
あり、ｎ−クラッド層４（ＡｌｘＧａ1-xＡｓ）（ｘ＝
０．４〜０．４５）及びＰ−クラッド層７（ＡｌｘＧａ
1-xＡｓ）はバンドギャップの大きい半導体である。こ
れに順方向電圧をかけると、ｎ−クラッド層４から電子
が、Ｐ−クラッド層７から正孔が活性層６に流れ込む。
これらのキャリアは、ヘテロ接合でバンドギャップ差か
らくるエネルギー障壁によって活性層６内に閉じ込めら
れる。このキャリアの閉じ込めは、効率の良い電子とホ
ールの再結合を促し、自然放出光を発生させる。その自
然光がつぎの電子とホールの再結合を促す。一方、活性
層６の端面が光共振器の反射鏡の役目をするので、光が
共振器内を往復する間に誘導放出と光増幅が進む。
【０００７】また、ダブルヘテロ構造であるので、活性
層６の屈折率がｎ−クラッド層４及びＰ−クラッド層７
の屈折率よりも大きいので、活性層６が光導波路の役目
をするので光が活性層６に閉じ込められ、光の損失がこ
こで注入電流をある程度大きくするとついにはレーザ発
振に至り、発光の出力強度が急に大きくなり、指向性が
ありスペクトル幅の狭いレーザ光が放射される。
層６の屈折率がｎ−クラッド層４及びＰ−クラッド層７
の屈折率よりも大きいので、活性層６が光導波路の役目
をするので光が活性層６に閉じ込められ、光の損失がこ
こで注入電流をある程度大きくするとついにはレーザ発
振に至り、発光の出力強度が急に大きくなり、指向性が
ありスペクトル幅の狭いレーザ光が放射される。
【０００８】また、注入電流はｎ−電極１１とＰ−電極
１２との間の電圧により制御され、ｎ−ＧａＡｓ層８は
電流を閉じ込めるための層であり、キャップ層１０はＰ
−電極１２との電極抵抗を小さくするためのものであ
る。
１２との間の電圧により制御され、ｎ−ＧａＡｓ層８は
電流を閉じ込めるための層であり、キャップ層１０はＰ
−電極１２との電極抵抗を小さくするためのものであ
る。
【０００９】
【発明が解決しようとする課題】ところで、図４に示し
た半導体レーザ装置において、Ｐ−クラッド層７は亜鉛
（Ｚｎ）やマグネシウム（Ｍｇ）等のＰ型不純物をドー
プすることにより形成されるが、８００〜９００℃の温
度で熱処理されるため、このドープされたＰ型不純物
（特にＺｎ）は動き易く、活性層６を越えてｎ−クラッ
ド層４にまで達する。
た半導体レーザ装置において、Ｐ−クラッド層７は亜鉛
（Ｚｎ）やマグネシウム（Ｍｇ）等のＰ型不純物をドー
プすることにより形成されるが、８００〜９００℃の温
度で熱処理されるため、このドープされたＰ型不純物
（特にＺｎ）は動き易く、活性層６を越えてｎ−クラッ
ド層４にまで達する。
【００１０】しかし、活性層６とｎ−クラッド層４との
格子定数の違いから生じる歪場がｎ−クラッド層７内の
活性層に近い部分に生じるため、Ｐ−クラッド層７より
成長中に拡散したＰ型不純物（Ｚｎ）がトラップされ
る。
格子定数の違いから生じる歪場がｎ−クラッド層７内の
活性層に近い部分に生じるため、Ｐ−クラッド層７より
成長中に拡散したＰ型不純物（Ｚｎ）がトラップされ
る。
【００１１】図５は、Ｐ型不純物であるＺｎの濃度分布
を示すものである。
を示すものである。
【００１２】図５に示すように、ｎ−クラッド層４内
に、活性層６の下６０ｎｍ程度の位置に生じた歪場によ
り３０ｎｍ程度の厚さでＺｎの局在ができてしまう。こ
れが転移の増殖を招き、高出力動作時の信頼性を低下さ
せ問題である。
に、活性層６の下６０ｎｍ程度の位置に生じた歪場によ
り３０ｎｍ程度の厚さでＺｎの局在ができてしまう。こ
れが転移の増殖を招き、高出力動作時の信頼性を低下さ
せ問題である。
【００１３】一方、Ｐ−クラッド層７内の活性層に近い
側にも当然同様な歪場が生じているが、成長中にこの歪
場を乗り越えて行くために上記のようなＰ型不純物の局
在は起きない。
側にも当然同様な歪場が生じているが、成長中にこの歪
場を乗り越えて行くために上記のようなＰ型不純物の局
在は起きない。
【００１４】そこで、本発明は半導体レーザ装置におけ
るｎ−クラッド層内のＰ型不純物の局在を制御し、活性
層への影響を少なくし、高出力動作時の信頼性を向上さ
せる半導体レーザ装置及びその製造方法を提供すること
を目的とする。
るｎ−クラッド層内のＰ型不純物の局在を制御し、活性
層への影響を少なくし、高出力動作時の信頼性を向上さ
せる半導体レーザ装置及びその製造方法を提供すること
を目的とする。
【００１５】
【課題を解決するための手段】上記課題は本発明によれ
ば、ｎ−クラッド層と活性層とＰ−クラッド層とを有す
る半導体レーザ装置であって、前記ｎ−クラッド層が組
成または組成比の異なる１層以上の歪層をサンドイッチ
状に挟んでなることを特徴とする半導体レーザ装置によ
って解決される。
ば、ｎ−クラッド層と活性層とＰ−クラッド層とを有す
る半導体レーザ装置であって、前記ｎ−クラッド層が組
成または組成比の異なる１層以上の歪層をサンドイッチ
状に挟んでなることを特徴とする半導体レーザ装置によ
って解決される。
【００１６】また、上記課題は、前記歪層が厚さ２０〜
４０ｎｍ、及び前記活性層との距離１００〜１５０ｎｍ
を有してなることを特徴とする半導体レーザ装置によっ
て好適に解決される。
４０ｎｍ、及び前記活性層との距離１００〜１５０ｎｍ
を有してなることを特徴とする半導体レーザ装置によっ
て好適に解決される。
【００１７】また、上記課題は本発明によれば、ｎ−ク
ラッド層と活性層とＰ−クラッド層とを有する半導体レ
ーザ装置の製造方法であって、Ｐ型カリウムヒ素基板上
方に前記Ｐ−クラッド層と活性層を形成した後、前記ｎ
−クラッド層として第１のｎ−クラッド層を形成する工
程と、前記第１のｎ−クラッド層と組成または組成比の
異なる１層以上の歪層を形成する工程と、前記ｎ−クラ
ッド層として第２のｎ−クラッド層を形成する工程と
を、含むことを特徴とする半導体レーザ装置の製造方法
によって解決される。
ラッド層と活性層とＰ−クラッド層とを有する半導体レ
ーザ装置の製造方法であって、Ｐ型カリウムヒ素基板上
方に前記Ｐ−クラッド層と活性層を形成した後、前記ｎ
−クラッド層として第１のｎ−クラッド層を形成する工
程と、前記第１のｎ−クラッド層と組成または組成比の
異なる１層以上の歪層を形成する工程と、前記ｎ−クラ
ッド層として第２のｎ−クラッド層を形成する工程と
を、含むことを特徴とする半導体レーザ装置の製造方法
によって解決される。
【００１８】また、上記課題は本発明によれば、ｎ−ク
ラッド層と活性層とＰ−クラッド層とを有する半導体レ
ーザ装置の製造方法であって、ｎ型カリウムヒ素基板上
方に前記ｎ−クラッド層として第１のｎ−クラッド層を
形成する工程と、前記第１のｎ−クラッド層と組成また
は組成比の異なる１層以上の歪層を形成する工程と、前
記ｎ−クラッド層として第２のｎ−クラッド層を形成し
た後、前記活性層とＰ−クラッド層を形成する工程と
を、含むことを特徴とする半導体レーザ装置の製造方法
によって解決される。
ラッド層と活性層とＰ−クラッド層とを有する半導体レ
ーザ装置の製造方法であって、ｎ型カリウムヒ素基板上
方に前記ｎ−クラッド層として第１のｎ−クラッド層を
形成する工程と、前記第１のｎ−クラッド層と組成また
は組成比の異なる１層以上の歪層を形成する工程と、前
記ｎ−クラッド層として第２のｎ−クラッド層を形成し
た後、前記活性層とＰ−クラッド層を形成する工程と
を、含むことを特徴とする半導体レーザ装置の製造方法
によって解決される。
【００１９】
【作用】本発明によれば、図１に示すように、ｎ−クラ
ッド層４と活性層６とＰ−クラッド層７とを有する半導
体レーザ装置において、ｎ−クラッド層４が第１のｎ−
クラッド層４ａと第２のｎ−クラッド層４ｂからなり、
組成比の異なる歪層５がこれらの間に挟まれているの
で、格子定数が異なる。従ってこの歪層５が歪場を形成
する。この歪層５により、Ｐ−クラッド層７内にドープ
されたＰ型不純物のｎ−クラッド層４内におけるトラッ
プによる局在を歪層５内に限定することができる。従っ
て、歪層５の位置及び厚さを所定のものに制御すること
により、Ｐ型不純物の局在による活性層６への影響を少
なくすることができる。
ッド層４と活性層６とＰ−クラッド層７とを有する半導
体レーザ装置において、ｎ−クラッド層４が第１のｎ−
クラッド層４ａと第２のｎ−クラッド層４ｂからなり、
組成比の異なる歪層５がこれらの間に挟まれているの
で、格子定数が異なる。従ってこの歪層５が歪場を形成
する。この歪層５により、Ｐ−クラッド層７内にドープ
されたＰ型不純物のｎ−クラッド層４内におけるトラッ
プによる局在を歪層５内に限定することができる。従っ
て、歪層５の位置及び厚さを所定のものに制御すること
により、Ｐ型不純物の局在による活性層６への影響を少
なくすることができる。
【００２０】また、本発明によれば、上記歪層５がない
場合には、活性層６から６０〜１００ｎｍの位置に３０
ｎｍ程度の厚さでＰ型不純物の局在が起こるので、活性
層６から１００〜１５０ｎｍの位置に３０ｎｍ程度の厚
さを有する歪層５を設けることにより好適にＰ型不純物
の局在を限定することができる。
場合には、活性層６から６０〜１００ｎｍの位置に３０
ｎｍ程度の厚さでＰ型不純物の局在が起こるので、活性
層６から１００〜１５０ｎｍの位置に３０ｎｍ程度の厚
さを有する歪層５を設けることにより好適にＰ型不純物
の局在を限定することができる。
【００２１】
【実施例】以下、本発明の実施例を図面に基づいて説明
する。
する。
【００２２】図１は、本発明の一実施例を示す半導体レ
ーザ装置の断面図である。
ーザ装置の断面図である。
【００２３】図１に示すように、ｎ−ＧａＡｓ基板１上
に、バッファｎ−ＧａＡｓ層２、バッファＡｌａＧａ1-
aＡｓ層３が形成されている。また、ｎ−クラッド層４
（ＡｌａＧａ1-xＡｓ）（ｘ＝０．４〜０．４５）が第
１のｎ−クラッド層４ａと第２のｎ−クラッド層４ｂと
から構成され、これらの間に、第１のｎ−クラッド層４
ａの上端から１００〜１５０ｎｍの位置に、厚さ３０ｎ
ｍ程度に歪層５（ＡｌｚＧａ1-zＡｓ）（ｚ＜ｘ）が形
成されている。ｎ−クラッド層４上には、活性層６（Ａ
ｌｙＧａ1-yＡｓ）（ｙ＝０．１〜０．１５）、Ｐ型不
純物として亜鉛（Ｚｎ）がドープされたＰ−クラッド層
７（ＡｌｘＧａ1-xＡｓ）（ｘ＝０．４〜０．４５）、
電流を閉じ込めるためのｎ−ＧａＡｓ層８、Ｐ型不純物
としてＺｎがドープされた２ｎｄＰ−クラッド層９（Ａ
ｌｘＧａ1-xＡｓ）（ｘ＝０．４〜０．４５）、電極と
の抵抗を小さくするためのキャップ層１０（Ｐ−ＧａＡ
ｓ）が形成されている。また、活性層６への注入電流を
制御するためｎ−ＧａＡｓ基板１にｎ−電極１１、キャ
ップ層１０上にＰ−電極１２が形成されている。
に、バッファｎ−ＧａＡｓ層２、バッファＡｌａＧａ1-
aＡｓ層３が形成されている。また、ｎ−クラッド層４
（ＡｌａＧａ1-xＡｓ）（ｘ＝０．４〜０．４５）が第
１のｎ−クラッド層４ａと第２のｎ−クラッド層４ｂと
から構成され、これらの間に、第１のｎ−クラッド層４
ａの上端から１００〜１５０ｎｍの位置に、厚さ３０ｎ
ｍ程度に歪層５（ＡｌｚＧａ1-zＡｓ）（ｚ＜ｘ）が形
成されている。ｎ−クラッド層４上には、活性層６（Ａ
ｌｙＧａ1-yＡｓ）（ｙ＝０．１〜０．１５）、Ｐ型不
純物として亜鉛（Ｚｎ）がドープされたＰ−クラッド層
７（ＡｌｘＧａ1-xＡｓ）（ｘ＝０．４〜０．４５）、
電流を閉じ込めるためのｎ−ＧａＡｓ層８、Ｐ型不純物
としてＺｎがドープされた２ｎｄＰ−クラッド層９（Ａ
ｌｘＧａ1-xＡｓ）（ｘ＝０．４〜０．４５）、電極と
の抵抗を小さくするためのキャップ層１０（Ｐ−ＧａＡ
ｓ）が形成されている。また、活性層６への注入電流を
制御するためｎ−ＧａＡｓ基板１にｎ−電極１１、キャ
ップ層１０上にＰ−電極１２が形成されている。
【００２４】図１に示したように、歪層５をｎ−クラッ
ド層４の間にサンドイッチ状に挟んで設けることによ
り、Ｐ型不純物Ｚｎをこの歪層５内にトラップすること
ができ、このＺｎの局在を活性層６から従来よりも遠ざ
けることができるので活性層６に対する影響を小さくす
ることができた。
ド層４の間にサンドイッチ状に挟んで設けることによ
り、Ｐ型不純物Ｚｎをこの歪層５内にトラップすること
ができ、このＺｎの局在を活性層６から従来よりも遠ざ
けることができるので活性層６に対する影響を小さくす
ることができた。
【００２５】次に、本発明の実施例による半導体レーザ
装置の製造方法について説明する。
装置の製造方法について説明する。
【００２６】図２および図３は本発明の一実施例による
半導体レーザ装置製造工程における断面図である。
半導体レーザ装置製造工程における断面図である。
【００２７】本実施例においては、各成膜を膜厚の制御
性、生産性に優れたＭＯＣＶＤ（有機金属気相成長）法
を用いた。以下、ＭＯＣＶＤ法を用いた半導体レーザ装
置製造工程を説明する。
性、生産性に優れたＭＯＣＶＤ（有機金属気相成長）法
を用いた。以下、ＭＯＣＶＤ法を用いた半導体レーザ装
置製造工程を説明する。
【００２８】本実施例においては、まず図２（ａ）に示
すようにｎ−ＧａＡｓ基板１を用意し、次に図２（ｂ）
に示すように、このｎ−ＧａＡｓ基板１上にバッファｎ
−ＧａＡｓ層２、バッファＡｌａＧａ1-aＡｓ層３を順
次形成する。次に、図２（ｃ）に示すようにｎ−クラッ
ド層４として第１のｎ−クラッド層４ａ（ＡｌｘＧａ1-
xＡｓ）（ｘ＝０．４〜０．４５）を形成した後、Ａｌ
とＧａとの組成比ｚ：１−ｚをｚ＜ｘとなるように変更
し、図２（ｄ）に示すように、歪層５（ＡｌｚＧａ1-z
Ａｓ）を３０ｎｍ程度の厚さに形成する。
すようにｎ−ＧａＡｓ基板１を用意し、次に図２（ｂ）
に示すように、このｎ−ＧａＡｓ基板１上にバッファｎ
−ＧａＡｓ層２、バッファＡｌａＧａ1-aＡｓ層３を順
次形成する。次に、図２（ｃ）に示すようにｎ−クラッ
ド層４として第１のｎ−クラッド層４ａ（ＡｌｘＧａ1-
xＡｓ）（ｘ＝０．４〜０．４５）を形成した後、Ａｌ
とＧａとの組成比ｚ：１−ｚをｚ＜ｘとなるように変更
し、図２（ｄ）に示すように、歪層５（ＡｌｚＧａ1-z
Ａｓ）を３０ｎｍ程度の厚さに形成する。
【００２９】次に、ＡｌとＧａとの組成比ｘ：１−ｘに
再び変更し、図３（ａ）に示すようにｎ−クラッド層４
として第２のｎ−クラッド層４ｂ（ＡｌｘＧａ1-xＡ
ｓ）（ｘ＝０．４〜０．４５）を１００〜１５０ｎｍの
厚さに形成する。次に、図３（ｂ）に示すように、活性
層６（ＡｌｙＧａ1-yＡｓ）（ｙ＝０．１〜０．１５）
を形成する。次に、図３（ｃ）に示すように、Ｐ−クラ
ッド層７（ＡｌｘＧａ1-xＡｓ）（ｘ＝０．４〜０．４
５）をＰ型不純物Ｚｎをドープしながら形成する。次
に、図１に示すように、電流を閉じ込めるために、ｎ−
ＧａＡｓ層８の中央部をフォトリソグラフィー及びＲＩ
Ｅによりエッチング除去した後、２ｎｄＰ−クラッド層
９（ＡｌｘＧａ1-xＡｓ）（ｘ＝０．４〜０．４５）、
電極との抵抗を小さくするためのキャップ層１０（Ｐ−
ＧａＡｓ）を順次形成する。
再び変更し、図３（ａ）に示すようにｎ−クラッド層４
として第２のｎ−クラッド層４ｂ（ＡｌｘＧａ1-xＡ
ｓ）（ｘ＝０．４〜０．４５）を１００〜１５０ｎｍの
厚さに形成する。次に、図３（ｂ）に示すように、活性
層６（ＡｌｙＧａ1-yＡｓ）（ｙ＝０．１〜０．１５）
を形成する。次に、図３（ｃ）に示すように、Ｐ−クラ
ッド層７（ＡｌｘＧａ1-xＡｓ）（ｘ＝０．４〜０．４
５）をＰ型不純物Ｚｎをドープしながら形成する。次
に、図１に示すように、電流を閉じ込めるために、ｎ−
ＧａＡｓ層８の中央部をフォトリソグラフィー及びＲＩ
Ｅによりエッチング除去した後、２ｎｄＰ−クラッド層
９（ＡｌｘＧａ1-xＡｓ）（ｘ＝０．４〜０．４５）、
電極との抵抗を小さくするためのキャップ層１０（Ｐ−
ＧａＡｓ）を順次形成する。
【００３０】次に、スパッタリングによりｎ−ＧａＡｓ
基板１上に、ｎ−電極１１、キャップ層１０上にＰ−電
極１２をそれぞれ形成する。
基板１上に、ｎ−電極１１、キャップ層１０上にＰ−電
極１２をそれぞれ形成する。
【００３１】本実施例においては、ｎ−ＧａＡｓ基板を
用いたが、Ｐ−ＧａＡｓ基板を用いることも当然可能で
ある。また、歪層は２層以上であっても良く、ＡｌＧａ
Ａｓではｘ＞０．４５を越えると間接遷移型へ変化する
ためにｚ＜ｘとなる歪層を用いたが、一般的にはｘ＞ｚ
またはｚ＜ｘのいずれであっても良い。
用いたが、Ｐ−ＧａＡｓ基板を用いることも当然可能で
ある。また、歪層は２層以上であっても良く、ＡｌＧａ
Ａｓではｘ＞０．４５を越えると間接遷移型へ変化する
ためにｚ＜ｘとなる歪層を用いたが、一般的にはｘ＞ｚ
またはｚ＜ｘのいずれであっても良い。
【００３２】更に、本実施例で、ＡｌＧａＡｓのｎ−ク
ラッド層と歪層の組成比を変えたが、ｎ−クラッド層と
歪層の組成を変えることも可能である。
ラッド層と歪層の組成比を変えたが、ｎ−クラッド層と
歪層の組成を変えることも可能である。
【００３３】
【発明の効果】以上説明したように、本発明によれば、
ｎ−クラッド層内に１層以上の歪層を設けることにより
Ｐ型不純物の局在を活性層からより遠ざけることができ
るので、高出力動作時の信頼性を向上させ、再現性良く
作りだすことができる。
ｎ−クラッド層内に１層以上の歪層を設けることにより
Ｐ型不純物の局在を活性層からより遠ざけることができ
るので、高出力動作時の信頼性を向上させ、再現性良く
作りだすことができる。
【図１】実施例による半導体レーザ装置断面図である。
【図２】実施例による半導体レーザ装置製造工程断面図
（Ｉ）である。
（Ｉ）である。
【図３】実施例による半導体レーザ装置製造工程断面図
（II）である。
（II）である。
【図４】従来例による半導体レーザ装置断面図である。
【図５】Ｐ型不純物（Ｚｎ）の濃度分布である。
１ ｎ−ＧａＡｓ基板 ２ バッファｎ−ＧａＡｓ層 ３ バッファＡｌａＧａ1-aＡｓ層 ４ ｎ−クラッド層 ４ａ 第１のｎ−クラッド層 ４ｂ 第２のｎ−クラッド層 ５ 歪層（ＡｌｚＧａ1-zＡｓ） ６ 活性層（ＡｌｙＧａ1-yＡｓ） ７ Ｐ−クラッド層（ＡｌｘＧａ1-xＡｓ） ８ ｎ−ＧａＡｓ層 ９ ２ｎｄＰ−クラッド層（ＡｌｘＧａ1-xＡｓ） １０ キャップ層（Ｐ−ＧａＡｓ） １１ ｎ−電極 １２ Ｐ−電極
Claims (4)
- 【請求項１】 ｎ−クラッド層と活性層とＰ−クラッド
層とを有する半導体レーザ装置であって、 前記ｎ−クラッド層が組成または組成比の異なる１層以
上の歪層をサンドイッチ状に挟んでなることを特徴とす
る半導体レーザ装置。 - 【請求項２】 前記歪層が厚さ２０〜４０ｎｍ、及び前
記活性層との距離１００〜１５０ｎｍを有してなること
を特徴とする請求項１記載の半導体レーザ装置。 - 【請求項３】 ｎ−クラッド層と活性層とＰ−クラッド
層とを有する半導体レーザ装置の製造方法であって、 ｎ型基板上方に前記ｎ−クラッド層として第１のｎ−ク
ラッド層を形成する工程と、 前記第１のｎ−クラッド層と組成または組成比の異なる
１層以上の歪層を形成する工程と、 前記ｎ−クラッド層として第２のｎ−クラッド層を形成
した後、前記活性層とＰ−クラッド層を形成する工程と
を、 含むことを特徴とする半導体レーザ装置の製造方法。 - 【請求項４】 ｎ−クラッド層と活性層とＰ−クラッド
層とを有する半導体レーザ装置の製造方法であって、 Ｐ型基板上方に前記Ｐ−クラッド層と活性層を形成した
後、前記ｎ−クラッド層として第１のｎ−クラッド層を
形成する工程と、 前記第１のｎ−クラッド層と組成または組成比の異なる
１層以上の歪層を形成する工程と、 前記ｎ−クラッド層として第２のｎ−クラッド層を形成
する工程とを、 含むことを特徴とする半導体レーザ装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24187592A JP3297756B2 (ja) | 1992-09-10 | 1992-09-10 | 半導体レーザ装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24187592A JP3297756B2 (ja) | 1992-09-10 | 1992-09-10 | 半導体レーザ装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0697565A true JPH0697565A (ja) | 1994-04-08 |
| JP3297756B2 JP3297756B2 (ja) | 2002-07-02 |
Family
ID=17080836
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24187592A Expired - Fee Related JP3297756B2 (ja) | 1992-09-10 | 1992-09-10 | 半導体レーザ装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3297756B2 (ja) |
-
1992
- 1992-09-10 JP JP24187592A patent/JP3297756B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP3297756B2 (ja) | 2002-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7402843B2 (en) | Group III-V compound semiconductor and group III-V compound semiconductor device using the same | |
| US5488233A (en) | Semiconductor light-emitting device with compound semiconductor layer | |
| US20080089376A1 (en) | Current Confining Structure and Semiconductor Laser | |
| JP2002353568A (ja) | 半導体レーザとそれを用いた光モジュール及び光通信システム | |
| JP3095545B2 (ja) | 面発光型半導体発光装置およびその製造方法 | |
| US5556804A (en) | Method of manufacturing semiconductor laser | |
| US5345463A (en) | Semiconductor laser with improved oscillation wavelength reproducibility | |
| JPH0897507A (ja) | 半導体レーザ | |
| JPH11284280A (ja) | 半導体レーザ装置及びその製造方法ならびにｉｉｉ−ｖ族化合物半導体素子の製造方法 | |
| JP3078004B2 (ja) | 半導体レーザの製造方法 | |
| JP3297756B2 (ja) | 半導体レーザ装置及びその製造方法 | |
| JP2000277856A (ja) | 自励発振型半導体レーザ装置 | |
| JPH05211372A (ja) | 半導体レーザの製造方法 | |
| JP2512223B2 (ja) | 半導体レ―ザおよびその製造方法 | |
| JP2685778B2 (ja) | 半導体レーザ装置 | |
| JP2758597B2 (ja) | 半導体レーザ装置 | |
| JP3143105B2 (ja) | 半導体レーザ素子の製造方法 | |
| JP2002289967A (ja) | 面発光型半導体レーザおよびその製法 | |
| JPH09181398A (ja) | 半導体発光素子 | |
| JPH07283483A (ja) | 半導体レーザ素子の製造方法 | |
| JP2000058908A (ja) | 半導体発光素子 | |
| JPH0766992B2 (ja) | ＡｌＧａＩｎＰ系半導体レーザとその製造方法 | |
| JP2001230490A (ja) | 半導体レーザの製造方法 | |
| JP2855887B2 (ja) | 半導体レーザ及びその製造方法 | |
| JPH11168256A (ja) | 発光素子及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |