JPH0697495A - スーパールミネッセントダイオードおよびその製法 - Google Patents
スーパールミネッセントダイオードおよびその製法Info
- Publication number
- JPH0697495A JPH0697495A JP24466292A JP24466292A JPH0697495A JP H0697495 A JPH0697495 A JP H0697495A JP 24466292 A JP24466292 A JP 24466292A JP 24466292 A JP24466292 A JP 24466292A JP H0697495 A JPH0697495 A JP H0697495A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- current
- stripe
- active layer
- current injection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Led Devices (AREA)
Abstract
(57)【要約】
【目的】 両端面から光出力が取り出せ、オートマチッ
ク・パワー・コントロールが容易であり、かつ製作の再
現性に優れたスーパールミネッセントデバイスを提供す
る。 【構成】 活性層３の上下を、該活性層よりもバンドギ
ャップエネルギが大きくかつ屈折率の小さい上部クラッ
ド層４、７および下部クラッド層２で挾んだ、化合物半
導体からなる電流狭さく型スーパールミネッセントダイ
オードで、後端面に非励起領域をもつ第１電流注入スト
ライプ13ａおよび前端面に非励起領域をもつ第２電流ス
トライプ13ｂを有しており、前記第１および第２電流注
入ストライプは、一方のストライプが他方のストライプ
で発光された光を導波しにくいように同一直線上に配置
されていない。
ク・パワー・コントロールが容易であり、かつ製作の再
現性に優れたスーパールミネッセントデバイスを提供す
る。 【構成】 活性層３の上下を、該活性層よりもバンドギ
ャップエネルギが大きくかつ屈折率の小さい上部クラッ
ド層４、７および下部クラッド層２で挾んだ、化合物半
導体からなる電流狭さく型スーパールミネッセントダイ
オードで、後端面に非励起領域をもつ第１電流注入スト
ライプ13ａおよび前端面に非励起領域をもつ第２電流ス
トライプ13ｂを有しており、前記第１および第２電流注
入ストライプは、一方のストライプが他方のストライプ
で発光された光を導波しにくいように同一直線上に配置
されていない。
Description
【０００１】
【産業上の利用分野】本発明はスーパールミネッセント
ダイオード（以下、ＳＬＤという）およびその製法に関
する。さらに詳しくは、光ファイバジャイロ、光セン
サ、光ディスクなどの光源として有用なインコヒーレン
ト光を、大きな強度と小さな放射角で放射できるＳＬＤ
およびその製法に関する。
ダイオード（以下、ＳＬＤという）およびその製法に関
する。さらに詳しくは、光ファイバジャイロ、光セン
サ、光ディスクなどの光源として有用なインコヒーレン
ト光を、大きな強度と小さな放射角で放射できるＳＬＤ
およびその製法に関する。
【０００２】
【従来の技術】活性層端面から大出力のインコヒーレン
ト光を取り出すＳＬＤでは、ファブリペロ（ＦＰ）モー
ドによるレーザ発振を抑圧することが重要であり、従来
より、以下のようなＳＬＤ素子構造が提案されている。
ト光を取り出すＳＬＤでは、ファブリペロ（ＦＰ）モー
ドによるレーザ発振を抑圧することが重要であり、従来
より、以下のようなＳＬＤ素子構造が提案されている。
【０００３】すなわち、(1) 両端面に無反射コート（Ａ
Ｒ (Anti Refrective)コート）30を形成し、反射率を低
減することによりＦＰモードを抑圧する方法（図５参
照）、(2) 素子の活性層の片側を非励起領域31とし、電
流注入領域で発光した光をこの領域で吸収し、等価的に
端面の反射率を低下させ、ＦＰモードを抑圧する方法
（図６参照）、および(3) 曲り導波路32を用い、電流注
入領域で発光した光を端面で全反射させ、ＦＰモードを
抑圧する方法（図７参照）などが提案されている。な
お、図５〜７で、33は電流注入ストライプ、30は無反射
コート、31は非励起領域である。
Ｒ (Anti Refrective)コート）30を形成し、反射率を低
減することによりＦＰモードを抑圧する方法（図５参
照）、(2) 素子の活性層の片側を非励起領域31とし、電
流注入領域で発光した光をこの領域で吸収し、等価的に
端面の反射率を低下させ、ＦＰモードを抑圧する方法
（図６参照）、および(3) 曲り導波路32を用い、電流注
入領域で発光した光を端面で全反射させ、ＦＰモードを
抑圧する方法（図７参照）などが提案されている。な
お、図５〜７で、33は電流注入ストライプ、30は無反射
コート、31は非励起領域である。
【０００４】
【発明が解決しようとする課題】しかしながら、端面に
ＡＲコートを形成する(1) の方法では、レーザ発振を抑
えるに充分な超低反射率のＡＲコートを再現性よく形成
する必要があるが、製作が困難であるという問題があ
る。
ＡＲコートを形成する(1) の方法では、レーザ発振を抑
えるに充分な超低反射率のＡＲコートを再現性よく形成
する必要があるが、製作が困難であるという問題があ
る。
【０００５】また、素子の活性層の片側を非励起領域と
する(2) の方法および曲り導波路を用いる(3) の方法で
は、光出力取出し端面でない方の端面からは、光出力を
ほとんどうることができず、オートマティック・パワー
・コントロール（ＡＰＣ）が難しいという欠点がある。
また、ＦＰモードを充分に抑圧するためには素子のサイ
ズ（長さ）が大きくなってしまうという問題がある。
する(2) の方法および曲り導波路を用いる(3) の方法で
は、光出力取出し端面でない方の端面からは、光出力を
ほとんどうることができず、オートマティック・パワー
・コントロール（ＡＰＣ）が難しいという欠点がある。
また、ＦＰモードを充分に抑圧するためには素子のサイ
ズ（長さ）が大きくなってしまうという問題がある。
【０００６】本発明は、叙上の事情に鑑み、前記従来技
術の有する欠点が解消されたＳＬＤを提供することを目
的とする。すなわち、本発明の目的は、両端面から光出
力が取り出せ、ＡＰＣが容易であり、かつ製作の再現性
に優れたＳＬＤを提供することおよび量産性に優れたＳ
ＬＤの製法を提供することを目的とする。
術の有する欠点が解消されたＳＬＤを提供することを目
的とする。すなわち、本発明の目的は、両端面から光出
力が取り出せ、ＡＰＣが容易であり、かつ製作の再現性
に優れたＳＬＤを提供することおよび量産性に優れたＳ
ＬＤの製法を提供することを目的とする。
【０００７】
【課題を解決するための手段】本発明のＳＬＤは、活性
層の上下を該活性層よりもバンドギャップエネルギが大
きく、かつ、屈折率の小さい上部クラッド層および下部
クラッド層で挾んだ、化合物半導体からなる電流狭さく
型スーパールミネッセントダイオードであって、後端面
に非励起領域をもつ第１電流注入ストライプおよび前端
面に非励起領域をもつ第２電流ストライプを有してお
り、前記第１および第２電流注入ストライプが、一方の
ストライプが他方のストライプで発光された光を導波し
にくいように同一直線上に配置されていないことを特徴
としている。
層の上下を該活性層よりもバンドギャップエネルギが大
きく、かつ、屈折率の小さい上部クラッド層および下部
クラッド層で挾んだ、化合物半導体からなる電流狭さく
型スーパールミネッセントダイオードであって、後端面
に非励起領域をもつ第１電流注入ストライプおよび前端
面に非励起領域をもつ第２電流ストライプを有してお
り、前記第１および第２電流注入ストライプが、一方の
ストライプが他方のストライプで発光された光を導波し
にくいように同一直線上に配置されていないことを特徴
としている。
【０００８】本発明のＳＬＤの製法は、(a) 半導体基板
上に、該半導体基板と同じ導電型の下部クラッド層、ｎ
型、ｐ型またはアンドープの活性層、前記半導体基板と
反対の導電型の上部第１クラッド層および前記半導体基
板と同じ導電型の電流ブロッキング層を順次積層する工
程、(b) 帯状開口部が千鳥状に配列されたマスクを用い
て、えられたウエハに電流ブロッキング層に達する電流
注入ストライプを形成する工程、(c) 電流注入ストライ
プが形成されたウエハ上に前記半導体基板と反対の導電
型の上部第２クラッド層およびキャップ層を順次積層す
る工程、(d) 半導体基板を所定厚さまで削る工程、(e)
ウエハの上面および下面にオーミック電極を形成する工
程、(f) 隣接する２つの電流注入ストライプの両方を含
むように前記ウエハを劈開してチップ化する工程、およ
び(g) えられたチップの両端面に保護膜または低反射率
コーティング膜を形成する工程からなることを特徴とし
ている。
上に、該半導体基板と同じ導電型の下部クラッド層、ｎ
型、ｐ型またはアンドープの活性層、前記半導体基板と
反対の導電型の上部第１クラッド層および前記半導体基
板と同じ導電型の電流ブロッキング層を順次積層する工
程、(b) 帯状開口部が千鳥状に配列されたマスクを用い
て、えられたウエハに電流ブロッキング層に達する電流
注入ストライプを形成する工程、(c) 電流注入ストライ
プが形成されたウエハ上に前記半導体基板と反対の導電
型の上部第２クラッド層およびキャップ層を順次積層す
る工程、(d) 半導体基板を所定厚さまで削る工程、(e)
ウエハの上面および下面にオーミック電極を形成する工
程、(f) 隣接する２つの電流注入ストライプの両方を含
むように前記ウエハを劈開してチップ化する工程、およ
び(g) えられたチップの両端面に保護膜または低反射率
コーティング膜を形成する工程からなることを特徴とし
ている。
【０００９】
【作用】本発明のＳＬＤにおいては、第１および第２の
電流注入ストライプが導波路として互いに独立してお
り、光出力取出しでない方の端面は非励起領域となって
いる。このためＦＰモードを充分に抑圧することがで
き、なおかつ前端面および後端面のそれぞれからインコ
ヒーレント光を発光させることができる。
電流注入ストライプが導波路として互いに独立してお
り、光出力取出しでない方の端面は非励起領域となって
いる。このためＦＰモードを充分に抑圧することがで
き、なおかつ前端面および後端面のそれぞれからインコ
ヒーレント光を発光させることができる。
【００１０】また、本発明のＳＬＤの製法では、帯状開
口部が千鳥状に配列されたマスクを用いて電流注入部を
形成し、チップ化に際し、隣接する２つの電流注入部の
一方の後部と他方の前部を含むように劈開しているの
で、劈開の位置精度がそれほど要求されない。
口部が千鳥状に配列されたマスクを用いて電流注入部を
形成し、チップ化に際し、隣接する２つの電流注入部の
一方の後部と他方の前部を含むように劈開しているの
で、劈開の位置精度がそれほど要求されない。
【００１１】
【実施例】つぎに添付図面を参照しつつ本発明のＳＬＤ
を詳細に説明する。図１は本発明のＳＬＤの一実施例の
説明図である。
を詳細に説明する。図１は本発明のＳＬＤの一実施例の
説明図である。
【００１２】図１において、１はｎ−ＧａＡｓからなる
半導体基板であり、該半導体基板１上にはｎ−Ａｌ0.6
Ｇａ0.4 Ａｓからなる厚さ1.0 〜3.0 μｍ程度の下部ク
ラッド層２、アンドープＡｌ0.05Ｇａ0.95Ａｓからなる
厚さ0.04〜0.2 μｍ程度の活性層３、およびｐ−Ａｌ
0.6 Ｇａ0.4 Ａｓからなる厚さ0.2 〜0.5 μｍ程度の上
部第１クラッド層４が形成されている。そして、該上部
第１クラッド層４上には、さらに、ｎ−ＧａＡｓからな
る厚さ0.2 〜1.0 μｍ程度の電流ブロッキング層５、ｎ
−Ａｌ0.15Ｇａ0.85Ａｓからなる厚さ0.04〜0.2 μｍ程
度の蒸発防止層６、ｐ−Ａｌ0.6 Ｇａ0.4 Ａｓからなる
厚さ1.0 〜3.0 μｍ程度の上部第２クラッド層７、およ
びｐ+ −ＧａＡｓからなる厚さ0.3 〜5.0 μｍ程度のキ
ャップ層８が形成されている。そして、活性層３は該活
性層よりバンドギャップエネルギが大きく、かつ、屈折
率の小さい上部第１クラッド層４および下部クラッド層
２で挟まれ、電流狭さく型ＳＬＤを構成している。この
電流ブロッキング層と活性層との距離は電流注入部の真
下に有効に電流を供給し、無効電流を少なくするため、
0.2 〜0.5 μｍ程度に形成され、電流ブロッキング層５
と活性層３とのあいだの上部クラッド層である上部第１
クラッド層４の比抵抗が0.01〜0.5 Ω・cmとされるのが
好ましい。
半導体基板であり、該半導体基板１上にはｎ−Ａｌ0.6
Ｇａ0.4 Ａｓからなる厚さ1.0 〜3.0 μｍ程度の下部ク
ラッド層２、アンドープＡｌ0.05Ｇａ0.95Ａｓからなる
厚さ0.04〜0.2 μｍ程度の活性層３、およびｐ−Ａｌ
0.6 Ｇａ0.4 Ａｓからなる厚さ0.2 〜0.5 μｍ程度の上
部第１クラッド層４が形成されている。そして、該上部
第１クラッド層４上には、さらに、ｎ−ＧａＡｓからな
る厚さ0.2 〜1.0 μｍ程度の電流ブロッキング層５、ｎ
−Ａｌ0.15Ｇａ0.85Ａｓからなる厚さ0.04〜0.2 μｍ程
度の蒸発防止層６、ｐ−Ａｌ0.6 Ｇａ0.4 Ａｓからなる
厚さ1.0 〜3.0 μｍ程度の上部第２クラッド層７、およ
びｐ+ −ＧａＡｓからなる厚さ0.3 〜5.0 μｍ程度のキ
ャップ層８が形成されている。そして、活性層３は該活
性層よりバンドギャップエネルギが大きく、かつ、屈折
率の小さい上部第１クラッド層４および下部クラッド層
２で挟まれ、電流狭さく型ＳＬＤを構成している。この
電流ブロッキング層と活性層との距離は電流注入部の真
下に有効に電流を供給し、無効電流を少なくするため、
0.2 〜0.5 μｍ程度に形成され、電流ブロッキング層５
と活性層３とのあいだの上部クラッド層である上部第１
クラッド層４の比抵抗が0.01〜0.5 Ω・cmとされるのが
好ましい。
【００１３】電流ブロッキング層５には、電流注入領域
を形成する電流注入ストライプ13ａ、13ｂが形成され、
この電流注入ストライプ13ａ、13ｂは基板表面の段差に
現われているように、または図４に平面図が示されるよ
うに、同一直線上にはなく、ずれた位置に配置され、か
つ、一端側がＳＬＤチップの両端にそれぞれ露出するよ
うに形成されている。その結果、おのおののストライプ
の下で発光した光が導波しにくいようになっている。こ
の２つの電流注入ストライプ13ａ、13ｂはそれぞれ同じ
長さになるように形成され、どちらの端面からの発光で
も利用できるようにすることもでき、一方だけを長くし
て他方は短かく形成することもできる。前者のばあいは
両方向に発光するので、ＳＬＤの向きを気にすることな
く使用勝手がよいという利点があり、後者のばあいは大
きい光出力を必要とするときに使用できる。いずれのば
あいにおいても電流注入ストライプがＳＬＤの両端面に
露出しているため、後端面からの光をモニタ光として使
用するときに小型で便利である。また、半導体ウエハか
ら各チップに劈開するとき、図３に破線で示すように、
ストライプの途中で劈開することができ、ストライプの
端面と劈開面とを位置合わせする必要がなく、製造が容
易でかつ安定した性能のものがえられる。さらに、一直
線上に電流注入領域が形成されていないため、長い電流
注入領域を形成してもＳＬＤ素子を小型化できる。具体
例としては、たとえば250 μｍ×250μｍの大きさのチ
ップで電流注入ストライプ13ａ、13ｂの長さはそれぞれ
125 μｍで幅は６μｍ、両ストライプの間隔は１μｍで
形成した。
を形成する電流注入ストライプ13ａ、13ｂが形成され、
この電流注入ストライプ13ａ、13ｂは基板表面の段差に
現われているように、または図４に平面図が示されるよ
うに、同一直線上にはなく、ずれた位置に配置され、か
つ、一端側がＳＬＤチップの両端にそれぞれ露出するよ
うに形成されている。その結果、おのおののストライプ
の下で発光した光が導波しにくいようになっている。こ
の２つの電流注入ストライプ13ａ、13ｂはそれぞれ同じ
長さになるように形成され、どちらの端面からの発光で
も利用できるようにすることもでき、一方だけを長くし
て他方は短かく形成することもできる。前者のばあいは
両方向に発光するので、ＳＬＤの向きを気にすることな
く使用勝手がよいという利点があり、後者のばあいは大
きい光出力を必要とするときに使用できる。いずれのば
あいにおいても電流注入ストライプがＳＬＤの両端面に
露出しているため、後端面からの光をモニタ光として使
用するときに小型で便利である。また、半導体ウエハか
ら各チップに劈開するとき、図３に破線で示すように、
ストライプの途中で劈開することができ、ストライプの
端面と劈開面とを位置合わせする必要がなく、製造が容
易でかつ安定した性能のものがえられる。さらに、一直
線上に電流注入領域が形成されていないため、長い電流
注入領域を形成してもＳＬＤ素子を小型化できる。具体
例としては、たとえば250 μｍ×250μｍの大きさのチ
ップで電流注入ストライプ13ａ、13ｂの長さはそれぞれ
125 μｍで幅は６μｍ、両ストライプの間隔は１μｍで
形成した。
【００１４】半導体基板１の裏面およびキャップ層８の
表面それぞれにＡｕＧｅＮｉ／ＡｕおよびＴｉ／Ａｕな
どからなるオーミック電極９および10がそれぞれ設けら
れている。また、図１における前端面および後端面には
Ａｌ2 Ｏ3 膜をλ／４の厚さに形成したり、さらにａ−
Ｓｉ膜などを多層化して低反射率コーティング膜11、12
がそれぞれ設けられている。この低反射率コーティング
膜を形成することにより、反射率を30％から４％位に低
下でき、さらに多層化することにより１％以下に低下で
きる。
表面それぞれにＡｕＧｅＮｉ／ＡｕおよびＴｉ／Ａｕな
どからなるオーミック電極９および10がそれぞれ設けら
れている。また、図１における前端面および後端面には
Ａｌ2 Ｏ3 膜をλ／４の厚さに形成したり、さらにａ−
Ｓｉ膜などを多層化して低反射率コーティング膜11、12
がそれぞれ設けられている。この低反射率コーティング
膜を形成することにより、反射率を30％から４％位に低
下でき、さらに多層化することにより１％以下に低下で
きる。
【００１５】前記電流ブロッキング層５は、前記電流注
入ストライプ13ａ、13ｂを除いて、上部クラッド層中に
設けられ、電流注入ストライプの下の活性層のみで発光
させている。この電流ブロッキング層５は、前記半導体
基板１と同じ導電型であり、バンドギャップエネルギが
前記活性層３と等しいかまたは活性層３よりも小さく、
かつ、屈折率が同じく活性層３と等しいかまたは活性層
３よりも大きい。このため、電流注入ストライプ13ａ、
13ｂの下の活性層３で発光して端面と反対方向に進んだ
光は反射することなく、容易に電流ブロッキング層５に
入り込む。その結果、前記活性層３から端面と反対方向
に進んだ光は有効に吸収される。
入ストライプ13ａ、13ｂを除いて、上部クラッド層中に
設けられ、電流注入ストライプの下の活性層のみで発光
させている。この電流ブロッキング層５は、前記半導体
基板１と同じ導電型であり、バンドギャップエネルギが
前記活性層３と等しいかまたは活性層３よりも小さく、
かつ、屈折率が同じく活性層３と等しいかまたは活性層
３よりも大きい。このため、電流注入ストライプ13ａ、
13ｂの下の活性層３で発光して端面と反対方向に進んだ
光は反射することなく、容易に電流ブロッキング層５に
入り込む。その結果、前記活性層３から端面と反対方向
に進んだ光は有効に吸収される。
【００１６】つぎに、本発明のＳＬＤの製法について、
ＭＢＥ法で作製するばあいを例にとって図２に基づき説
明する。
ＭＢＥ法で作製するばあいを例にとって図２に基づき説
明する。
【００１７】まず、ｎ−ＧａＡｓからなる半導体基板１
の表面に厚さ1.5 μｍのｎ−Ａｌ0.6 Ｇａ0.4 Ａｓから
なる下部クラッド層２、厚さ0.08μｍのアンドープＡｌ
0.05Ｇａ0.95Ａｓからなる活性層３、厚さ0.4 μｍのｐ
−Ａｌ0.6 Ｇａ0.4 Ａｓからなる上部第１クラッド層
４、厚さ0.3 μｍのｎ−ＧａＡｓからなる電流ブロッキ
ング層５、厚さ0.07μｍのｎ−Ａｌ0.15Ｇａ0.85Ａｓか
らなる蒸発防止層６、および厚さ0.04μｍのアンドープ
ＧａＡｓからなる表面保護層21を順次積層する（図２の
(a) 参照）。
の表面に厚さ1.5 μｍのｎ−Ａｌ0.6 Ｇａ0.4 Ａｓから
なる下部クラッド層２、厚さ0.08μｍのアンドープＡｌ
0.05Ｇａ0.95Ａｓからなる活性層３、厚さ0.4 μｍのｐ
−Ａｌ0.6 Ｇａ0.4 Ａｓからなる上部第１クラッド層
４、厚さ0.3 μｍのｎ−ＧａＡｓからなる電流ブロッキ
ング層５、厚さ0.07μｍのｎ−Ａｌ0.15Ｇａ0.85Ａｓか
らなる蒸発防止層６、および厚さ0.04μｍのアンドープ
ＧａＡｓからなる表面保護層21を順次積層する（図２の
(a) 参照）。
【００１８】本発明では電流ブロッキング層５のバンド
ギャップエネルギが活性層３のバンドギャップエネルギ
と等しいかまたはそれより小さく、かつ、電流ブロッキ
ング層５の屈折率が活性層３の屈折率と等しいかそれよ
りも大きくなるように形成されている。電流ブロッキン
グ層５や活性層３にＡｌx Ｇａ1-x Ａｓを使用すると、
ｘが小さいときバンドギャップエネルギは小さく、屈折
率は大きく、ｘが大きくなるとバンドギャップエネルギ
は大きくなり、屈折率は小さくなる。したがって電流ブ
ロッキング層に活性層よりｘの小さい組成を使用するこ
とにより、前述の関係がえられる。
ギャップエネルギが活性層３のバンドギャップエネルギ
と等しいかまたはそれより小さく、かつ、電流ブロッキ
ング層５の屈折率が活性層３の屈折率と等しいかそれよ
りも大きくなるように形成されている。電流ブロッキン
グ層５や活性層３にＡｌx Ｇａ1-x Ａｓを使用すると、
ｘが小さいときバンドギャップエネルギは小さく、屈折
率は大きく、ｘが大きくなるとバンドギャップエネルギ
は大きくなり、屈折率は小さくなる。したがって電流ブ
ロッキング層に活性層よりｘの小さい組成を使用するこ
とにより、前述の関係がえられる。
【００１９】つぎに、図３に示されるような、帯状開口
部が千鳥状に配列されたマスクを用い、前述した第１回
結晶成長工程で積層したウエハに電流ブロッキング層５
に達する電流注入ストライプ溝（幅約６μｍ）をケミカ
ルエッチングにより形成する（図２の(b) 参照）。その
際、Ａｌを含むクラッド層が空気中で酸化されるのを防
止し、後述の蒸発速度の差を利用して蒸発により除去す
るため電流ブロッキング層５のうち下部の 0.1μｍ程度
を残すようにする。
部が千鳥状に配列されたマスクを用い、前述した第１回
結晶成長工程で積層したウエハに電流ブロッキング層５
に達する電流注入ストライプ溝（幅約６μｍ）をケミカ
ルエッチングにより形成する（図２の(b) 参照）。その
際、Ａｌを含むクラッド層が空気中で酸化されるのを防
止し、後述の蒸発速度の差を利用して蒸発により除去す
るため電流ブロッキング層５のうち下部の 0.1μｍ程度
を残すようにする。
【００２０】つぎに、前記ウエハを再びＭＢＥ装置内に
入れ、ＧａＡｓとＡｌＧａＡｓとの蒸発速度の差を利用
し、ＧａＡｓだけを選択的に蒸発させる（図２の(c) 参
照）。この熱エッチング工程の温度は約 760℃で処理時
間は約10分である。そしてＧａＡｓの蒸発速度は 760℃
で 1.2μｍ／ｈであるのに対し、Ａｌ0.15Ｇａ0.85Ａｓ
の蒸発速度は 760℃で0.01μｍ／ｈ以下であるので、Ｇ
ａＡｓのみ選択的に蒸発する。この工程により、表面が
酸化されていないきれいなクラッド層が現われる。
入れ、ＧａＡｓとＡｌＧａＡｓとの蒸発速度の差を利用
し、ＧａＡｓだけを選択的に蒸発させる（図２の(c) 参
照）。この熱エッチング工程の温度は約 760℃で処理時
間は約10分である。そしてＧａＡｓの蒸発速度は 760℃
で 1.2μｍ／ｈであるのに対し、Ａｌ0.15Ｇａ0.85Ａｓ
の蒸発速度は 760℃で0.01μｍ／ｈ以下であるので、Ｇ
ａＡｓのみ選択的に蒸発する。この工程により、表面が
酸化されていないきれいなクラッド層が現われる。
【００２１】ついでウエハ温度を 580℃まで下げ、第２
回の結晶成長工程により、厚さ 1.2μｍのｐ−Ａｌ0.6
Ｇａ0.4 Ａｓからなる上部第２クラッド層７および厚さ
1.2μｍのｐ+ −ＧａＡｓからなるキャップ層８を前記
ウエハ上に積層する（図２の(d) 参照）。
回の結晶成長工程により、厚さ 1.2μｍのｐ−Ａｌ0.6
Ｇａ0.4 Ａｓからなる上部第２クラッド層７および厚さ
1.2μｍのｐ+ −ＧａＡｓからなるキャップ層８を前記
ウエハ上に積層する（図２の(d) 参照）。
【００２２】以上のように、１回のマスク工程と２回の
エピ工程だけでウエハ製造工程が終了する。このように
して製造されたウエハについてラッピングでｎ−ＧａＡ
ｓ基板１を削り、厚さ60μｍ程度にする。そののち、ウ
エハの下面および上面にそれぞれＡｕＧｅＮｉ／Ａｕお
よびＴｉ／Ａｕなどを蒸着させて、オーミック電極９、
10を形成する。さらに、劈開でチップ化を行い、えられ
たチップの両端面にスパッタ法でＡｌ2 Ｏ3 、ａ−Ｓｉ
からなる低反射率コーティング膜11、12を形成する。な
お、チップ化に際しては、前述した帯状開口部が千鳥状
に配列されたマスクを用いて形成した電流注入ストライ
プのうち、隣接する２つの電流注入ストライプの一方の
後ろ半分と他方の前半分を含むように劈開している。こ
のため、劈開の位置精度がそれほど要求されず、量産性
に優れている。
エピ工程だけでウエハ製造工程が終了する。このように
して製造されたウエハについてラッピングでｎ−ＧａＡ
ｓ基板１を削り、厚さ60μｍ程度にする。そののち、ウ
エハの下面および上面にそれぞれＡｕＧｅＮｉ／Ａｕお
よびＴｉ／Ａｕなどを蒸着させて、オーミック電極９、
10を形成する。さらに、劈開でチップ化を行い、えられ
たチップの両端面にスパッタ法でＡｌ2 Ｏ3 、ａ−Ｓｉ
からなる低反射率コーティング膜11、12を形成する。な
お、チップ化に際しては、前述した帯状開口部が千鳥状
に配列されたマスクを用いて形成した電流注入ストライ
プのうち、隣接する２つの電流注入ストライプの一方の
後ろ半分と他方の前半分を含むように劈開している。こ
のため、劈開の位置精度がそれほど要求されず、量産性
に優れている。
【００２３】なお、前述した実施例では、結晶を成長さ
せる方法としてＭＢＥ法を用いているが、ＭＢＥ法以外
にＭＯＶＰＥ法（有機金属気相成長法）、ＭＯＭＢＥ法
（有機金属分子線成長法）などを用いることもできる。
せる方法としてＭＢＥ法を用いているが、ＭＢＥ法以外
にＭＯＶＰＥ法（有機金属気相成長法）、ＭＯＭＢＥ法
（有機金属分子線成長法）などを用いることもできる。
【００２４】また、基板としてｎ型ＧａＡｓを用いた
が、ｐ型でもよく、基板材料も他にＩｎＰやＺｎＳｅな
どを用いてもよい。さらに、成長させる膜は、ＡｌＧａ
Ａｓ系以外にＡｌＧａＩｎＰ系、ＩｎＧａＡｓＰ系、Ｚ
ｎＣｄＳＳｅ系などでもよい。さらに、Ａｌx Ｇａ1-x
ＡｓでＡｌとＧａの割合を特定値の例で説明したが、そ
の値に限らず、クラッド層では0.3 ≦ｘ≦0.8 の範囲
で、活性層では0.0 ≦ｘ≦0.3 の範囲で、電流ブロッキ
ング層では0.0 ≦ｘ≦0.3 の範囲で特性に応じて自由に
選定できる。
が、ｐ型でもよく、基板材料も他にＩｎＰやＺｎＳｅな
どを用いてもよい。さらに、成長させる膜は、ＡｌＧａ
Ａｓ系以外にＡｌＧａＩｎＰ系、ＩｎＧａＡｓＰ系、Ｚ
ｎＣｄＳＳｅ系などでもよい。さらに、Ａｌx Ｇａ1-x
ＡｓでＡｌとＧａの割合を特定値の例で説明したが、そ
の値に限らず、クラッド層では0.3 ≦ｘ≦0.8 の範囲
で、活性層では0.0 ≦ｘ≦0.3 の範囲で、電流ブロッキ
ング層では0.0 ≦ｘ≦0.3 の範囲で特性に応じて自由に
選定できる。
【００２５】さらに、活性層をアンドープの例で説明し
たが、ｐ型やｎ型でもよい。また、ストライプもストラ
イプ溝以外の構成でもよい。
たが、ｐ型やｎ型でもよい。また、ストライプもストラ
イプ溝以外の構成でもよい。
【００２６】また、前記実施例では、熱エッチングで電
流ブロッキング層のエッチングを完全に行ったが、熱エ
ッチング工程を行わないばあいは、蒸発防止層６や表面
保護層21は不要である。
流ブロッキング層のエッチングを完全に行ったが、熱エ
ッチング工程を行わないばあいは、蒸発防止層６や表面
保護層21は不要である。
【００２７】なお、光出力の強さについて、前後の比率
を変えたいばあいは、劈開の位置を変更すればよい。
を変えたいばあいは、劈開の位置を変更すればよい。
【００２８】
【発明の効果】以上説明したとおり、本発明のＳＬＤに
おいては、第１電流ストライプと第２電流注入ストライ
プは導波路として互いに独立しており、光出力取り出し
でない端面は非励起領域となっている。このため、ＦＰ
モードを充分に抑圧することができ、なおかつ、素子の
後端面からＡＰＣ動作に必要な光を発光させることがで
きる。
おいては、第１電流ストライプと第２電流注入ストライ
プは導波路として互いに独立しており、光出力取り出し
でない端面は非励起領域となっている。このため、ＦＰ
モードを充分に抑圧することができ、なおかつ、素子の
後端面からＡＰＣ動作に必要な光を発光させることがで
きる。
【００２９】また、本発明の製法では、帯状開口部が千
鳥状に配列されたマスクを用いて電流注入ストライプを
形成し、隣接する電流注入ストライプの前部と後部を含
むように劈開してチップをえているため、劈開の位置精
度がそれほど要求されず、量産性がよい。また、チップ
を自動機で組み立てるときにチップの向きを気にしなく
てよいので組立作業が容易になる。さらに電流注入領域
と光吸収機能をもつ非励起領域をマスク１回の工程だけ
で作製することができ、その他の工程は変わらないので
製造が容易である。
鳥状に配列されたマスクを用いて電流注入ストライプを
形成し、隣接する電流注入ストライプの前部と後部を含
むように劈開してチップをえているため、劈開の位置精
度がそれほど要求されず、量産性がよい。また、チップ
を自動機で組み立てるときにチップの向きを気にしなく
てよいので組立作業が容易になる。さらに電流注入領域
と光吸収機能をもつ非励起領域をマスク１回の工程だけ
で作製することができ、その他の工程は変わらないので
製造が容易である。
【図１】本発明のＳＬＤの一実施例の説明図である。
【図２】本発明のＳＬＤの一実施例の製造工程説明図で
ある。
ある。
【図３】本発明のＳＬＤの製造に用いられるマスクの部
分平面図である。
分平面図である。
【図４】本発明のＳＬＤの電流注入ストライプをを示す
平面説明図である。
平面説明図である。
【図５】従来のＳＬＤの断面説明図である。
【図６】従来のＳＬＤの断面説明図である。
【図７】従来のＳＬＤの断面説明図である。
１ 半導体基板 ２ 下部クラッド層 ３ 活性層 ４ 上部第１クラッド層 ５ 電流ブロッキング層 ７ 上部第２クラッド層 11、12 低反射率コーティング膜 13ａ、13ｂ 電流注入ストライプ
Claims (3)
- 【請求項１】 活性層の上下を該活性層よりもバンドギ
ャップエネルギが大きく、かつ、屈折率の小さい上部ク
ラッド層および下部クラッド層で挾んだ、化合物半導体
からなる電流狭さく型スーパールミネッセントダイオー
ドであって、後端面に非励起領域をもつ第１電流注入ス
トライプおよび前端面に非励起領域をもつ第２電流スト
ライプを有しており、 前記第１および第２電流注入ストライプが、一方のスト
ライプが他方のストライプで発光された光を導波しにく
いように同一直線上に配置されていないことを特徴とす
るスーパールミネッセントダイオード。 - 【請求項２】 バンドギャップエネルギが前記活性層と
等しいかまたは前記活性層よりも小さく、かつ、屈折率
が前記活性層と等しいかまたは前記活性層よりも大きい
吸収層が、前記非励起領域において、前記活性層に近接
して設けられてなる請求項１記載のスーパールミネッセ
ントダイオード。 - 【請求項３】 (a) 半導体基板上に、該半導体基板と同
じ導電型の下部クラッド層、ｎ型、ｐ型またはアンドー
プの活性層、前記半導体基板と反対の導電型の上部第１
クラッド層および前記基板と同じ導電型の電流ブロッキ
ング層を順次積層する工程、 (b) 帯状開口部が千鳥状に配列されたマスクを用いて、
えられたウエハに電流ブロッキング層に達する電流注入
ストライプを形成する工程、 (c) 電流注入ストライプが形成されたウエハ上に前記半
導体基板と反対の導電型の上部第２クラッド層およびキ
ャップ層を順次積層する工程、 (d) 半導体基板を所定厚さまで削る工程、 (e) ウエハの上面および下面にオーミック電極を形成す
る工程、 (f) 隣接する２つの電流注入ストライプの両方を含むよ
うに前記ウエハを劈開してチップ化する工程、および (g) えられたチップの両端面に保護膜または低反射率コ
ーティング膜を形成する工程からなることを特徴とする
スーパールミネッセントダイオードの製法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24466292A JP2726601B2 (ja) | 1992-09-14 | 1992-09-14 | スーパールミネッセントダイオードおよびその製法 |
| US08/394,034 US5574304A (en) | 1992-09-14 | 1995-02-24 | Superluminescent diode with offset current injection regions |
| US08/671,366 US5981978A (en) | 1992-09-14 | 1996-06-27 | Superluminescent diode and method for manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24466292A JP2726601B2 (ja) | 1992-09-14 | 1992-09-14 | スーパールミネッセントダイオードおよびその製法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0697495A true JPH0697495A (ja) | 1994-04-08 |
| JP2726601B2 JP2726601B2 (ja) | 1998-03-11 |
Family
ID=17122090
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24466292A Expired - Lifetime JP2726601B2 (ja) | 1992-09-14 | 1992-09-14 | スーパールミネッセントダイオードおよびその製法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2726601B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8934513B2 (en) | 1994-09-14 | 2015-01-13 | Rohm Co., Ltd. | Semiconductor light emitting device and manufacturing method therefor |
-
1992
- 1992-09-14 JP JP24466292A patent/JP2726601B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8934513B2 (en) | 1994-09-14 | 2015-01-13 | Rohm Co., Ltd. | Semiconductor light emitting device and manufacturing method therefor |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2726601B2 (ja) | 1998-03-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04229689A (ja) | 発光半導体ダイオード及びその製造方法 | |
| KR100651705B1 (ko) | 반도체 레이저 장치 및 이것을 이용한 광 픽업 장치 | |
| US4366568A (en) | Semiconductor laser | |
| US5574304A (en) | Superluminescent diode with offset current injection regions | |
| US20060166386A1 (en) | Optical semiconductor device and its manufacturing method | |
| US4759025A (en) | Window structure semiconductor laser | |
| US5379314A (en) | Semiconductor laser and method of manufacturing semiconductor laser | |
| JP2726601B2 (ja) | スーパールミネッセントダイオードおよびその製法 | |
| US5805628A (en) | Semiconductor laser | |
| JP2769409B2 (ja) | スーパールミネッセントダイオードおよびその製法 | |
| JPH0728102B2 (ja) | 半導体レーザおよびその製造方法 | |
| JP2784298B2 (ja) | スーパールミネッセントダイオードおよびその製法 | |
| US5113405A (en) | Semiconductor diode laser having a stepped effective refractive index | |
| JPS6355877B2 (ja) | ||
| JP2769408B2 (ja) | スーパールミネッセントダイオード | |
| JP3208860B2 (ja) | 半導体レーザ装置 | |
| JPH04209583A (ja) | 周期利得型半導体レーザ素子 | |
| US5357124A (en) | Superluminescent diode with stripe shaped doped region | |
| JP2973215B2 (ja) | 半導体レーザ装置 | |
| JP3795931B2 (ja) | 半導体発光素子 | |
| JPH0277174A (ja) | 端面放射型発光ダイオード | |
| JP3145234B2 (ja) | スーパールミネッセントダイオード素子の製造方法 | |
| JPH07312462A (ja) | 面発光レーザダイオードの製造方法，及び面発光レーザダイオード | |
| JP3400843B2 (ja) | 半導体発光素子およびその製造方法 | |
| JP2500588B2 (ja) | 半導体レ―ザおよびその製造方法 |