JPH0697254B2 - Circuit board inspection method - Google Patents

Circuit board inspection method

Info

Publication number
JPH0697254B2
JPH0697254B2 JP62316875A JP31687587A JPH0697254B2 JP H0697254 B2 JPH0697254 B2 JP H0697254B2 JP 62316875 A JP62316875 A JP 62316875A JP 31687587 A JP31687587 A JP 31687587A JP H0697254 B2 JPH0697254 B2 JP H0697254B2
Authority
JP
Japan
Prior art keywords
signal
circuit board
measurement
probe
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP62316875A
Other languages
Japanese (ja)
Other versions
JPH01156681A (en
Inventor
秀明 南
英彰 若松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hioki EE Corp
Original Assignee
Hioki EE Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hioki EE Corp filed Critical Hioki EE Corp
Priority to JP62316875A priority Critical patent/JPH0697254B2/en
Publication of JPH01156681A publication Critical patent/JPH01156681A/en
Publication of JPH0697254B2 publication Critical patent/JPH0697254B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は回路基板の検査方法に関し、さらに詳しく言
えば、インサーキットテスタにおける新規な検査方法に
関するものである。
TECHNICAL FIELD The present invention relates to a circuit board inspection method, and more particularly to a novel inspection method for an in-circuit tester.

〔従来例〕[Conventional example]

インサーキットテスタによる回路基板の検査において
は、フィクスチャーと呼ばれる基板固定装置が用いられ
る。このフィクスチャーには被検査回路基板の測定ポイ
ントに対応するプローブが多数植設されており、同プロ
ーブを介して測定信号を与えるとともに、その応答信号
を検出し、例えば良品基板から予め吸収した良品データ
とその検出信号とを比較することにより、回路基板の良
否を判別するようにしている。すなわち基本的には、特
定のプローブを測定信号源に接続し、それに対応する所
定のプローブから検出信号を得るということになるが、
これにはいくつかの方法がある。
In the inspection of the circuit board by the in-circuit tester, a board fixing device called a fixture is used. Many probes corresponding to the measurement points of the circuit board to be inspected are implanted in this fixture, and while the measurement signal is given through the probe, the response signal is detected and, for example, a non-defective product pre-absorbed from a non-defective board. By comparing the data with the detection signal, the quality of the circuit board is determined. That is, basically, a specific probe is connected to a measurement signal source, and a detection signal is obtained from a predetermined probe corresponding to it.
There are several ways to do this.

総当り方式:これは各プローブ間をすべてテストする
もので、第2図に示されているような例えば4つの抵抗
R1〜R4の回路網をテストする場合には、A−B,A−C,A−
D,B−C,B−D,C−Dの各テストステップを踏むことにな
る。
Brute force method: This tests all between each probe, for example 4 resistors as shown in FIG.
When testing the network of R1 to R4, AB, AC, AC
Each test step of D, B-C, B-D, and C-D will be taken.

ショートグループ、オープングループによるテスト:
良品基板より良品データを吸収する際、特定のプローブ
に対してある一定レベル以下のプローブのグループ(シ
ョートグループ)をつくり、検査時にそのグループ内の
プローブがある一定レベル以下で、かつ、他のグループ
との間ではオープンである時に良品と判断する。
Short and open group tests:
When absorbing good product data from a good board, create a group of probes below a certain level (short group) for a specific probe, and at the time of inspection, the probes within that group are below a certain level and other groups When it is open between and, it is judged as a good product.

ピン間テスト:特にL,C,Rなど単品が存在する場合、
そのプローブピン間を測定する。第2図の例について言
えば、A−B,B−C,C−D,D−A間のテストを行う。
Pin-to-pin test: Especially when there are single items such as L, C, R,
Measure between the probe pins. As for the example of FIG. 2, the test between AB, BC, CD, DA is performed.

〔発明が解決しようとする問題点〕[Problems to be solved by the invention]

上記の総当り方式はプログラム的には比較的単純であ
るが、測定ポイントが多くなると測定ステップが大幅に
増大し、高速性に欠ける。これに対し、のショート、
オープンはある程度高速ではあるが、不良と判定された
場合、その不良部品の存在が掴み難くリペアを行う上で
不便である。その点のピン間テストによれば、精度が
よく不良部品の位置を適確に掴むことができ、リペアを
行う上で便利ではあるが、プログラムが複雑でその設計
にかなりの手間がかかる。その場合なによりもまず問題
なのは、プログラム作成者が測定方法はもとより被測定
対象である部品の性質、特性等を知っていることが前提
であり、このような総合的な知識がなければプログラム
をつくることができないということである。
The above-mentioned brute force method is relatively simple in terms of program, but the number of measurement points increases as the number of measurement points increases, resulting in a lack of high speed. On the other hand, a short of
Opening is fast to some extent, but if it is determined to be defective, the existence of the defective component is difficult to grasp and it is inconvenient for repair. According to the pin-to-pin test at that point, the position of the defective part can be accurately grasped and it is convenient for repair, but the program is complicated and the design takes a lot of time and effort. In that case, the first problem is that the program creator knows not only the measurement method but also the properties and characteristics of the part to be measured. It means that it cannot be created.

この発明は上記した従来の事情に鑑みなされたもので、
その目的は、複雑なプログラム設計が不要であり、しか
も多数の測定ポイントを高速に検査することができるよ
うにした回路基板検査方法を提供することにある。
The present invention has been made in view of the above conventional circumstances,
An object of the invention is to provide a circuit board inspection method which does not require complicated program design and can inspect a large number of measurement points at high speed.

〔問題点を解決するための手段〕[Means for solving problems]

上記した目的を達成するため、この発明においては、被
測定回路基板の測定ポイントに接触する複数(N本)の
プローブと、該プローブを介して被検査回路基板に測定
信号を供給する測定信号源およびその被検査回路基板側
から出力される応答信号を同じくプローブを介して検出
する信号検出部と、上記プローブを上記測定信号源もし
くは信号検出部のいずれかに接続する切替え手段とを含
み、上記信号検出部から出力される検出信号を予定され
た基準信号と比較することにより、上記被検査回路基板
の良否を判定する回路基板検査方法において、上記プロ
ーブの内、N−1本を上記測定信号源に接続するととも
に、残りの1本を上記信号検出部に接続し、これを各プ
ローブについて行うことにより各測定ポイントのインピ
ーダンスを測定し、該インピーダンスの値をもって良否
を判定することを特徴としている。
In order to achieve the above-mentioned object, in the present invention, a plurality of (N) probes that come into contact with a measurement point of a circuit board to be measured, and a measurement signal source that supplies a measurement signal to the circuit board to be inspected via the probes And a signal detecting section for detecting a response signal output from the circuit board side to be inspected through the probe, and switching means for connecting the probe to either the measurement signal source or the signal detecting section. In the circuit board inspection method for determining the quality of the circuit board to be inspected by comparing the detection signal output from the signal detection unit with a predetermined reference signal, N-1 of the probes are used as the measurement signals. The impedance of each measurement point is measured by connecting it to the source and connecting the remaining one to the above-mentioned signal detection part and doing this for each probe. It is characterized by determining the quality with the value of the impedance.

〔作用〕[Action]

検査に先立って、良品基板から判定基準となる良品デー
タ(基準データ)の取込みが行われる。このデータ取込
み作業は、上記の如くプローブを切替えることにより、
各測定ポイントの個々についてそのインピーダンスが測
定され、その値はメモリに記憶される。このようにし
て、好ましくは複数の良品基板からデータを吸収し、そ
れを平均化して判定基準となる良品データが決められ
る。
Prior to the inspection, non-defective product data (reference data) serving as a determination reference is taken in from the non-defective product substrate. This data acquisition work is performed by switching the probe as described above.
The impedance is measured for each of the measurement points and its value is stored in memory. In this way, it is preferable to absorb data from a plurality of non-defective substrates and average them to determine non-defective data as a criterion.

しかるのち、実際の基板検査に移行する。すなわち、被
検査回路基板の各測定ポイントにプローブを当て、上記
良品データ吸収時と同一の順序および条件でプローブが
切替えられて、各測定ポイントのインピーダンスが測定
される。そして、この測定インピーダンス値と良品デー
タとが比較され、許容範囲内かが判定される。
Then, the actual board inspection is started. That is, the probe is applied to each measurement point on the circuit board to be inspected, and the probe is switched in the same order and under the same conditions as when the non-defective product data is absorbed, and the impedance at each measurement point is measured. Then, the measured impedance value and non-defective product data are compared to determine whether the measured impedance value is within the allowable range.

〔実施例〕〔Example〕

以下、この発明を第1図に示されている模式図を参照し
ながら詳細に説明する。
Hereinafter, the present invention will be described in detail with reference to the schematic diagram shown in FIG.

同図には第2図の回路網の各測定ポイントA〜Dに対応
する4つのプローブ1〜4が示されている。すなわち、
プローブ1は測定ポイントAに、2はBに、3はCにそ
して4はDにそれぞれ対応するように図示しないフィク
スチャーのピンボードに植設されている。各プローブ1
〜4には、それぞれ2つの切替えスイッチ1a,1b;2a,2b;
3a,3b;4a,4bが並列的に接続されている。各プローブ1
〜4はその一方のスイッチ1a,2a,3a,4aを介して測定信
号源である例えば交流電源5に接続されている。また、
各プローブ1〜4は他方のスイッチ1b,2b,3b,4bを介し
て信号検出部6に接続されている。この実施例において
同信号検出部6は電流−電圧変換器からなる。この信号
検出部6の出力側には、増幅器7を介してA/D変換器8
が接続されており、その変換データはCPU(中央処理手
段)9にて処理され、また、スイッチ1a〜4bもこのCPU9
により制御されるようになっている。
The figure shows four probes 1 to 4 corresponding to the respective measurement points A to D of the circuit network of FIG. That is,
The probe 1 is implanted in a fixture pinboard (not shown) so as to correspond to measurement points A, 2 to B, 3 to C, and 4 to D, respectively. Each probe 1
There are two changeover switches 1a, 1b; 2a, 2b;
3a, 3b; 4a, 4b are connected in parallel. Each probe 1
Reference numerals 4 to 4 are connected to the measurement signal source, for example, an AC power source 5 via one of the switches 1a, 2a, 3a and 4a. Also,
Each of the probes 1 to 4 is connected to the signal detector 6 via the other switch 1b, 2b, 3b, 4b. In this embodiment, the signal detection unit 6 is composed of a current-voltage converter. An A / D converter 8 is provided on the output side of the signal detector 6 via an amplifier 7.
Is connected, and the converted data is processed by the CPU (central processing unit) 9. Also, the switches 1a to 4b are also connected to the CPU 9
It is controlled by.

この発明によれば、次のようにして基板検査が行われ
る。まず、良品基板から判定基準に使用される良品デー
タを得る。すなわち、良品基板を図示しないフィクスチ
ャーにセットし、同じく図示しないプレス装置を動作さ
せて各プローブ1〜4を良品基板の測定ポイントA〜D
に接触させる。そして、交流電源5側のスイッチ1a〜4a
の内、スイッチ1aを「開」、その他のスイッチ2a〜4aを
「開」とするとともに、信号検出器6側のスイッチ1b〜
4bの内、スイッチ1bを「閉」、その他のスイッチ2b〜4b
を「開」とする。これにより、測定ポイントB,C,Dは同
電位で、測定ポイントAのみがそれらに対して低電位と
なるため、この例の場合測定ポイントBとDから測定ポ
イントAに向けて電流が流れ込むことになる。この電流
は信号検出器6にて例えば電圧に変換され、増幅器7で
所定に増幅されたのち、A/D変換器8にてデジタルのデ
ータに変換される。このデータは良品基板の測定ポイン
トAにおけるインピーダンスであり、CPU9はこの良品デ
ータを測定ポイントAの基準データとしてメモリ10に格
納する。次に、交流電源5側のスイッチ1a〜4aの内、ス
イッチ2aを「開」、その他のスイッチ1a,3a,4aを「閉」
とするとともに、信号検出器6側のスイッチ1b〜1dの
内、スイッチ2bを「閉」、その他のスイッチ1b,3b,4bを
「開」とする。これにより、測定ポイントBのインピー
ダンスが検出され、そのデータが同ポイントBにおける
基準データとしてメモリ10に格納される。以後同様にし
て測定ポイントC,Dのインピーダンスが求められ、その
データは同ポイントC,Dにおける基準データとしてメモ
リ10に格納される。このようにして、良品基板から判定
基準としての良品(基準)データを吸収するのである
が、好ましくは複数の良品基板からデータを得て、その
平均値を使用するとよい。
According to the present invention, the board inspection is performed as follows. First, non-defective data used as a criterion is obtained from non-defective substrates. That is, a non-defective substrate is set in a fixture (not shown), and a pressing device (not shown) is also operated to set the probes 1 to 4 to measurement points A to D of the non-defective substrate.
Contact. And the switches 1a to 4a on the AC power supply 5 side
Among them, the switch 1a is “open”, the other switches 2a to 4a are “open”, and the switch 1b on the signal detector 6 side is
Of 4b, switch 1b is "closed", other switches 2b-4b
Is "open". As a result, the measurement points B, C, and D have the same potential, and only the measurement point A has a low potential with respect to them. Therefore, in this example, current flows from the measurement points B and D toward the measurement point A. become. This current is converted into, for example, a voltage by the signal detector 6, amplified by the amplifier 7 in a predetermined manner, and then converted into digital data by the A / D converter 8. This data is the impedance at the measurement point A of the non-defective board, and the CPU 9 stores this non-defective data in the memory 10 as reference data of the measurement point A. Next, of the switches 1a to 4a on the AC power supply 5 side, the switch 2a is "open" and the other switches 1a, 3a, 4a are "closed".
In addition, among the switches 1b to 1d on the signal detector 6 side, the switch 2b is “closed” and the other switches 1b, 3b, 4b are “open”. As a result, the impedance at the measurement point B is detected and the data is stored in the memory 10 as reference data at the point B. Thereafter, the impedances at the measurement points C and D are obtained in the same manner, and the data is stored in the memory 10 as the reference data at the points C and D. In this way, the good product (reference) data as the determination reference is absorbed from the good product substrate, but it is preferable to obtain the data from a plurality of good product substrates and use the average value thereof.

しかるのち、被検査回路基板をフィクスチャーにセット
してその基板検査が行われる。すなわち、上記の切替え
順序と同じ順序にしたがって交流電源5側のスイッチ1a
〜4aと、信号検出器6側のスイッチ1b〜4bが切替えられ
て、被検査回路基板の各測定ポイントA〜Dについての
インピーダンスが測定され、CPU9においてその測定デー
タとメモリ10に格納されている基準データとが比較され
る。この場合、基準データは所定の範囲を有し、測定デ
ータがその範囲内であればCRT等の表示装置11に検査合
格を示す『GO』が表示され、その範囲を逸脱していれば
不良品の表示、例えば『NG』と表示される。
After that, the circuit board to be inspected is set on the fixture and the board inspection is performed. That is, the switch 1a on the side of the AC power supply 5 according to the same switching order as described above.
4a and switches 1b to 4b on the side of the signal detector 6 are switched to measure the impedance at each measurement point A to D of the circuit board to be inspected, and the measured data is stored in the CPU 10 in the memory 10. The reference data is compared. In this case, the reference data has a predetermined range, if the measurement data is within the range, "GO" is displayed on the display device 11 such as a CRT to indicate that the inspection has passed, and if the measured data is out of the range, the defective product is defective. Is displayed, for example, “NG” is displayed.

なお、上記実施例では測定電源として交流電源を使用し
ているが、直流電源であってもよい。また、比較基準値
を良品基板から得ているが、場合によっては例えば設計
時のデータや仕様書に記載されているデータ等を使用し
てもよい。
Although an AC power supply is used as the measurement power supply in the above embodiment, it may be a DC power supply. Further, although the comparison reference value is obtained from the non-defective substrate, in some cases, for example, data at the time of design or data described in the specification may be used.

〔発明の効果〕〔The invention's effect〕

以上説明したように、この発明によれば、N本のプロー
ブの内、(N−1)本を測定電源側に接続し、残された
1本のプローブを信号検出器側に切替える操作をN回繰
返して各測定ポイントにおけるインピーダンスを検出
し、その値で良否を判定するものであるため、従来のよ
うに実装部品の個々についてそれに対応するプローブの
ピン番号を指定したり、場合によってはどれをガードピ
ンとするか等の複雑なプログラムを組む必要がなく、特
に各部品の測定方法について余り知識がない者でも基板
検査を行うことができる。また、各測定ポイントについ
て判定を行うため、不良箇所の所在をも適確に知ること
ができる等、その効果は顕著である。
As described above, according to the present invention, of the N probes, (N-1) probes are connected to the measurement power source side, and the operation of switching the remaining one probe to the signal detector side is performed. Since the impedance at each measurement point is detected repeatedly and the pass / fail judgment is made based on that value, the pin number of the probe corresponding to each mounted component can be specified as in the past, and depending on the case, which It is not necessary to compose a complicated program such as whether to use a guard pin or the like, and even a person who does not have much knowledge about the measuring method of each component can inspect the board. Further, since the determination is made for each measurement point, the location of the defective portion can be known accurately, and the effect is remarkable.

【図面の簡単な説明】[Brief description of drawings]

第1図はこの発明を説明するための模式図、第2図は検
査対象となる回路の一例を示した回路図である。 図中、1〜4はプローブ、5は測定電源、6は信号検出
器、8はA/D変換器、9はCPU、10はメモリである。
FIG. 1 is a schematic diagram for explaining the present invention, and FIG. 2 is a circuit diagram showing an example of a circuit to be inspected. In the figure, 1 to 4 are probes, 5 is a measurement power source, 6 is a signal detector, 8 is an A / D converter, 9 is a CPU, and 10 is a memory.

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】被測定回路基板の測定ポイントに接触する
複数(N本)のプローブと、該プローブを介して被検査
回路基板に測定信号を供給する測定信号源およびその被
検査回路基板側から出力される応答信号を同じくプロー
ブを介して検出する信号検出部と、上記プローブを上記
測定信号源もしくは信号検出部のいずれかに接続する切
替え手段とを含み、上記信号検出部から出力される検出
信号を予定された基準信号と比較することにより、上記
被検査回路基板の良否を判定する回路基板検査方法にお
いて、 上記プローブの内、N−1本を上記測定信号源に接続す
るとともに、残りの1本を上記信号検出部に接続し、こ
れを各プローブについて行うことにより各測定ポイント
のインピーダンスを測定し、該インピーダンスの値をも
って良否を判定することを特徴とする回路基板検査方
法。
1. A plurality of (N) probes contacting a measurement point of a circuit board to be measured, a measurement signal source for supplying a measurement signal to the circuit board to be inspected through the probes, and the circuit board side to be inspected. A detection unit that includes a signal detection unit that also detects the response signal that is output via the probe and a switching unit that connects the probe to either the measurement signal source or the signal detection unit, and outputs the detection signal from the signal detection unit. A circuit board inspection method for determining the quality of a circuit board to be inspected by comparing a signal with a predetermined reference signal, wherein N-1 of the probes are connected to the measurement signal source and the remaining Connect one to the signal detector, and do this for each probe to measure the impedance at each measurement point. A method for inspecting a circuit board, which comprises determining.
JP62316875A 1987-12-15 1987-12-15 Circuit board inspection method Expired - Fee Related JPH0697254B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62316875A JPH0697254B2 (en) 1987-12-15 1987-12-15 Circuit board inspection method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62316875A JPH0697254B2 (en) 1987-12-15 1987-12-15 Circuit board inspection method

Publications (2)

Publication Number Publication Date
JPH01156681A JPH01156681A (en) 1989-06-20
JPH0697254B2 true JPH0697254B2 (en) 1994-11-30

Family

ID=18081887

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62316875A Expired - Fee Related JPH0697254B2 (en) 1987-12-15 1987-12-15 Circuit board inspection method

Country Status (1)

Country Link
JP (1) JPH0697254B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4959942B2 (en) * 2005-01-18 2012-06-27 日本電産リード株式会社 Substrate inspection apparatus, substrate inspection program, and substrate inspection method
JP2010243204A (en) * 2009-04-01 2010-10-28 Hioki Ee Corp Inspection device and method for setting pass/fail range for measuring sample
JP2012237622A (en) * 2011-05-11 2012-12-06 Nidec-Read Corp Measuring apparatus and measuring method
JP6016415B2 (en) * 2012-04-04 2016-10-26 日置電機株式会社 Inspection data creation device and circuit board inspection device

Also Published As

Publication number Publication date
JPH01156681A (en) 1989-06-20

Similar Documents

Publication Publication Date Title
JPS6469974A (en) Method and apparatus for diagnosing fault on circuit board
JPH04213079A (en) Inspecting system for arbitrary waveform
JPH0697254B2 (en) Circuit board inspection method
JP3784479B2 (en) Circuit board inspection method
JP2962283B2 (en) Fault detection method and fault detection device for integrated circuit
JP4314096B2 (en) Semiconductor integrated circuit inspection apparatus and semiconductor integrated circuit inspection method
KR100355716B1 (en) Test method of low resistor for in-circuit tester
JPH05190637A (en) Test method of semiconductor integrated circuit
JPH0627772B2 (en) Method of creating reference data in circuit board inspection device
JP2521165B2 (en) Output display method of defective data by insert kit tester
KR950007504Y1 (en) Apparutus for testing the pin of a pcb
KR100188693B1 (en) Lead open-inspection apparatus for the semiconductor chip
JPH0574024B2 (en)
JPH01100474A (en) Circuit board inspector
JPH0627773B2 (en) Method of creating reference data in circuit board inspection device
KR0177987B1 (en) Multiple semiconductor chip test method
JPS63256872A (en) Two-point measurement type continuity tester
JPS63177437A (en) Testing method for semiconductor integrated circuit device
KR0148723B1 (en) Integrated circuit parallel test system & method using test machine having single module structure
JPH04205899A (en) Semiconductor manufacturing device
JPH08226942A (en) Method for judging contact failure of test probe pin and in-circuit tester
JPH0737954A (en) Detecting device for defect in contact
JPH01240873A (en) Test of semiconductor integrated circuit
JPH0438483A (en) Method for inspecting printed circuit board
JPS6436040A (en) Parametric inspection apparatus for semiconductor device

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees