JPH0438483A - Method for inspecting printed circuit board - Google Patents

Method for inspecting printed circuit board

Info

Publication number
JPH0438483A
JPH0438483A JP2145760A JP14576090A JPH0438483A JP H0438483 A JPH0438483 A JP H0438483A JP 2145760 A JP2145760 A JP 2145760A JP 14576090 A JP14576090 A JP 14576090A JP H0438483 A JPH0438483 A JP H0438483A
Authority
JP
Japan
Prior art keywords
pin
circuit board
circuit boards
probe
board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2145760A
Other languages
Japanese (ja)
Other versions
JP3020067B2 (en
Inventor
Shinichi Seki
関 信一
Hideaki Wakamatsu
英彰 若松
Kazuhiro Mori
和弘 森
Koichi Yamamoto
幸一 山本
Yoshifumi Yoshizawa
吉沢 良文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hioki EE Corp
Original Assignee
Hioki EE Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hioki EE Corp filed Critical Hioki EE Corp
Priority to JP2145760A priority Critical patent/JP3020067B2/en
Publication of JPH0438483A publication Critical patent/JPH0438483A/en
Application granted granted Critical
Publication of JP3020067B2 publication Critical patent/JP3020067B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PURPOSE:To omit meaningless inspection over each board by inspecting the respective printed circuit boards in a mother board to be inspected according to the combination of the measuring step order and pin number stored in a main body memory. CONSTITUTION:A plurality of board fixtures 1, 2, 3 are provided and, for example, three printed circuit boards S4 - S6 different in circuit constitution are set to the respective fixtures 1, 2, 3 and, when an one pin-to-other all remaining pins test is carried out, the probe pins of the circuit boards S4 - S6 are brought to a contact state and the one pin-to-other all remaining pins test is carried out with respect to said boards. At the time of the inspection of the boards, inspection data are successively read from the respective memory regions of a main body memory to carry out the one pin-to-other all remaining pins test with respect to the circuit boards S4 - S6. In this case, by adding offset values, the probe pin belonging to each fixture is discriminated from the probe pins belonging to the other fixtures and, therefore, the one pin-to-other all remaining pins test is not carried out over the circuit boards S4 - S6.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は回路基板の検査方法に関し2さらに詳しく言
えば、多面取り基板など、複数の回路基板を検査するに
好適な回路基板の検査方法に関するものである。
[Detailed Description of the Invention] [Field of Industrial Application] The present invention relates to a method for inspecting a circuit board.2 More specifically, the present invention relates to a method for inspecting a circuit board suitable for inspecting a plurality of circuit boards such as a multi-panel board. It is something.

〔従来の技術〕[Conventional technology]

特開平1−156681号公報には、事前のフログラム
を殆ど不要とした本出願人の提案に係るノンプログラム
方式の回路基板の検査方法が開示されている。第7図に
は例えば4つの抵抗R1〜R4をブリッジ接続してなる
回路を検査対象とする例が示されている。これによると
、各測定ポイントA−Dに対応して4つのプローブピン
1〜4が用意される。各プローブピン1〜4には、それ
ぞれ2つの切換スイッチla、lb;2a、2b;3a
、3b;4a、4bが並列的に接続されている。各プロ
ーブピン1〜4は、その一方のスイッチla。
Japanese Unexamined Patent Publication No. 1-156681 discloses a non-programmable circuit board inspection method proposed by the present applicant, which almost eliminates the need for a preliminary program. FIG. 7 shows an example in which a circuit formed by bridge-connecting four resistors R1 to R4 is to be tested. According to this, four probe pins 1 to 4 are prepared corresponding to each measurement point A to D. Each probe pin 1 to 4 has two changeover switches la, lb; 2a, 2b; 3a.
, 3b; 4a, 4b are connected in parallel. Each probe pin 1-4 has one switch la.

2a、3a、4aを介して測定信号源である例えば交流
電源5に接続される。また、各プローブピン1〜4は、
その他方のスイッチlb、2b、3b、4bを介して信
号検出部6に接続される。この場合、同信号検出部6は
電流−電圧変換器からなり、その出力側には増幅器7を
介してA/D変換器8が接続されている。検出された信
号はこのA/D変換器8にてデジタル信号に変換され、
CPU9にて処理される。上記各スイッチもこのCPU
 9にて制御される。
It is connected to, for example, an AC power supply 5, which is a measurement signal source, via 2a, 3a, and 4a. In addition, each probe pin 1 to 4 is
It is connected to the signal detection section 6 via the other switches lb, 2b, 3b, and 4b. In this case, the signal detection section 6 is composed of a current-voltage converter, and an A/D converter 8 is connected to the output side of the same through an amplifier 7. The detected signal is converted into a digital signal by this A/D converter 8,
Processed by the CPU 9. Each of the above switches is also connected to this CPU.
9.

回路基板の検査は次のようにして行なわれる。Inspection of the circuit board is performed as follows.

まず、各プローブピン1〜4を被測定ポイントA〜Dに
接触させる。そして、交流電源5側のスイッチ18〜4
aの内、例えばスイッチ1aを「開」、その他のスイッ
チ2a〜4aを「閉」とするとともに、信号検出器6側
のスイッチ1b〜4bの内、スイッチ1bを「閉」とし
、その他のスイッチ2b〜4bを「開ノとする6以下、
これを1ピン対残りの他の全ピンテストと言う。
First, each of the probe pins 1 to 4 is brought into contact with the measured points A to D. Then, switches 18 to 4 on the AC power supply 5 side
For example, switch 1a is set to "open" and other switches 2a to 4a are set to "closed", and among switches 1b to 4b on the signal detector 6 side, switch 1b is set to "closed", and the other switches are set to "closed". 6 or less with 2b to 4b as “open”,
This is called a 1 pin vs. all remaining pins test.

これにより、測定ポイントB−Dは同電位で、測定ポイ
ントAのみがそれらに対して低電位となるため、この例
の場合には測定ポイントBとDから測定ポイントAに電
流が流れ込むことになる。
As a result, measurement points B and D are at the same potential, and only measurement point A is at a lower potential than them, so in this example, current flows from measurement points B and D to measurement point A. .

この電流は信号検出器6にて電圧に変換されたのち、増
幅器7およびA/D変換器8を経てCPU 9に入力さ
れる。CPU9はこの検出信号と予め設定されている基
準データとを比較して良否判定を行なう、これを各測定
ポイントについて行なう。
This current is converted into a voltage by a signal detector 6, and then input to a CPU 9 via an amplifier 7 and an A/D converter 8. The CPU 9 compares this detection signal with preset reference data to determine quality, and performs this for each measurement point.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

上記の検査方法によれば、各プローブピンのスイッチを
切換えるだけでよいため、被検査回路基板が異なるたび
に検査プログラムなどを変更する必要がない。
According to the above testing method, it is only necessary to change the switch of each probe pin, so there is no need to change the testing program etc. each time a different circuit board is tested.

しかしながら、例えば一枚の母基板上に同一の回路基板
を複数形成してなる所謂多面取り基板を検査する場合に
は次のような問題が生ずる。これを第8図に示されてい
る多面取り基板を例にして説明する。なお、この基板上
には例えば抵抗R□−コンデンサC−抵抗R2なる同一
の2つの直列回路S1.S、が互いに電気的に絶縁され
た状態で形成されており、その各直列回路S工、8つに
ついて図示のようにそれぞれ4本のプローブピンを立て
るものとする。
However, for example, when inspecting a so-called multi-panel board in which a plurality of identical circuit boards are formed on one mother board, the following problem occurs. This will be explained using the multi-sided board shown in FIG. 8 as an example. Incidentally, on this board, two identical series circuits S1. S are formed in a state where they are electrically insulated from each other, and each of the eight series circuits S is provided with four probe pins as shown in the figure.

8本のプローブピンに図示のように左から順に1〜8ま
でのピン番号を付して、上記1ピン対残りの他の全ピン
テストを行なうとすると、その測定ステップとピンの組
合せは次表のようになる。
If we assign pin numbers 1 to 8 from the left to the eight probe pins as shown in the figure and perform a test on the above 1 pin versus all remaining pins, the measurement steps and pin combinations are as follows. It will look like a table.

(表) 本来、一方の直列回路S1にはプローブピン1〜4が割
り当てられ、他方の直列回路S2にはプローブピン5〜
8が割り当てられ、両グループ間には何ら電気的関係が
ないにもかかわらず、それら相互間のテストを行なうこ
とになり、意味のないデータまでをも測定してしまうこ
とになる。
(Table) Originally, probe pins 1 to 4 are assigned to one series circuit S1, and probe pins 5 to 4 are assigned to the other series circuit S2.
8 is assigned, and even though there is no electrical relationship between the two groups, tests will be conducted between them, resulting in even meaningless data being measured.

これは、複数の基板フィクスチャーを有し、その各フィ
クスチャーに回路構成が異なる回路基板をのせ、その全
部の回路基板について同時に上記1ピン対残りの他の全
ピンテストを行なう場合についても言える。
This also applies to the case where you have multiple board fixtures, each fixture has a circuit board with a different circuit configuration, and all of the circuit boards are tested for the above 1 pin vs. all other pins at the same time. .

〔課題を解決するための手段〕[Means to solve the problem]

この発明は、上記従来の事情に鑑みなされたもので、そ
の構成上の特徴は、一枚の母基板に同一の回路基板を複
数形成してなる多面取り基板を対象とする回路基板検査
方法であって、複数の回路基板の各被測定ポイントに接
触する複数のプローブピンと、同プローブピンを介して
各回路基板に測定信号を供給する測定信号源およびその
各回路基板側から8力される応答信号を同じくプローブ
ピンを介して検出する信号検出部と、プローブピンを測
定信号源もしくは信号検出部のいずれかに接続する切換
え手段とを含み、プローブピンの内の所定の1本を信号
検出部側に接続し、その残りの全部を測定信号源側に接
続し、この1ピン対残りの他の全ピンテストを各プロー
ブピンについて行なうことにより、各被測定ポイントの
インピーダンスを測定し、該インピーダンスの値をもっ
て各回路基板の良否を判定するものにおいては、まず、
良品と見倣される母基板中の任意の一つの回路基板につ
いて1ピン対残りの他の全ピンテストを行なって同回路
基板の各被測定ポイントについて、その測定ステップ順
位およびその各測定ステップに応じて組合せられたピン
番号と判定基準データとを含む検査データを所定のメモ
リに記憶させ、他の回路基板については、そのメモリに
記憶されている検査データを同本体メモリ中の現在デー
タの最終ステップ以降に順次コピーするとともに、ピン
番号に所定のオフセット値を加算し、これを被測定回路
基板数繰り返して、すべての回路基板についての測定ス
テップ順位およびその組合せに係るピン番号と判定基準
データとを作成し。
This invention was made in view of the above-mentioned conventional circumstances, and its structural feature is that it is a circuit board inspection method that targets a multi-sided board formed by forming a plurality of identical circuit boards on a single mother board. There is a plurality of probe pins that contact each measured point of a plurality of circuit boards, a measurement signal source that supplies measurement signals to each circuit board via the probe pins, and a response that is received from each circuit board side. It also includes a signal detection section that detects a signal via the probe pin, and a switching means that connects the probe pin to either the measurement signal source or the signal detection section, and connects a predetermined one of the probe pins to the signal detection section. By connecting all the remaining pins to the measurement signal source side and performing this 1 pin vs. all other pin test on each probe pin, the impedance of each measured point is measured, and the impedance In the case where the quality of each circuit board is judged based on the value of
Perform a 1-pin vs. all remaining pin test on any one circuit board in the motherboard that is considered to be good, and check the measurement step order and each measurement step for each point to be measured on the circuit board. Inspection data including pin numbers and judgment criteria data combined accordingly is stored in a predetermined memory, and for other circuit boards, the inspection data stored in that memory is used as the last of the current data in the main body memory. By sequentially copying steps after the step, adding a predetermined offset value to the pin number, and repeating this for the number of circuit boards to be measured, the order of measurement steps for all circuit boards and the pin numbers and judgment standard data related to their combinations are obtained. Create.

回路基板検査時には、被検査母基板中の各回路基板をメ
モリに格納されている測定ステップ順位およびピン番号
の組合せにしたがって検査することにある。
When inspecting a circuit board, each circuit board in the mother board to be inspected is inspected according to the combination of measurement step order and pin number stored in the memory.

また、複数の基板フィクスチャーおよびそれに対応する
ピンボードを有し、回路構成が異なる複数の回路基板を
検査する場合には、まず、各回路基板ごとに1ピン対残
りの他の全ピンテストを行なって同回路基板の各被測定
ポイントについて、その測定ステップ順位およびその各
測定ステップに応じて組合せられたピン番号と判定基準
データとを含む検査データを外部記憶手段にそれぞれ記
憶させたのち、各回路基板についての各検査データを本
体メモリ内に順位付けして書き込むとともに、第2順位
以下の検査データのピン番号に所定のオフセット値を加
算して、全回路基板に対する検査データを作成し、回路
基板検査時には、上記メモリに記憶されている検査デー
タをステップ順にしたがって読み出して各基板フィクス
チャーに固定されている被検査回路基板の検査を行なう
ことになる。
Also, when testing multiple circuit boards with different circuit configurations that have multiple board fixtures and corresponding pin boards, first test one pin versus all other pins for each circuit board. Then, for each point to be measured on the same circuit board, test data including the order of measurement steps, pin numbers combined according to each measurement step, and judgment criterion data is stored in an external storage means, and then each Each inspection data for the circuit board is ranked and written in the main body memory, and a predetermined offset value is added to the pin number of the inspection data of the second rank or lower to create inspection data for all circuit boards. At the time of board inspection, the test data stored in the memory is read out in step order to test the circuit board to be tested fixed to each board fixture.

〔作   用〕[For production]

前者の方法によれば、母基板上の任意の一つの回路基板
のデータをコピーして全検査データを作成するため、無
意味な検査が省かれる。また、その全検査データを一つ
のメモリに格納することができる。また、後者の方法に
よると1回路構成が異なる回路基板についても並行して
1ピン対残りの他の全ピンテストを行なうことが可能と
なる。
According to the former method, all test data is created by copying the data of any one circuit board on the motherboard, so meaningless tests are omitted. Moreover, all the test data can be stored in one memory. Furthermore, according to the latter method, it is possible to test one pin versus all other pins in parallel even for circuit boards with different circuit configurations.

〔実 施 例〕〔Example〕

まず、第1図ないし第3図を参照しながら多面取り基板
の検査方法について説明する。この実施例では、一枚の
母基板に回路構成が同一の3つの回路基板81〜Saが
互いに電気的に無関係な状態で形成されており、各回路
基板についてそれぞれ4本のプローブピンが割り当てら
れるものとする。
First, a method for inspecting a multi-sided board will be explained with reference to FIGS. 1 to 3. In this embodiment, three circuit boards 81 to Sa having the same circuit configuration are formed on one mother board in a state where they are electrically unrelated to each other, and four probe pins are assigned to each circuit board. shall be taken as a thing.

また、この検査方法を実施する装置は1本体メモリを有
するとともに、その他に外部記憶手段として例えばフロ
ッピーディスクを備えていると理解されたい。
It should also be understood that the apparatus for carrying out this testing method has one body memory and is also equipped with an external storage means such as a floppy disk.

まず、良品と見倣される母基板を用意し、先頭のプロー
ブピン(例えば図示左端のピン)が接触している回路基
板S1から判定基準となる基準データを作成する。すな
わち、回路基板S1に割り当てられる4本のプローブピ
ンの番号を左から1〜4として、1ピン対残りの他の全
ピンテストを実行する。そのステップとピンの組合せを
表1に示す。
First, a mother board that is assumed to be a good product is prepared, and reference data serving as a determination criterion is created from the circuit board S1 that is in contact with the first probe pin (for example, the pin at the left end in the figure). That is, the four probe pins assigned to the circuit board S1 are numbered 1 to 4 from the left, and a 1-pin versus all remaining pin test is performed. Table 1 shows the step and pin combinations.

(表1) (表2) この表1のステップ順位およびピンの組合せと@路基板
S1から吸収した基準データを本体メモリに書き込むと
ともに、例えばフロッピーディスクにセーブする。以下
、このセーブしたデータをすべて含めて検査データと言
う。
(Table 1) (Table 2) The step order and pin combinations in Table 1 and the reference data absorbed from the road board S1 are written into the main body memory and saved, for example, on a floppy disk. Hereinafter, all of this saved data will be referred to as inspection data.

次に、回路基板S2の基準データを作成するため、フロ
ッピーディスクより回路基板S□に関する検査データを
読み出して、本体メモリの現在データの最終ステップ4
以降、すなわちステップ5より書き込む、そして、その
ピン番号に所定のオフセット値、この例では10を加算
する。このオフセットされたステップとピンの組合せを
表2に示す。
Next, in order to create reference data for the circuit board S2, the inspection data regarding the circuit board S□ is read from the floppy disk, and the current data in the main body memory is stored in the final step 4.
After that, the data is written starting from step 5, and a predetermined offset value, 10 in this example, is added to the pin number. This offset step and pin combination is shown in Table 2.

同様に、回路基板8つの基準データを作成するため、フ
ロッピーディスクより回路基板S1に関する検査データ
を読み出して、本体メモリの現在データの最終ステップ
8以降、すなわちステップ9より書き込む、そして、そ
のピン番号に所定のオフセット値、この例では20を加
算する。このオフセットされたステップとピンの組合せ
を表3に示す。
Similarly, in order to create reference data for eight circuit boards, read the inspection data for circuit board S1 from the floppy disk, write it from the final step 8 onward of the current data in the main body memory, that is, from step 9, and then write it to the pin number. A predetermined offset value, 20 in this example, is added. This offset step and pin combination is shown in Table 3.

(表3) このようにして、本体メモリ内に回路基板S□〜8つに
関する検査データが作成される。なお、この実施例では
回路基板S1の検査データを一旦フロッピーディスクに
格納してから、その検査データを本体メモリの現在デー
タの最終ステップ以降にコピーするようにしているが、
場合によっては、本体メモリに書き込んだ回路基板S工
の検査データをそのままその最終ステップ以降にコピー
するようにしてもよい。
(Table 3) In this way, inspection data regarding eight circuit boards S□ is created in the main body memory. In this embodiment, the inspection data of the circuit board S1 is once stored on the floppy disk, and then the inspection data is copied after the last step of the current data in the main body memory.
In some cases, the inspection data of the circuit board S work written in the main body memory may be copied as is from the final step onwards.

回路基板検査時には、この本体メモリ内に作成された検
査データが1データとしてテストに供される。したがっ
て、回路基板81〜S3に跨って、1ピン対残りの他の
全ピンテストが行なわれることはない、また、全検査デ
ータが一つの本体メモリ内に格納されるため、メモリを
増加させる必要もない、なお参考までに、第2図に検査
データの作成に係るフローチャートを示し、第3図に基
板検査実行時のフローチャートを示す。
When inspecting a circuit board, the inspection data created in the main body memory is used as one data for testing. Therefore, there is no need to test one pin versus all other remaining pins across the circuit boards 81 to S3, and since all test data is stored in one main body memory, there is no need to increase the memory. For reference, FIG. 2 shows a flowchart for creating inspection data, and FIG. 3 shows a flowchart for executing board inspection.

次に、第4図ないし第6図を参照して、基板フィクスチ
ャーが複数設けられていて、その各々に回路構成が異な
る例えば3枚の回路基板S、〜S6をセットして、1ピ
ン対残りの他の全ピンテストを並行的に行なう場合につ
いて説明する。なお各回路基板84〜S、には、実施例
と同じく4本のプローブピンが割り当てられており、そ
のピン番号は図示左から1.2,3.4とする。
Next, referring to FIGS. 4 to 6, a plurality of board fixtures are provided, and for example, three circuit boards S, to S6, each having a different circuit configuration, are set, and one pin pair is set. A case will be explained in which all remaining pin tests are performed in parallel. Note that four probe pins are assigned to each circuit board 84 to S as in the embodiment, and the pin numbers are 1.2 and 3.4 from the left in the figure.

まず、良品と見倣される3枚の回路基板84〜S6を用
意し、これらから判定基準となる基準データを作成する
。すなわち、各回路基板S、〜S6にプローブピンを接
触させ、その各々について1ピン対残りの他の全ピンテ
ストを行ない、その時のステップおよびピンの組合せと
基準データとを含む検査データを例えばフロッピーディ
スクなどの外部記憶手段にセーブする。この時のステッ
プとピンの組合せは、各回路基板84〜SGと同じであ
り、その−例を表4に示す。
First, three circuit boards 84 to S6 that are assumed to be non-defective products are prepared, and reference data serving as a determination criterion is created from these. That is, a probe pin is brought into contact with each circuit board S, ~S6, and a 1 pin vs. all other pin test is performed on each of them, and the test data including the steps and pin combinations at that time and reference data is saved on a floppy disk, for example. Save to external storage such as disk. The combination of steps and pins at this time is the same as each of the circuit boards 84 to SG, and an example thereof is shown in Table 4.

(表4) 次に、この各検査データをフロッピーディスクから読み
出して本体メモリにコピーするのであるが、この場合、
本体メモリは各回路基板S、〜S6に合せて3つのメモ
リ領域A、B、Cに区画されている。この例において、
メモリ領域Aには回路基板S4に関する検査データが、
メモリ領域Bには回路基板S、に関する検査データが、
また、メモリ領域Cには回路基板S6に関する検査デー
タがそれぞれコピーされる。ここで1回路基板測定時に
おけるメモリ領域の読み出し順位をAnB→Cとすると
、メモリ領域Aにコピーされた回路基板S4に関する検
査データはそのままとされるが、メモリ領域Bにコピー
された回路基板S、に関する検査データ中のピン番号に
は所定のオフセット値、例えばlOが加算される。また
、メモリ領域Cにコピーされた回路基板S、に関する検
査データ中のピン番号には所定のオフセット値1例えば
20が加算される。表5〜表7にそれぞれ各メモリ領域
A、B、Cに書き込まれたステップとピンの組合せ状態
を示す。
(Table 4) Next, each test data is read from the floppy disk and copied to the main body memory, but in this case,
The main body memory is divided into three memory areas A, B, and C according to each circuit board S, to S6. In this example,
In the memory area A, inspection data regarding the circuit board S4 is stored.
In the memory area B, inspection data regarding the circuit board S is stored.
In addition, inspection data regarding the circuit board S6 is copied to the memory area C, respectively. Here, if the reading order of the memory areas when measuring one circuit board is AnB→C, the inspection data regarding the circuit board S4 copied to the memory area A is left as is, but the inspection data regarding the circuit board S4 copied to the memory area B is A predetermined offset value, for example, lO, is added to the pin number in the inspection data regarding . Further, a predetermined offset value 1, for example 20, is added to the pin number in the inspection data regarding the circuit board S copied to the memory area C. Tables 5 to 7 show the combinations of steps and pins written in each memory area A, B, and C, respectively.

(表5)メモリ領域A (表6)メモリ領域B (表7)メモリ領域C 上記のようにして、回路構成が異なる回路基板84〜S
6について検査データが作成される。参考までに、その
フローチャートを第5図に示す、なお、上記実施例にお
いては説明の便宜上、メモリをA−Cに分割したが、実
際には回路基板S、の検査データはそのまま本体メモリ
に落とされ、回路基板S5と81についての検査データ
は本体メモリにすでに書き込まれている最終ステップ以
降に連続してコピーされ、全検査データが一つの検査デ
ータとして取り扱われる。
(Table 5) Memory area A (Table 6) Memory area B (Table 7) Memory area C As described above, circuit boards 84 to S with different circuit configurations
Inspection data is created for 6. For reference, the flowchart is shown in FIG. 5. In the above embodiment, the memory is divided into A and C for convenience of explanation, but in reality, the inspection data of the circuit board S is directly transferred to the main body memory. The test data for the circuit boards S5 and 81 are continuously copied after the final step already written in the main body memory, and all the test data is treated as one test data.

回路基板検査時には、第6図のフローチャートに示され
ているように、本体メモリの各メモリ領域A、B、Cか
ら順次検査データが読み出されて、各回路基板S、〜S
6について、1ピン対残りの他の全ピンテストが行なわ
れる。その場合、各フイクスチャーに属するプローブピ
ンはオフセット値が加算されることにより、他のフイク
スチャーに属するプローブピンとは区別されるため1回
路基板84〜S、に跨って、1ピン対残りの他の全ピン
テストが行なわれることはない。
At the time of circuit board inspection, as shown in the flowchart of FIG.
6, 1 pin versus all remaining other pins tests are performed. In that case, the probe pins belonging to each fixture are distinguished from the probe pins belonging to other fixtures by adding an offset value, so that one pin is compared to all the remaining probe pins across one circuit board 84 to S. There will be no pin test.

〔発明の効果〕〔Effect of the invention〕

以上説明したように、請求項1に記載の発明によれば、
多面取り基板を検査するにあたって、その基板間相互に
わたる無意味な検査が省略される。
As explained above, according to the invention set forth in claim 1,
When inspecting multi-panel boards, meaningless inspections between the boards can be omitted.

また、判定基準データを合理的に一つのメモリ内で作成
することができる。また、請求項2に記載の発明によれ
ば、回路構成が異なる複数の回路基板に対しても、その
各々について1ピン対残りの他の全ピンテストを相互に
干渉することなく、並行して実施することができる。
In addition, the criterion data can be reasonably created within one memory. Further, according to the invention described in claim 2, even for a plurality of circuit boards having different circuit configurations, one pin versus all remaining pins can be tested in parallel on each of the circuit boards without mutual interference. It can be implemented.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は多面取り基板についての一実施例を説明するた
めの模式図、第2図は同実施例における検査データの作
成を説明するためのフローチャート、第3図は同実施例
の回路基板検査時のフローチャート、第4図は回路構成
の異なる複数の回路基板についての他の実施例を説明す
るための模式図、第5図は同実施例における検査データ
の作成を説明するためのフローチャート、第6図は同実
施例の回路基板検査時のフローチャート、第7図はこの
発明の先行例としての検査方法を説明するための回路図
、第8図は多面取り基板について同検査方法を適用した
場合の問題点を説明するための模式図である。 図中、1〜4はプローブピン、5は測定信号源、6は信
号検出部、9はcpu、 si〜S6は被検査回路基板
である。 第1図 第2図 第3図 特許出願人   日置電機株式会社 代理人 弁理士   大 原  拓 也第 図 フィクスチャ−1 フィクスチャ−2 フィクスチャ−6 第 図 第6 図 第 ア 図 第 図
Fig. 1 is a schematic diagram for explaining an embodiment of a multi-panel board, Fig. 2 is a flowchart for explaining the creation of inspection data in the embodiment, and Fig. 3 is a circuit board inspection of the embodiment. FIG. 4 is a schematic diagram for explaining another embodiment for a plurality of circuit boards with different circuit configurations, and FIG. 5 is a flowchart for explaining the creation of inspection data in the same embodiment. Fig. 6 is a flowchart when inspecting a circuit board according to the same embodiment, Fig. 7 is a circuit diagram for explaining the inspection method as a precedent example of the present invention, and Fig. 8 is a case where the same inspection method is applied to a multi-sided board. FIG. 2 is a schematic diagram for explaining the problem. In the figure, 1 to 4 are probe pins, 5 is a measurement signal source, 6 is a signal detection section, 9 is a CPU, and si to S6 are circuit boards to be inspected. Figure 1 Figure 2 Figure 3 Patent Applicant Hioki Electric Co., Ltd. Agent Patent Attorney Takuya Ohara Figure Fixture 1 Fixture 2 Fixture 6 Figure 6 Figure A Figure

Claims (2)

【特許請求の範囲】[Claims] (1) 一枚の母基板に同一の回路基板を複数形成して
なる多面取り基板を対象とする回路基板検査方法であっ
て、複数の上記回路基板の各被測定ポイントに接触する
複数のプローブピンと、同プローブピンを介して上記各
回路基板に測定信号を供給する測定信号源およびその各
回路基板側から出力される応答信号を同じくプローブピ
ンを介して検出する信号検出部と、上記プローブピンを
上記測定信号源もしくは信号検出部のいずれかに接続す
る切換え手段とを含み、上記プローブピンの内の所定の
1本を上記信号検出部側に接続し、その残りの全部を上
記測定信号源側に接続し、この1ピン対残りの他の全ピ
ンテストを各プローブピンについて行なうことにより、
各被測定ポイントのインピーダンスを測定し、該インピ
ーダンスの値をもって各回路基板の良否を判定するもの
において、まず、良品と見倣される上記母基板中の任意
の一つの回路基板について上記1ピン対残りの他の全ピ
ンテストを行なって同回路基板の各被測定ポイントにつ
いて、その測定ステップ順位およびその各測定ステップ
に応じて組合せられたピン番号と判定基準データとを含
む検査データを所定のメモリに記憶させ、他の回路基板
については、上記メモリに記憶されている上記検査デー
タを同本体メモリ中の現在データの最終ステップ以降に
順次コピーするとともに、そのピン番号に所定のオフセ
ット値を加算し、これを被測定回路基板数繰り返して、
すべての回路基板についての測定ステップ順位およびそ
の組合せに係るピン番号と判定基準データとを作成し、
回路基板検査時には、被検査母基板中の各回路基板を上
記本体メモリに格納されている測定ステップ順位および
ピン番号の組合せにしたがって検査することを特徴とす
る回路基板の検査方法。
(1) A circuit board inspection method that targets a multi-sided board formed by forming a plurality of identical circuit boards on a single mother board, the method comprising a plurality of probes that contact each point to be measured of the plurality of circuit boards. A measurement signal source that supplies a measurement signal to each of the circuit boards through the same probe pin, a signal detection section that detects a response signal output from each of the circuit boards through the same probe pin, and the probe pin. a switching means for connecting the probe pin to either the measurement signal source or the signal detection section, a predetermined one of the probe pins is connected to the signal detection section, and all the remaining probe pins are connected to the measurement signal source. By connecting this one pin to all other pins on each probe pin,
In a device that measures the impedance of each measured point and determines the quality of each circuit board based on the impedance value, first, the one pin pair is All remaining pins are tested and the test data including the order of measurement steps, pin numbers combined according to each measurement step, and judgment standard data is stored in a predetermined memory for each point to be measured on the same circuit board. For other circuit boards, the inspection data stored in the memory is sequentially copied after the last step of the current data in the main body memory, and a predetermined offset value is added to the pin number. , repeat this for the number of circuit boards to be measured,
Create measurement step orders and pin numbers and judgment criteria data for their combinations for all circuit boards,
A method for inspecting a circuit board, characterized in that, when inspecting a circuit board, each circuit board in the mother board to be inspected is inspected according to a combination of measurement step order and pin number stored in the main body memory.
(2)複数の基板フィクスチャーおよびそれに対応する
ピンボードを有し、回路構成が異なる複数の回路基板を
同時に検査する回路基板検査方法であって、複数の上記
回路基板の各被測定ポイントに接触する複数のプローブ
ピンと、同プローブピンを介して上記各回路基板に測定
信号を供給する測定信号源およびその各回路基板側から
出力される応答信号を同じくプローブピンを介して検出
する信号検出部と、上記プローブピンを上記測定信号源
もしくは信号検出部のいずれかに接続する切換え手段と
を含み、上記プローブピンの内の所定の1本を上記信号
検出部側に接続し、その残りの全部を上記測定信号源側
に接続し、この1ピン対残りの他の全ピンテストを各プ
ローブピンについて行なうことにより、各被測定ポイン
トのインピーダンスを測定し、該インピーダンスの値を
もって各回路基板の良否を判定するものにおいて、まず
、上記各回路基板ごとに上記1ピン対残りの他の全ピン
テストを行なって同回路基板の各被測定ポイントについ
て、その測定ステップ順位およびその各測定ステップに
応じて組合せられたピン番号と判定基準データとを含む
検査データを外部記憶手段にそれぞれ記憶させたのち、
上記各回路基板についての各検査データを本体メモリ内
に順位付けして書き込むとともに、第2順位以下の検査
データのピン番号に所定のオフセット値を加算して、全
回路基板に対する検査データを作成し、回路基板検査時
には、上記メモリに記憶されている検査データをステッ
プ順にしたがって読み出して各基板フイクスチヤーに固
定されている被検査回路基板の検査を行なうことを特徴
とする回路基板の検査方法。
(2) A circuit board testing method that includes multiple board fixtures and corresponding pinboards and simultaneously tests multiple circuit boards with different circuit configurations, the method comprising contacting each measured point of the multiple circuit boards. a plurality of probe pins, a measurement signal source that supplies measurement signals to each of the circuit boards through the probe pins, and a signal detection section that detects response signals output from each of the circuit boards through the same probe pins. , a switching means for connecting the probe pin to either the measurement signal source or the signal detection section, wherein a predetermined one of the probe pins is connected to the signal detection section, and all the remaining probe pins are connected to the signal detection section. By connecting to the above measurement signal source side and performing this 1 pin vs. all remaining pin tests on each probe pin, the impedance of each measured point can be measured, and the quality of each circuit board can be determined using the impedance value. First, for each circuit board, a test is performed on the one pin versus all other pins, and for each point to be measured on the same circuit board, combinations are determined according to the measurement step order and each measurement step. After storing the inspection data including the pin number and judgment standard data in the external storage means,
Inspection data for each of the circuit boards listed above is ranked and written into the main body memory, and a predetermined offset value is added to the pin number of the inspection data of the second rank or lower to create inspection data for all circuit boards. A method for inspecting a circuit board, characterized in that when inspecting a circuit board, the inspection data stored in the memory is read out in step order and the circuit board to be inspected fixed to each board fixture is inspected.
JP2145760A 1990-06-04 1990-06-04 Circuit board inspection method Expired - Fee Related JP3020067B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2145760A JP3020067B2 (en) 1990-06-04 1990-06-04 Circuit board inspection method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2145760A JP3020067B2 (en) 1990-06-04 1990-06-04 Circuit board inspection method

Publications (2)

Publication Number Publication Date
JPH0438483A true JPH0438483A (en) 1992-02-07
JP3020067B2 JP3020067B2 (en) 2000-03-15

Family

ID=15392529

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2145760A Expired - Fee Related JP3020067B2 (en) 1990-06-04 1990-06-04 Circuit board inspection method

Country Status (1)

Country Link
JP (1) JP3020067B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002090409A (en) * 2000-09-12 2002-03-27 Ibiden Co Ltd Apparatus and method for electric inspection of printed- wiring board
JP2007178154A (en) * 2005-12-27 2007-07-12 Hioki Ee Corp Circuit board inspecting device and circuit board inspection method
CN114966210A (en) * 2022-05-26 2022-08-30 欣强电子(清远)有限公司 Optical module connecting sheet impedance test method

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002090409A (en) * 2000-09-12 2002-03-27 Ibiden Co Ltd Apparatus and method for electric inspection of printed- wiring board
JP2007178154A (en) * 2005-12-27 2007-07-12 Hioki Ee Corp Circuit board inspecting device and circuit board inspection method
CN114966210A (en) * 2022-05-26 2022-08-30 欣强电子(清远)有限公司 Optical module connecting sheet impedance test method

Also Published As

Publication number Publication date
JP3020067B2 (en) 2000-03-15

Similar Documents

Publication Publication Date Title
JP2002156399A (en) Device and method for inspecting circuit board
JPH04213079A (en) Inspecting system for arbitrary waveform
JP2000193702A (en) Apparatus and method for inspecting insulation of board
JPH0438483A (en) Method for inspecting printed circuit board
JP4217498B2 (en) Electrical inspection of semiconductor devices
JP2000214206A (en) Circuit substrate inspecting method and circuit substrate inspecting apparatus
JP3784479B2 (en) Circuit board inspection method
JPS59228726A (en) Malfunction analyzer
JP5485012B2 (en) Circuit board inspection apparatus and circuit board inspection method
JPH0252446A (en) Testing apparatus for integrated circuit
JP2001091562A (en) Device for inspecting circuit board
JPH01156681A (en) Circuit board inspecting method
KR930006962B1 (en) Semiconductor testing method
JP3040233B2 (en) Inspection method for semiconductor device
JP2010025871A (en) Conduction inspection method and conduction inspection device
JP4369002B2 (en) Circuit board inspection equipment
JPH0776781B2 (en) Circuit board inspection device
JPH0526943A (en) Device and method for inspecting circuit pattern
JPH0329752Y2 (en)
JPH0267972A (en) Circuit-board checking method
JP2005078603A (en) Test method of data processor
JPH0567188B2 (en)
JPS61147168A (en) Inspecting method of printed board
JPH03162682A (en) Substrate inspecting device
JPS6060571A (en) Inspecting device for semiconductor integrated circuit

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090114

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100114

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees