JPH0696952A - 薄膜積層形磁気誘導素子およびその製造方法 - Google Patents

薄膜積層形磁気誘導素子およびその製造方法

Info

Publication number
JPH0696952A
JPH0696952A JP24535592A JP24535592A JPH0696952A JP H0696952 A JPH0696952 A JP H0696952A JP 24535592 A JP24535592 A JP 24535592A JP 24535592 A JP24535592 A JP 24535592A JP H0696952 A JPH0696952 A JP H0696952A
Authority
JP
Japan
Prior art keywords
film
thin
magnetic
thin film
magnetic induction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP24535592A
Other languages
English (en)
Other versions
JP3146672B2 (ja
Inventor
Kazuo Matsuzaki
一夫 松崎
Youichi Riyoukai
洋一 了戒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP24535592A priority Critical patent/JP3146672B2/ja
Publication of JPH0696952A publication Critical patent/JPH0696952A/ja
Application granted granted Critical
Publication of JP3146672B2 publication Critical patent/JP3146672B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Insulating Of Coils (AREA)
  • Manufacturing Cores, Coils, And Magnets (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

(57)【要約】 【目的】半導体チップ上に搭載する薄膜積層構造のイン
ダクタや変圧器等の磁気誘導素子の構造を簡単化しかつ
高周波領域内で高いQ値を達成する。 【構成】磁気誘導素子20を1対の磁性薄膜21の相互間に
コイルに形成された薄膜導体22を挟み込んだ簡単な薄膜
積層構造とし、これを複数個の単位素子30に分割して各
単位素子30の外形サイズDを磁性薄膜21の透磁率μおよ
び膜厚tM とそれらの相互間隔gとから決まる磁気回路
上の特性長より小さいめに形成して、半導体チップ10上
に作り込んだ多数の単位素子30を電気的に相互接続して
1個の磁気誘導素子20とする。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はスイッチング電源のワン
チップ化等のため半導体製造技術を利用して集積回路装
置のチップに搭載するに適する薄膜積層形磁気誘導素子
に関する。
【0002】
【従来の技術】チョッパ装置やスイッチング電源等の小
形の電子装置は従来からインダクタや変圧器等の受動素
子と個別半導体素子や集積回路等の能動素子とを組み合
わせて構成されて来たが、能動素子側の半導体技術の急
速な進歩に比べて受動素子側の技術進歩は立ち遅れぎみ
であり、とくにインダクタや変圧器等の磁気誘導素子は
集積回路装置と比べると体格が非常に大きくために電子
装置の小形化を図る上で最大の隘路になっている。この
ため、電子装置のチョッピングやスイッチングの動作周
波数を1MHz以上に高めて小形化をいわば側面から容易
にするとともに、磁気誘導素子自体の構造面でも種々の
試みがなされている。
【0003】例えば、特開昭61-219114 号公報に開示さ
れた技術では磁性繊維を縦糸に極細銅線を横糸にして編
んだ織物構造でインダクタが構成される。特開平1-1512
11号公報の技術では磁気誘導素子がセラミックの積層構
造体から構成される。また、特開平2-275606号公報には
可撓性フィルムにコイルを担持させてそれを両側から磁
性シートで挟み込んだ構造の平面形のインダクタが開示
されている。さらに、特開平1-276708号公報には上述の
特開昭61-219114 号公報による織物構造のインダクタを
薄膜積層体で構成することが提案されている。
【0004】
【発明が解決しようとする課題】これらの従来技術から
もわかるように、磁気誘導素子の小形化には個別素子を
それに適した構造にする方向と, 能動素子用の半導体チ
ップ上に直接搭載ないし作り付ける方向とがあるが、電
子装置の全体構造を小形化しかつ面実装等の組み立ての
手間を極力省いて合理化できる点では後者の方向が明ら
かに有利であり、前述の特開昭61-219114 号公報および
特開平1-151211号公報の技術は個別素子を小形化する方
向なのであまり有利でない。特開平2-275606号公報の技
術は本質は個別素子であるがチップへの搭載に適すると
考えられる。しかし、数〜10mm角の小形チップに搭載で
きる程度までの小形化は実際には必ずしも容易でなく、
かつ個別素子である以上はチップと接続するための実装
作業が不可欠になる。特開平1-276708号公報の技術はこ
の点も解決し得るが、元来が織物構造なのでコイル用薄
膜導体と磁気回路用磁性薄膜を入り組ませる必要があ
り、実際にかかる構造の薄膜積層体を製造するのはかな
り厄介である。
【0005】かかる問題に加えて、高周波領域内で磁気
誘導素子に高いQ値を持たせるのが困難な問題がある。
すなわち、従来から磁気誘導素子を小形化するにはまず
電子装置の動作周波数を上げて小さなインダクタンス値
でも所定のリアクタンス値が得られるようにしている
が、1MHz以上の周波数領域では磁気回路やコイル内の
高周波損失のために磁気誘導素子のインダクタンス値が
飽和し抵抗値が増加するので、動作周波数を上げるとQ
値が飽和ないしは逆に減少して来る。このため、動作周
波数を上げてもQ値を所定レベルに維持するために磁気
誘導素子の体格を小さくできなくなって来る。このよう
な現状に立脚して、本発明は集積回路等の半導体装置の
チップ上に直接かつ容易に作り込むに適した薄膜積層構
造をもち、かつ高周波領域内でもQ値を高く維持するこ
とができる磁気誘導素子を提供することを目的とする。
【0006】
【課題を解決するための手段】本発明の磁気誘導素子に
よれば、所定の形状のコイルに形成された薄膜導体を1
対の磁性薄膜の相互間に挟み込んだ薄膜積層構造の磁気
誘導素子を複数の単位素子に分割し、各単位素子の平面
的外形サイズを磁性薄膜の導磁率および厚みと両磁性薄
膜の間隔とによって決まる磁気回路上の特性長より小さ
いめに設定し、これらの単位素子を電気的に相互接続し
て1個の磁気誘導素子を構成することによって上述の目
的が達成される。
【0007】上記構成にいう薄膜導体には銅やアルミ等
の導電率が高い金属を用いてそれを数〜数十μmの厚み
に成膜して、エッチングにより所定形状のコイルに形成
するのがよく、この際のコイル形状としては渦巻き状や
つづら折れ状がよく、とくに前者の形状が本発明では有
利である。磁性薄膜には軟磁性で高透磁率の強磁性体材
料を用いてこれを10〜数十μmの膜厚に望ましくはスパ
ッタ法等により非晶質状態で成膜するのがよい。なお、
この磁性薄膜の透磁率をμ,1対の磁性薄膜の間隔を
g,磁性薄膜の膜厚をtM とすると、上記構成中の磁気
回路の特性長λは例えばλ=(μgtM /2)1/2で与え
られる。1MHz以上の高周波領域における磁気誘導素子
のQ値を極力高めるにはそれを構成する各単位素子の外
形サイズ,例えば直径をこの特性長λよりも小さいめに
設定し、さらにはその10分の1程度ないしはそれ以下に
設定するのがとくに望ましい。
【0008】また、上述のように薄膜導体と上下1対の
磁性薄膜とを備える薄膜積層構造の磁気誘導素子の製造
する方法としては、下層側磁性薄膜を下層側絶縁膜で覆
い、下層側絶縁膜の上にターン間絶縁膜を付けて薄膜導
体のコイルのターン間隙間に対応するパターンにエッチ
ングし、下層側絶縁膜とターン間絶縁膜の上側に薄膜導
体をターン間絶縁膜と同程度ないしそれ以下の膜厚で成
膜した上でエッチングによりそのターン間絶縁膜上の部
分を選択的に除去し、かつ薄膜導体とターン間絶縁膜を
上層側絶縁膜で被覆した後にその上側に上層側磁性薄膜
を配設するのが有利である。なお、上記ターン間絶縁に
は下層側絶縁膜とは異なる材質のものを用いてエッチン
グ上の選択性をもたせるのがよく、さらにはそのエッチ
ングにはリアクティブイオンエッチング法を利用するの
が有利である。
【0009】
【作用】本発明の磁気誘導素子では半導体チップの上に
半導体プロセス技術を利用して容易に作り込めるようコ
イル用の薄膜導体を磁気回路用の1対の磁性薄膜で両側
から挟み込んだ単純な薄膜積層構造とするとともに、こ
の構造ではその平面的な外形サイズを従来の常識より思
い切って縮小することによって高周波領域内でのQ値を
高め得ることに着目して、磁気誘導素子を複数個の小形
でそれぞれQ値が高い単位素子に分割して作り込んだ上
で、それらを電気的に相互接続して1個の磁気誘導素子
とすることにより高周波領域でも高いQ値が得られるよ
うにする。以下、この原理を図1を参照して説明する。
【0010】図1(a) は上下1対の磁性薄膜21の相互間
に渦巻き状コイルに形成された薄膜導体22を挟み込んだ
構造の磁気誘導素子20の断面を示し、この磁気誘導素子
20は外形サイズないし直径がDの円形のインダクタとす
る。薄膜導体22の金属の電気抵抗率をρ, 膜厚をtC
し、それから形成された渦巻き状コイルの巻数をn,外
径をDo, 内径をDi, 各ターンの幅をd, ターン間の隙間
をsとすると、コイルの直流電気抵抗Rは、 R= (πρ/tC ) ・FR (1) となる。ただし、FR はコイルの寸法と形状と巻数の関
数であり、p=d+sとすると、FR =n(Do+s−np)
/d, またはFR =n(Di−s+np) /dであり、さらに
コイルの平均直径をDmとするとFR =n Dm/dである。
【0011】一方、磁気回路の方では磁性薄膜21の透磁
率をμ,膜厚をtM , 相互間隔をgとすると、その特性
長λは前述のように例えば、 λ=(μgtM /2)1/2 (2) で与えられ、図1(a) の磁気誘導素子20のインダクタン
スLは、 L= (πμtM /2) ・K・FL (3) で表せる。ただし、Kは特性長λと外径サイズDとコイ
ルのターン幅dで決まる係数であって、 K= (λ/d) /sin(D/λ) (4) で与えられる。また、FL は (1)式のFR に対応する関
数であり、磁気回路側の特性長λ, コイル側の寸法と巻
数等に関係する双曲線関数を含むかなり複雑な式(例え
ばIEEE, Magn., MAG-27, No.6, pp.709, 1991 を参照)
となるが、煩雑を避けるためここでは簡単にFR で表す
こととする。
【0012】さて、上述の (3)式の (πμtM /2) の
項を除いてインダクタンスLの値に対し最も支配的なの
は係数Kであり、本発明ではこの点に着目して係数Kを
大にするよう外径サイズDを設定する。すなわち外径サ
イズDを特性長λより小に,例えば10分の1以下に設定
したとすると、sin(D/λ) =D/λがほぼ成立するか
らK=λ2 /dDとなり、λよりDを小さくすればする
ほどKを大きくとれることがわかる。さらに、このよう
に外径サイズDを特性長λより充分小さく設定した場合
はK・FL =FR の関係がほぼ成立するので、磁気誘導
素子20のQ値は角周波数をω, 周波数をfとして (1)式
と (3)式から次式で表される。
【0013】 Q=ωL/R=πf (μtM )(tC /ρ) (5) 実際に半導体チップ上に作り込む磁気誘導素子20では
(2)式中の磁性薄膜21の膜厚tM や相互間隔gは数十μ
m以下なので透磁率μを104 とすると特性長λは1mm程
度となり、従って (5)式は外径サイズDが 100μm程度
以下で成立するが実用的には1mm以下でもほぼ成立す
る。 (5)式からわかるようにQ値はコイルの巻数nやタ
ーン幅dに実質上依存せず、外径サイズDを特性長λよ
り小さいめに設定する本発明の場合は、磁性薄膜21に透
磁率μの高い材料を用いて膜厚tM を厚くし、かつ薄膜
導体22に電気抵抗率ρの低い材料を用いて膜厚tC を厚
くすることによってQ値を向上することができる。
【0014】しかし、Q値が高くても外径サイズDが小
さいと充分なインダクタンス値Lやコイルの電流容量が
得られ難いので、本発明では図1(b) に示すように磁気
誘導素子20を複数個の単位素子30に分割して半導体チッ
プ10の上に作り込み、必要に応じて直列, 並列ないしは
直並列に相互接続する。なお、この図1(b) のように各
単位素子30の外形を配列上の面積効率のよい方形にして
も、容易に了解されるように図1(a) の円形の場合と同
様に本発明の利点が得られる。
【0015】ところで、図1(a) の薄膜導体22のコイル
ではそのターン間の間隔sをできるだけ小さくして巻き
ピッチpをターン幅dに近づけるのが有利になる。例え
ば、簡単化のためp=dとし, かつコイルの内径Diを0
とすると、 (1)式中のFR は前述のようにFR =n・Dm
/dで, コイルの平均直径DmはDm=ndであるから、F
R =n2 となって抵抗Rがn2 に比例する。一方、イン
ダクタンスLも周知のようにコイルの巻数nの二乗であ
るn2 に本質的に比例するから、結局のところQ値はコ
イルの巻数nにほとんど依存しなくなって例えば (5)式
で表せるような高いQ値を実現できる。このように、間
隙sは極力狭く, できれば薄膜導体22の膜厚tC の10分
の1以下にするのが望ましいが、通例のように薄膜導体
22をエッチングしてこれを明けると安定にエッチング可
能なアスペクト比tC /sは1が限界なので間隙sが膜
厚tC と同程度以上になってしまう。
【0016】本発明の磁気誘導素子の製造方法はこの点
を解決するもので、前項中の記載のように薄膜導体と上
下1対の磁性薄膜を備える磁気誘導素子を製造するに際
し、まず下層側磁性薄膜を下層側絶縁膜で覆った後に、
下層側絶縁膜の上にターン間絶縁膜を付けてこれに低い
アスペクト比でエッチングを施すことによりコイルのタ
ーン間の狭い隙間sに対応するパターンに形成してお
き、次に下層側絶縁膜とターン間絶縁膜の上にコイル用
の薄膜導体をターン間絶縁膜と同程度ないしそれ以下の
膜厚で成膜した上で、簡単なエッチングを施してターン
間絶縁膜の上から薄膜導体をいわゆるリフトオフ方式で
除去するようにしたものである。以降は、薄膜導体とタ
ーン間絶縁膜を上層側絶縁膜で被覆してその上に上層側
磁性薄膜を配設することでよい。この本発明方法によれ
ば隙間sを薄膜導体の膜厚tC より狭くでき、ターン間
絶縁膜をリアクティブイオンエッチング法によりエッチ
ングすればその10分の1以下に狭めることができる。
【0017】
【実施例】以下、図2と図3を参照して本発明の磁気誘
導素子の実施例を説明し、図4を参照してその製造方法
の実施例を説明する。図2は半導体チップ10の上に前述
の磁気誘導素子20を構成する単位素子30が2個並べて作
り込まれた状態を断面図で示すものである。半導体チッ
プ10は、図示のように例えばp形の半導体基体11を絶縁
膜12で覆い、その上側にアルミの配線膜13を単位素子30
を互いにこの例では直列接続するパターンで配設しかつ
絶縁膜12の要所に明けられた窓部内で半導体基体11の表
面に拡散されたn形層11aと接続し、さらにその上を保
護膜15で被覆してなり、薄膜積層構造の単位素子30はこ
の保護膜15上に作り込まれる。なお、図の例では保護膜
15の下側に配線膜13による段差を解消するために平坦化
膜14が設けられている。
【0018】各単位素子30は下層側磁性薄膜31と上層側
磁性薄膜36との相互間に渦巻き状のコイルに形成された
薄膜導体33を絶縁膜32と35を介し挟み込んでなり、コイ
ルのターン間のごく狭い隙間は図4で説明する方法で明
けられ、コイルの内径および外径側の端部は下層側磁性
薄膜31の窓ないし切り欠きと保護膜15の窓とを介して配
線膜13と接続される。また、上層側磁性薄膜36を覆うよ
うに窒化シリコン等の保護膜37が被覆される。なお、上
層側絶縁膜35の下側に下層側磁性薄膜31と薄膜導体33に
よる段差を埋めるため平坦化膜34が要所に設けられてい
る。
【0019】1対の磁性薄膜31と36は例えば透磁率μが
8000程度の軟磁性の78パーマロイをスパッタ法により非
晶質状態で成膜したもので、例えばその膜厚tM が9μ
m,相互間隔gが6μmとされる。この場合の磁気回路
の前述の特性長λは 220μmである。また、薄膜導体33
には電気抵抗率ρが3x10-8Ωmの銅を用い、例えばそ
の膜厚tC は3μmとされる。この実施例では各単位素
子30の外径サイズDは特性長λの10分の1の22μmに設
定され、これに応じコイルの外径Doは20μm,内径Diは
2μm, 巻数nは3, 巻きピッチpは3μm, 隙間sは
0.8μmにそれぞれ設定される。このような設定の単位
素子30を半導体チップ10上に図1(b) のように並べて作
り込んだ後に5MHzの周波数fで測定したところ、各単
位素子30あたりの直流抵抗Rは0.19Ω, インダクタンス
Lは 850nH, Q値は140 であり、前述の諸式から予測さ
れる値との大体の一致が得られた。
【0020】図3にこの単位素子30に対してインダクタ
ンスLとQ値を1〜10MHzの周波数範囲内で測定した結
果を示す。図からわかるように、インダクタンスLは10
MHz付近で若干低下の傾向はあるがほぼ一定値であり、
Q値は周波数fが高くなるにつれて次第に飽和する傾向
はあるが5MHz以上で 100以上の充分高い値を示す。な
お、この単位素子30は5MHzのQ値を主眼にして設計さ
れたものである。このQ値の周波数fに対する傾斜は前
述の (5)式からわかるように磁性薄膜31と36の透磁率μ
と薄膜導体33の電気抵抗率ρを一定とすると両者の膜厚
の積tM C に依存し、この積の大なものは低周波用に
小なものは高周波用に適する。これから本発明の磁気誘
導素子は高周波用にとくに有利なことがわかる。
【0021】ついで、図4を参照して本発明の磁気誘導
素子の製造方法の要点を図2の単位素子30用に薄膜導体
33のコイルを形成する過程を中心に説明する。単位素子
30は半導体チップ10がもちろんまだウエハの状態にある
間に作り込まれ、図4(a) のウエハ40には図2の下層側
磁性薄膜31が配設されていて図示の下層側絶縁膜32で覆
われているものとする。この下層側絶縁膜32には酸化シ
リコンとは別な例えば薄い窒化シリコンを用いるのがよ
い。この図4(a) の工程ではウエハ40の全面に酸化シリ
コン膜を成膜しフォトエッチングを施すことによりター
ン間絶縁35aを前述の 0.8μmの隙間sと同じ幅に形成
する。
【0022】このターン間絶縁35a用の酸化シリコン膜
はウエハ40内にアルミの配線膜13がすでに作り込まれて
いるので350 ℃程度の低温下でシランと酸素との混合ガ
スのふん囲気内の減圧CVD法により成膜するのがよ
い。また、本発明方法ではその膜厚は薄膜導体33と同程
度が若干厚めにされ、薄膜導体33の膜厚tC が3μmの
とき例えば4μmとされる。この酸化シリコン膜のエッ
チングはもちろんフォトレジスト膜をマスクとして施す
が、ターン間絶縁35aの側面を図のように垂直にして狭
い幅sをねらいどおり正確にするためリアクティブイオ
ンエッチング法を利用するのが有利である。この際、異
方性エッチング条件とするためエッチングガスにはC2H6
とCHF3の混合ガスを用い、そのふん囲気圧力は例えば 1
50Pa程度とするのがよい。本発明方法では、このターン
間絶縁膜35aを狭い幅sで形成するためのエッチングを
図からわかるように1ないしそれに近いアスペクト比で
容易かつ正確に行なうことができる。
【0023】次の図4(b) は薄膜導体33の成膜工程であ
り、ウエハ40の全面上にこの実施例では銅をスパッタ法
等によって3μmの膜厚tC に成膜する。この際、ター
ン間絶縁35aの上側にも図では33aで示すように薄膜導
体が当然被着するが、金属の段差部の被覆性が悪いため
そのターン間絶縁35aの上端部分と重なる付け根付近で
は膜厚が非常に薄くなる。続く図4(c) の工程では簡単
なエッチングによってターン間絶縁35aの上の薄膜導体
部分33aを除去する。このエッチングは例えば5%のふ
っ酸液の望ましくは超音波浴中にウエハ40をごく短時間
浸漬するだけでよく、これにより上述の薄膜導体部分33
aの薄肉部からエッチング液が侵入してターン間絶縁35
aの上端部分の酸化シリコンが溶解するので、その上の
薄膜導体部分33aが剥離により選択的に除去されて図示
の状態になる。
【0024】さらに図4(d) の工程では、ウエハ40の水
洗によりエッチング液を完全に除去した後、酸化シリコ
ン膜を前述と同様に低温のCVD法によりウエハ40の全
面に成膜して図示のようにターン間絶縁35aと連続した
上層側絶縁膜35とする。これ以降は図2のように上層側
磁性薄膜36を配設しかつ窒化シリコン等の保護膜37によ
りそれを被覆して単位素子30ないしは磁気誘導素子20の
完成状態とすることでよい。以上説明した磁気誘導素子
の製造方法によれば、薄膜導体33から形成するコイルの
ターン間の隙間sを膜厚tC より充分狭く形成して、そ
の抵抗Rの値を低減して電流容量を増加させかつそのQ
値を高めることができる。
【0025】なお、以上の実施例では磁気誘導素子が単
一のコイルをもつインダクタとして説明したが、薄膜導
体から形成するコイルの数と形状を変えるだけで変圧器
にも本発明を適用できる。また、コイルについても実施
例の渦巻き状に限らず、薄膜導体から形成可能であれば
つづら折れ状等の種々な形状を採用できる。さらに、実
施例に示された具体的な寸法,形状,構造,配置等はあ
くまで例示であって、本発明の要旨内で適宜な変更ない
し変形が可能である。
【0026】
【発明の効果】本発明の磁気誘導素子では、コイルに形
成された薄膜導体を1対の磁性薄膜の間に挟み込んだ薄
膜積層構造の磁気誘導素子を複数の単位素子に分割し、
各単位素子の外形サイズを磁気回路上の特性長より小さ
いめに設定し、単位素子を相互接続して磁気誘導素子と
することによって次の効果が得られる。 (a) 磁気誘導素子のQ値の磁気回路の特性長との関連に
着目して特性長よりそれぞれ外形サイズが小さいめの複
数個の単位素子から磁気誘導素子を構成することにより
1MHz以上の高周波領域でも従来より高いQ値を達成で
きる。 (b) 磁気誘導素子を構成する単位素子が従来より格段に
小形化されるので、集積回路の製造技術を利用して半導
体チップ上に容易に作り込むことができ、これにより能
動素子と受動素子を一体化した1チップ形のチョッパ装
置やスイッチング電源等の極小形の電子装置の開発が可
能になる。 (c) 複数個の単位素子の磁気誘導素子への接続の組み合
わせを変えることにより用途に合わせて種々なリアクタ
ンス値の磁気誘導素子を構成できる。 (d) 薄膜導体と磁性薄膜の膜厚の積により所望のQ値を
持たせる周波数を容易に選択できるので種々な周波数特
性の磁気誘導素子を提供でき、さらに適用可能な周波数
を従来より高周波領域に延ばして一層の小形化を達成で
きる。
【0027】さらに、本発明の磁気誘導素子の製造方法
では、下層側磁性薄膜を覆う下層側絶縁膜の上にターン
間絶縁膜を成膜してコイルのターン間の隙間用のパター
ンにエッチングし、次にその上に薄膜導体をターン間絶
縁と同程度ないしそれ以下の膜厚で成膜した上で、ごく
簡単なエッチングによってそのターン間絶縁上部分を選
択的に除去することにより、ターン間絶縁を小さなアス
ペクト比のエッチングにより薄膜導体の膜厚の数分の1
以下のごく狭い幅に形成して、磁気誘導素子のQ値を向
上しかつその電流容量を増加させることができる。
【図面の簡単な説明】
【図1】本発明による磁気誘導素子の原理を示し、同図
(a) はその断面図、同図(b) は半導体チップ上に作り込
まれたその一部の上面図である。
【図2】本発明の磁気誘導素子の実施例をその単位素子
を半導体チップ上に作り込んだ状態で示す一部拡大断面
図である。
【図3】本発明の磁気誘導素子のインダクタンスとQ値
の周波数依存性を示す特性線図である。
【図4】本発明による磁気誘導素子の製造方法の実施例
を主な工程ごとの状態で示し、同図(a) はコイル用ター
ン間絶縁の形成工程, 同図(b) は薄膜導体の成膜工程,
同図(c) はそのエッチング工程, 同図(d) は上層側絶縁
膜の成膜工程後の状態をそれぞれ示すウエハの一部拡大
断面図である。
【符号の説明】
10 磁気誘導素子が作り込まれる半導体チップ 20 磁気誘導素子 21 磁性薄膜 22 薄膜導体 30 磁気誘導素子を構成する単位素子 31 下層側磁性薄膜 32 下層側絶縁膜 33 薄膜導体 35 上層側絶縁膜 35a ターン間絶縁 36 上層側磁性薄膜 40 半導体チップと磁気誘導素子が作り込まれるウ
エハ D 磁気誘導素子ないしは単位素子の外径サイズな
いしは直径 s コイルのターン間の隙間ないしはターン間絶縁
の幅

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】所定の形状のコイルに形成された薄膜導体
    を1対の磁性薄膜の相互間に挟み込んだ構造の薄膜積層
    形の磁気誘導素子であって、磁気誘導素子を複数個の単
    位素子に分割し、各単位素子の平面的な外形サイズを磁
    性薄膜の導磁率および厚みと両磁性薄膜の間隔から決ま
    る磁気回路上の特性長より小さいめに設定し、これら単
    位素子を電気的に相互接続して1個の磁気誘導素子を構
    成するようにしたことを特徴とする薄膜積層形磁気誘導
    素子。
  2. 【請求項2】請求項1に記載の素子において、単位素子
    の外形サイズが磁気回路の特性長の10分の1程度ないし
    それ以下に設定されたことを特徴とする薄膜積層形磁気
    誘導素子。
  3. 【請求項3】請求項1に記載の素子において、薄膜導体
    が渦巻き状コイルに形成されることを特徴とする薄膜積
    層形磁気誘導素子。
  4. 【請求項4】所定の形状のコイルに形成された薄膜導体
    を1対の磁性薄膜の相互間に挟み込んだ構造の磁気誘導
    素子の製造方法であって、下層側磁性薄膜を下層側絶縁
    膜で被覆し、下層側絶縁膜上にターン間絶縁膜を付けか
    つ薄膜導体のコイルのターン間に対応するパターンにエ
    ッチングし、下層側絶縁膜とターン間絶縁膜の上に薄膜
    導体をターン間絶縁膜と同程度ないしはそれ以下の膜厚
    で成膜した上でエッチングによりそのターン間絶縁膜上
    の部分を選択的に除去し、薄膜導体とターン間絶縁膜を
    上層側絶縁膜で被覆してその上に上層側磁性薄膜を配設
    するようにしたことを特徴とする薄膜積層形磁気誘導素
    子の製造方法。
  5. 【請求項5】請求項4に記載の方法において、ターン間
    絶縁膜に・・下層側絶縁膜と異なる材質のものを用い、
    リアクティブイオンエッチング法によりエッチングする
    ようにしたことを特徴とする薄膜積層形磁気誘導素子の
    製造方法。
JP24535592A 1992-09-16 1992-09-16 薄膜積層形磁気誘導素子およびそれを用いた電子装置。 Expired - Lifetime JP3146672B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24535592A JP3146672B2 (ja) 1992-09-16 1992-09-16 薄膜積層形磁気誘導素子およびそれを用いた電子装置。

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24535592A JP3146672B2 (ja) 1992-09-16 1992-09-16 薄膜積層形磁気誘導素子およびそれを用いた電子装置。

Publications (2)

Publication Number Publication Date
JPH0696952A true JPH0696952A (ja) 1994-04-08
JP3146672B2 JP3146672B2 (ja) 2001-03-19

Family

ID=17132446

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24535592A Expired - Lifetime JP3146672B2 (ja) 1992-09-16 1992-09-16 薄膜積層形磁気誘導素子およびそれを用いた電子装置。

Country Status (1)

Country Link
JP (1) JP3146672B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001078092A1 (fr) * 2000-04-12 2001-10-18 Matsushita Electric Industrial Co., Ltd. Procede de fabrication d'une puce d'inductance
JP2007512696A (ja) * 2003-11-28 2007-05-17 フリースケール セミコンダクター インコーポレイテッド 高周波薄膜電子回路素子

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001078092A1 (fr) * 2000-04-12 2001-10-18 Matsushita Electric Industrial Co., Ltd. Procede de fabrication d'une puce d'inductance
US6867133B2 (en) 2000-04-12 2005-03-15 Matsushita Electric Industrial Co., Ltd. Method of manufacturing chip inductor
JP2007512696A (ja) * 2003-11-28 2007-05-17 フリースケール セミコンダクター インコーポレイテッド 高周波薄膜電子回路素子

Also Published As

Publication number Publication date
JP3146672B2 (ja) 2001-03-19

Similar Documents

Publication Publication Date Title
US7332792B2 (en) Magnetic layer processing
US6988307B2 (en) Method of making an integrated inductor
JP3441082B2 (ja) 平面型磁気素子
JP3141562B2 (ja) 薄膜トランス装置
US5738931A (en) Electronic device and magnetic device
EP1352403B1 (en) Integrated transformer
US8407883B2 (en) Magnetically enhanced power inductor with self-aligned hard axis magnetic core produced in an applied magnetic field using a damascene process sequence
JP3777159B2 (ja) 高qインダクタ
KR970004420B1 (ko) 평면 변압기
JPH08250332A (ja) 3次元集積回路インダクタ
JP3540733B2 (ja) 平面型磁気素子及びそれを用いた半導体装置
JP3382215B2 (ja) 平面型磁気素子及びその製造方法並びに平面型磁気素子を備えた半導体装置
JPS60136363A (ja) 半導体装置
JP3146672B2 (ja) 薄膜積層形磁気誘導素子およびそれを用いた電子装置。
JPH06124843A (ja) 高周波用薄膜トランス
JPH05109557A (ja) 高周波用薄膜トランスおよび高周波用薄膜インダクタ
JP4797980B2 (ja) 薄膜トランスおよびその製造方法
JP3765366B2 (ja) 平面型磁気素子一体型半導体デバイス
JPH10303037A (ja) 薄膜積層型磁気誘導素子およびその製造方法
KR20010075974A (ko) 반도체 집적회로 공정에 의한 인덕터 및 제조 방법
JPH0521243A (ja) 高周波用薄膜トランスおよび高周波用薄膜インダクタ
JPH03241768A (ja) 半導体装置の製造方法
JPH0582354A (ja) 膜変圧器
JPH06151718A (ja) 半導体装置におけるインダクタ素子
KR100249212B1 (ko) 박막인덕터의 구조 및 그 제조방법

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 7

Free format text: PAYMENT UNTIL: 20080112

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090112

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100112

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 9

Free format text: PAYMENT UNTIL: 20100112

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100112

Year of fee payment: 9

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110112

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 10

Free format text: PAYMENT UNTIL: 20110112

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 11

Free format text: PAYMENT UNTIL: 20120112

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 11

Free format text: PAYMENT UNTIL: 20120112

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120112

Year of fee payment: 11

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 11

Free format text: PAYMENT UNTIL: 20120112

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130112

Year of fee payment: 12

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130112

Year of fee payment: 12