JPH0695700B2 - デ−タ通信装置 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、マスタ側中央制御装置と一つ又は複数のスレ
ーブ側中央制御装置との間で行われるデータ通信方式に
関するものである。

マスタ側中央制御装置としては、例えばテレビジョン受
像機等で選局を指令する側の中央制御装置を考え、スレ
ーブ側中央制御装置としては、同じく選曲指令を受けて
選局動作を行なう側の中央制御装置を考えることが出来
る。この場合、マスタ側中央制御装置はスレーブ側中央
制御装置に対して、チャンネル番号を送ると共に「選局
せよ」と指令データを送り、スレーブ側中央制御装置は
その指令データを受け、それにより選曲動作を行った結
果の情報とか或いは選局の行われている状態情報を応答
データとしてマスタ側中央制御装置に報告することが必
要になるが、本発明はこのような場合に好適に用い得る
データ通信装置に関するものである。

〔従来の技術〕 従来、かかるデータ通信装置については、株式会社CQ出
版社1979年発行の書物、ジョンＥ・マクナマラ著（渡部
弘之訳）「コンピュータ・データ通信技術」（Technica
l Aspects of Data Communication）p165−174にお
いて記載されているように、データを送信する場合、送
信側は受信側の応答を待ち、受信側が許諾すれば初めて
データを送信し、受信側から送信側に送る逆の場合にも
同様の方式を採るのが一般的であった。

〔発明が解決しようとする問題点〕

上記従来技術は、データの転送が確実に行われるが、転
送のための制御手順が複雑であり、これを実行する中央
制御装置にとっては負担が重いという問題があった。

本発明の目的は、かかる従来技術の欠点を除去し、マス
タ側中央制御装置とスレーブ側中央制御装置との間で、
比較的簡単な手順によって容易にデータ通信を行うこと
のできるデータ通信装置を提供することにある。

〔問題点を解決するための手段〕

上記目的達成のため、本発明では、マスタ側中央制御装
置には、１回につき或る規定ビット数だけシリアルデー
タを１個または複数個から成るデータとして送信し或い
は受信するための送受信回路と、データ送受信の同期を
とるためのクロックの発生回路と、選択された通信相手
に送出するためのイネーブル信号の発生回路とを備え、
スレーブ側中央制御装置には、１回につき或る規定ビッ
ト数だけシリアルデータを１個または複数個から成るデ
ータとして送信し或いは受信するための送受信回路と、
データ送受信の同期をとるためのクロックの受信回路
と、送出されてくるイネーブル信号の受信回路とを備え
た。

〔作用〕

マスタ側中央制御装置は、通信相手であるスレーブ側中
央制御装置に対してイネーブル信号発生回路からのイネ
ーブル信号を立ち上げ、次いでクロック発生回路から出
力されるクロックに同期して送受信回路から１個または
複数個のデータから成るシリアルデータを送信し、スレ
ーブ側中央制御装置では、立ち上げられた前記イネーブ
ル信号をその受信回路で受信すると共に、送出されてく
る前記クロックをその受信回路で受信し、かつ該クロッ
クに同期して送信されてくるシリアルデータ（指令デー
タ）をその受信回路で受信し、受信した該シリアルデー
タが規定のビット数に達したらスレーブ側中央制御装置
は受信モードから送信モードに変わり、マスタ側中央制
御装置は規定ビット数だけシリアルデータを送出したこ
とにより、それまでの送信モードから受信モードに変わ
り、スレーブ側中央制御装置は、受信した指令データに
対して応答すべき１個または複数個のデータから成るシ
リアルデータを、引き続きマスタ側から送出されてくる
クロックに同期してマスタ側中央制御装置に送信し、該
応答データが規定ビット数だけ送出されたら送信動作を
終了し、マスタ側中央制御装置では、規定ビットだけ応
答データを受信したら前記イネーブル信号を立ち下げ、
かつクロックの送出を停止し、前記指令データと応答デ
ータを併せて１組として送受信する。

このようにすれば、マスタ側中央制御装置は、データの
送信を行うだけでなく、マスタ側中央制御装置のクロッ
クに同期したスレーブ側中央制御装置からのデータを引
き続いて１組のデータブロック内のデータとして受信で
きるので、送受信時のタイミングを最初に一度とれば良
いことになり、マスタ側およびスレーブ側の各中央制御
装置ともその負担が少なくなる。またかかるデータブロ
ックの送受信を複数回繰り返すことにより送受信データ
の信頼度を容易に向上させることが出来る。

〔実施例〕

次に図を参照して本発明の実施例を説明する。第１図は
本発明の一実施例を示すブロック図である。

同図において、１はマスタ側中央制御装置、21はスレー
ブ側中央制御装置、21aは他のスレーブ側中央制御装
置、2,22はそれぞれパラレルデータをシリアルデータに
変換したり或いはその逆の操作を行うシフトレジスタ
（１回につき或る規定ビット数だけのシリアルデータを
送受信する送受信回路として機能する）、3,23はそれぞ
れデータ出力ドライブ用のドライブFET（電界効果形ト
ランジスタ）、4,24はそれぞれ該ドライブFETの負荷抵
抗、5,25はそれぞれ入力データをシフトレジスタ2,22に
入力するためのバッファ増幅器、６はデータ入出力のタ
イミングをとるためのクロック発生回路、26はクロック
受信回路、７はどのスレーブ側中央制御装置を動作させ
るかを決めるイネーブル発生回路（即ち動作させたいス
レーブ側中央制御装置を予め決め、それへ送るイネーブ
ル信号を非アクティブ状態からアクティブ状態へ変える
回路）、27はイネーブル受信回路、8,28はそれぞれバス
（シフトレジスタ2,22からの入出力データや、クロック
発生回路6,クロック受信回路26,イネーブル発生回路7,
イネーブル受信回路27等に対するタイミング信号を乗せ
るバス）である。

なおマスタ側中央制御装置１においてもスレーブ側中央
制御装置21においても制御部自体は図示を省略してあ
る。

第２図は、第１図においてマスタ側中央制御装置とスレ
ーブ側中央制御装置との間で送受信されるデータおよび
制御信号（クロック、イネーブル）のタイミングチャー
トである。

第３図は、第２図におけるデータとクロックの詳細を示
す拡大図である。

第１図乃至第３図を参照して回路動作を説明する。ここ
では、マスタ側中央制御装置１がスレーブ側中央制御装
置21に対してその動作を制御する指令をデータとして送
り、スレーブ側中央制御装置21は、その指令を受信して
動作した結果を表す情報、或いは動作状態を表す情報を
データとしてマスタ側中央制御装置に報告するものとす
る。

マスタ側中央制御装置１は送信モードをとり、送信の相
手方となるスレーブ側中央制御装置21に対してイネーブ
ル発生回路７から送出するイネーブル信号をＬ（ロー）
からＨ（ハイ）に立ち上げる。そして第３図に見られる
ように、８ビットなら８ビットと予め定められた規定数
だけのビットから成るデータ（ａ）を、クロック発生回
路６から送出されるクロックに同期させて、シフトレジ
スタ２からドライブFET4を介してスレーブ側中央制御装
置21に向けて送出する。

するとスレーブ側中央制御装置21の側では、クロック受
信回路26で受信するクロックのタイミングに合わせてデ
ータ（８ビット）をバッフア増幅器25を介してシフトレ
ジスタ22に取り込む。８ビットのデータをシフトレジス
タ22に取り込んだことにより、スレーブ側中央制御装置
21はそれまでの受信モードから送信モードに図示せざる
制御部によりセットされる。

マスタ側中央制御装置１においても、シフトレジスタ２
から８ビットのデータ（ａ）を送出したことにより、そ
れまでの送信モードから受信モードに図示せざる制御部
によりセットされる。

そして今度は、スレーブ側中央制御装置21では、引き続
きマスタ側中央制御装置１のクロック発生回路６から送
られてくるクロックに同期して、報告データ（応答デー
タ）（ｂ）をシフトレジスタ22からドライブFET23を介
してマスタ側中央制御装置１に向けて送信する。マスタ
側中央制御装置１では、その報告データ（８ビット）
（ｂ）をバッフハ増幅器５を介してシフトレジスタ２に
取り込むと、受信データ（報告データ）が規定の８ビッ
トに達したことにより、その後イネーブル信号をＨから
Ｌに立ち下げ、これで往復16ビットから成る１ブロック
のデータ伝送を終了する。

第２図、第３図において、既に説明したように（ａ）が
マスタ側中央制御装置１からの送信データ（８ビット）
であり、（ｂ）がマスタ側中央制御装置１のスレーブ側
からの受信データ（８ビット）であり、両者を併せて１
ブロックとして１回のデータ伝送が行われる。

同様に、１ブロックのデータの伝送をマスタ側とスレー
ブ側との間で繰り返し、両ブロックのデータが一致した
らマスタ側中央制御装置において次の動作に移行するよ
うにして、データ伝送の信頼度を高めることが出来る。

また上述のブロック単位のデータ伝送を常時行うことに
より、マスタ側中央制御装置からスレーブ側中央制御装
置に対し常に動作を指令し制御することが出来る。

なお第１図の実施例において、イネーブル発生回路の代
わりに割込発生回路を用い、割込み信号を送信スタート
の合図とすることも出来る。

〔発明の効果〕

本発明によれば、マスタ側中央制御装置とスレーブ側中
央制御装置との間で行われるデータ通信において、１度
タイミングをとるだけで送受信データ１ブロックの伝送
を行うことが出来、中央制御装置における処理効率を高
め、負荷を軽減出来るという利点がある。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図、第２図は
その動作を示すタイミングチャート、第３図は第２図に
おける要部の拡大図、である。 符号の説明 １……マスタ側中央制御装置、21……スレーブ側中央制
御装置、2,22……シフトレジスタ、3,23……データ出力
ドライブ用のドライブFET、4,24……ドライブFETの負荷
抵抗、5,25……バッフア増幅器、６……クロック発生回
路、26……クロック受信回路、７……イネーブル発生回
路、27……イネーブル受信回路、8,28……バス

Claims (4)

【特許請求の範囲】
1. 【請求項１】マスタ側中央制御装置（以下、マスタ制御
   装置と略記する）を一方の側に備え、一つ又は複数のス
   レーブ側中央制御装置（以下、スレーブ制御装置と略記
   する）を他方の側に備え、両者間で通信を行うデータ通
   信装置において、 マスタ制御装置には、１回につき或る規定ビット数だけ
   シリアルデータを指令データとして送信し、或いはシリ
   アルデータを応答データとしてを受信するための送受信
   回路と、データ送受信の同期をとるためのクロックの発
   生回路と、選択された通信相手としてのスレーブ制御装
   置に送出するためのイネーブル信号の発生回路と、マス
   タ側制御部と、を備え、 スレーブ制御装置には、１回につき或る規定ビット数だ
   けシリアルデータを応答データとして送信し、或いはシ
   リアルデータとして指令データを受信するための送受信
   回路と、データ送受信の同期をとるためのクロックの受
   信回路と、送出されてくるイネーブル信号の受信回路
   と、スレーブ側制御部と、を備え、 前記マスタ側制御部は、通信開始に際し、通信相手であ
   るスレーブ制御装置に対して前記イネーブル信号発生回
   路からのイネーブル信号をアクティブ状態にすると共
   に、前記クロック発生回路からクロックを出力させ、そ
   れに同期して前記送受信回路から１個または複数個のデ
   ータから成るシリアルデータを指令データとして送信さ
   せ、規定ビット数だけ該指令データを前記送受信回路か
   ら送出したら、動作モードをそれまでの送信モードから
   受信モードに変え、その後スレーブ側から送られてくる
   応答データを、規定ビット数だけ前記送受信回路で受信
   すると、前記イネーブル信号を非アクティブ状態とし、
   かつクロックの送出を停止させる制御部から成り、 前記スレーブ側制御部は、アクティブ状態となった前記
   イネーブル信号を前記イネーブル信号受信回路で受信し
   たことを検出すると、前記送受信回路にデータ受信開始
   を指示し、マスタ側から送出されてくる前記クロックを
   前記クロック受信回路で受信させ、かつ該クロックに同
   期して送信されてくる前記指令データを前記送受信回路
   で受信させ、該指令データが規定のビット数に達したと
   きに、動作モードをそれまでの受信モードから送信モー
   ドに変え、受信した前記指令データに対して応答すべき
   １個または複数個のデータから成るシリアルデータを応
   答データとして、引き続きマスタ側から送出されてくる
   クロックに同期して前記送受信回路から送信させ、該応
   答データが規定ビット数だけ送出されたらその送信動作
   を終了させる制御部から成り、 前記指令データと応答データを併せて１組として送受信
   することを特徴とするデータ通信装置。
2. 【請求項２】特許請求の範囲第１項記載のデータ通信装
   置において、前記イネーブル信号が、データの送受信開
   始時に非アクティブ状態からアクティブ状態に変化する
   少なくとも１つの遷移を含む信号から成ることを特徴と
   するデータ通信装置。
3. 【請求項３】特許請求の範囲第１項記載のデータ通信装
   置において、前記イネーブル信号が、データの送受信開
   始時に非アクティブ状態からアクティブ状態に変化した
   際、そのアクティブ状態にある期間が少なくとも前記ク
   ロックの１クロック周期であることを特徴とするデータ
   通信装置。
4. 【請求項４】特許請求の範囲第１項記載のデータ通信装
   置において、前記１組のデータを複数回送受信し、規定
   回数一致したときのみマスタ制御装置が次の動作に移行
   する構成であることを特徴とするデータ通信装置。