JPH0695639A - 画像表示回路 - Google Patents
画像表示回路Info
- Publication number
- JPH0695639A JPH0695639A JP4248202A JP24820292A JPH0695639A JP H0695639 A JPH0695639 A JP H0695639A JP 4248202 A JP4248202 A JP 4248202A JP 24820292 A JP24820292 A JP 24820292A JP H0695639 A JPH0695639 A JP H0695639A
- Authority
- JP
- Japan
- Prior art keywords
- bit
- output
- data
- dot
- ram
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Transforming Electric Information Into Light Information (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】
【目的】ＯＳＤＩＣに色機能を追加または強化すること
により、画面制御ＬＳＩを用いた高価な回路によらず、
高度な色機能を持たせることができる画像表示回路を提
供する。 【構成】 クロック信号、水平同期信号および垂直同期
信号を受けて、これらの信号に同期して画像を構成する
ドットデータを出力するオンスクリーンディスプレイＩ
Ｃ１を用いた画像表示回路において、ドットを表示させ
るための基本クロックであるドットクロックをカウント
し、水平同期信号でリセットされる第１のカウンタ２
と、水平同期信号をカウントし、垂直同期信号でリセッ
トされる第２のカウンタ３と、第１および第２のカウン
タの出力をアドレス信号とし、このアドレス信号に対応
するメモリ番地に複数ビットのカラーデータを格納した
ＲＡＭ４と、ＲＡＭ４の出力をオンスクリーンディスプ
レイＩＣ１から出力されるドットデータと合成して、こ
のドットデータよりビット数の多い出力ドットデータを
出力する合成回路１０とを備えた。
により、画面制御ＬＳＩを用いた高価な回路によらず、
高度な色機能を持たせることができる画像表示回路を提
供する。 【構成】 クロック信号、水平同期信号および垂直同期
信号を受けて、これらの信号に同期して画像を構成する
ドットデータを出力するオンスクリーンディスプレイＩ
Ｃ１を用いた画像表示回路において、ドットを表示させ
るための基本クロックであるドットクロックをカウント
し、水平同期信号でリセットされる第１のカウンタ２
と、水平同期信号をカウントし、垂直同期信号でリセッ
トされる第２のカウンタ３と、第１および第２のカウン
タの出力をアドレス信号とし、このアドレス信号に対応
するメモリ番地に複数ビットのカラーデータを格納した
ＲＡＭ４と、ＲＡＭ４の出力をオンスクリーンディスプ
レイＩＣ１から出力されるドットデータと合成して、こ
のドットデータよりビット数の多い出力ドットデータを
出力する合成回路１０とを備えた。
Description
【０００１】
【産業上の利用分野】本発明は、いわゆるオンスクリー
ンディスプレイＩＣ（ＯＳＤＩＣ）を用いて、テレビジ
ョン等の画面に文字、図形等の表示を行う表示回路に係
り、特に、ＯＳＤＩＣに色機能を追加、あるいは強化す
る回路に関する。
ンディスプレイＩＣ（ＯＳＤＩＣ）を用いて、テレビジ
ョン等の画面に文字、図形等の表示を行う表示回路に係
り、特に、ＯＳＤＩＣに色機能を追加、あるいは強化す
る回路に関する。
【０００２】
【従来の技術】ＯＳＤＩＣは、マイクロコンピュータ
（マイコン）と組み合わせて、テレビジョン（ＴＶ）、
ビデオディスク等に使用することにより、テレビ画面上
に文字、図形等の表示を行うことのできるＩＣであり、
通常、画面上に文字の構成要素であるドットを表示させ
るための基本クロックであるドットクロック、水平同期
信号および垂直同期信号を受けて、所定の大きさの文字
を構成するモノクロドット信号を出力する。また、８色
程度のカラー表示が行えるものもある。ただし、その背
景色は１行単位で変更するものである。
（マイコン）と組み合わせて、テレビジョン（ＴＶ）、
ビデオディスク等に使用することにより、テレビ画面上
に文字、図形等の表示を行うことのできるＩＣであり、
通常、画面上に文字の構成要素であるドットを表示させ
るための基本クロックであるドットクロック、水平同期
信号および垂直同期信号を受けて、所定の大きさの文字
を構成するモノクロドット信号を出力する。また、８色
程度のカラー表示が行えるものもある。ただし、その背
景色は１行単位で変更するものである。
【０００３】ＯＳＤＩＣの一例として、１２行２４桁オ
ンスクリーンキャラクタディスプレイ用のＣＭＯＳ Ｌ
ＳＩであるμＰＤ６４５３等が知られている。
ンスクリーンキャラクタディスプレイ用のＣＭＯＳ Ｌ
ＳＩであるμＰＤ６４５３等が知られている。
【０００４】
【発明が解決しようとする課題】上記ＯＳＤＩＣによれ
ば、ＴＶ等の画面上に、文字あるいは図形等の表示を行
うための回路を安価に提供することができる。
ば、ＴＶ等の画面上に、文字あるいは図形等の表示を行
うための回路を安価に提供することができる。
【０００５】しかしながら、ＯＳＤＩＣは、単一色か８
色程度の色表示しか行えず、さらに多くの色を表示した
い場合には、ＯＳＤＩＣに代えて、より高価な画面表示
制御ＬＳＩ（例えばＨＤ６３４８４，μＰＤ７２１２０
等）を中心として画像用のＲＡＭおよびキャラクタ用Ｒ
ＯＭを使用する必要があった。
色程度の色表示しか行えず、さらに多くの色を表示した
い場合には、ＯＳＤＩＣに代えて、より高価な画面表示
制御ＬＳＩ（例えばＨＤ６３４８４，μＰＤ７２１２０
等）を中心として画像用のＲＡＭおよびキャラクタ用Ｒ
ＯＭを使用する必要があった。
【０００６】また、ＯＳＤＩＣでは、文字あるいは図形
の部分以外の背景部分について、１行単位でしか色を指
定できないという問題もあった。
の部分以外の背景部分について、１行単位でしか色を指
定できないという問題もあった。
【０００７】本発明の目的は、ＯＳＤＩＣに色機能を追
加または強化することにより、画面制御ＬＳＩを用いた
高価な回路によらず、高度な色機能を持たせることがで
きる画像表示回路を提供することにある。
加または強化することにより、画面制御ＬＳＩを用いた
高価な回路によらず、高度な色機能を持たせることがで
きる画像表示回路を提供することにある。
【０００８】
【課題を解決するための手段】上記目的を達成するため
に、本発明による画像表示回路は、クロック信号、水平
同期信号および垂直同期信号を受けて、これらの信号に
同期して画像を構成するドットデータを出力するオンス
クリーンディスプレイＩＣを用いた画像表示回路におい
て、ドットを表示させるための基本クロックであるドッ
トクロックをカウントし、水平同期信号でリセットされ
る第１のカウンタと、水平同期信号をカウントし、垂直
同期信号でリセットされる第２のカウンタと、該第１お
よび第２のカウンタの出力をアドレス信号とし、該アド
レス信号に対応するメモリ番地に複数ビットのカラーデ
ータを格納したＲＡＭと、該ＲＡＭの出力を前記オンス
クリーンディスプレイＩＣから出力されるドットデータ
と合成して、該ドットデータよりビット数の多い出力ド
ットデータを出力する合成回路とを備えたものである。
に、本発明による画像表示回路は、クロック信号、水平
同期信号および垂直同期信号を受けて、これらの信号に
同期して画像を構成するドットデータを出力するオンス
クリーンディスプレイＩＣを用いた画像表示回路におい
て、ドットを表示させるための基本クロックであるドッ
トクロックをカウントし、水平同期信号でリセットされ
る第１のカウンタと、水平同期信号をカウントし、垂直
同期信号でリセットされる第２のカウンタと、該第１お
よび第２のカウンタの出力をアドレス信号とし、該アド
レス信号に対応するメモリ番地に複数ビットのカラーデ
ータを格納したＲＡＭと、該ＲＡＭの出力を前記オンス
クリーンディスプレイＩＣから出力されるドットデータ
と合成して、該ドットデータよりビット数の多い出力ド
ットデータを出力する合成回路とを備えたものである。
【０００９】この画像表示回路において、好ましくは、
前記ＲＡＭに書き込むカラーデータおよび該カラーデー
タの書込用アドレスを出力するマイクロコンピュータ
と、該マイクロコンピュータからの制御信号に応じて前
記書込用アドレスと前記量カウンタの出力とを切替るセ
レクタとをさらに備える。
前記ＲＡＭに書き込むカラーデータおよび該カラーデー
タの書込用アドレスを出力するマイクロコンピュータ
と、該マイクロコンピュータからの制御信号に応じて前
記書込用アドレスと前記量カウンタの出力とを切替るセ
レクタとをさらに備える。
【００１０】
【作用】オンスクリーンディスプレイＩＣは、クロック
信号、水平同期信号および垂直同期信号を受け、これら
の信号に同期して画像を構成するドットデータを出力す
る。このドットデータは、通常、１ビットのモノクロド
ットデータであるが、３ビット程度のカラービットの場
合もある。
信号、水平同期信号および垂直同期信号を受け、これら
の信号に同期して画像を構成するドットデータを出力す
る。このドットデータは、通常、１ビットのモノクロド
ットデータであるが、３ビット程度のカラービットの場
合もある。
【００１１】第１のカウンタは、ドットを表示させるた
めの基本クロックであるドットクロックをカウントし、
水平同期信号でリセットされる。この第１のカウンタの
出力は、現在ＯＳＤＩＣが出力しているドットの水平方
向のドット位置を示す。文字単位の色指定を行う場合で
あって、かつ文字を構成する横方向ドット数が２のｎ乗
倍である場合には第１のカウンタの下位ｎビットを除く
上位のビットを使用すれば、必要なＲＡＭの容量を低減
できる。
めの基本クロックであるドットクロックをカウントし、
水平同期信号でリセットされる。この第１のカウンタの
出力は、現在ＯＳＤＩＣが出力しているドットの水平方
向のドット位置を示す。文字単位の色指定を行う場合で
あって、かつ文字を構成する横方向ドット数が２のｎ乗
倍である場合には第１のカウンタの下位ｎビットを除く
上位のビットを使用すれば、必要なＲＡＭの容量を低減
できる。
【００１２】第２のカウンタは、水平同期信号をカウン
トし、垂直同期信号でリセットされる。この第２のカウ
ンタの出力は、現在ＯＳＤＩＣが出力しているドットの
垂直方向の位置（ライン位置）を示す。文字単位の色指
定を行う場合であって、かつ文字を構成する縦方向ドッ
ト数が２のｎ乗倍である場合には第２のカウンタの下位
ｎビットを除く上位のビットを使用すれば、必要なＲＡ
Ｍの容量を低減できる。
トし、垂直同期信号でリセットされる。この第２のカウ
ンタの出力は、現在ＯＳＤＩＣが出力しているドットの
垂直方向の位置（ライン位置）を示す。文字単位の色指
定を行う場合であって、かつ文字を構成する縦方向ドッ
ト数が２のｎ乗倍である場合には第２のカウンタの下位
ｎビットを除く上位のビットを使用すれば、必要なＲＡ
Ｍの容量を低減できる。
【００１３】ＲＡＭは、該第１および第２のカウンタの
出力をアドレス信号とし、該アドレス信号に対応するメ
モリ番地に複数ビットのカラーデータを格納する。した
がって、このＲＡＭには、画面上のドットあるいは文字
の位置に応じて、その位置の色をＯＳＤＩＣとは関係な
く任意に（そのビット数で表わされる色数の範囲内で）
指定することができる。
出力をアドレス信号とし、該アドレス信号に対応するメ
モリ番地に複数ビットのカラーデータを格納する。した
がって、このＲＡＭには、画面上のドットあるいは文字
の位置に応じて、その位置の色をＯＳＤＩＣとは関係な
く任意に（そのビット数で表わされる色数の範囲内で）
指定することができる。
【００１４】合成回路は、ＲＡＭの出力をオンスクリー
ンディスプレイＩＣから出力されるドットデータと合成
して、該ドットデータよりビット数の多い出力ドットデ
ータを出力する。すなわち、表示可能な色数を増加させ
ることができる。
ンディスプレイＩＣから出力されるドットデータと合成
して、該ドットデータよりビット数の多い出力ドットデ
ータを出力する。すなわち、表示可能な色数を増加させ
ることができる。
【００１５】
【実施例】まず、図１〜図４により、本発明の第１の実
施例を説明する。
施例を説明する。
【００１６】図１は、本実施例による画像表示回路の概
略構成を示す。本回路は、ＯＳＤＩＣ１、水平位置カウ
ンタ２、垂直位置カウンタ３、ＲＡＭ（ランダムアクセ
スメモリ：読出書込可能メモリ）４、合成回路１０から
なる。合成回路１０は３個のアンドゲートからなる。
略構成を示す。本回路は、ＯＳＤＩＣ１、水平位置カウ
ンタ２、垂直位置カウンタ３、ＲＡＭ（ランダムアクセ
スメモリ：読出書込可能メモリ）４、合成回路１０から
なる。合成回路１０は３個のアンドゲートからなる。
【００１７】ＯＳＤＩＣ１は、通常、ドットクロック
（ＤＯＴＣＬＯＣＫ）、および水平同期信号（Ｈ．ＳＹ
ＮＣ）および垂直同期信号（Ｖ．ＳＹＮＣ）を受けて、
モノクロのドット信号Ｖｏを出力する。本実施例のＯＳ
ＤＩＣ１は、図２に示すように、１文字８ドット×８ド
ットで、１画面水平方向８文字、垂直方向６行の表示を
行うものとする。
（ＤＯＴＣＬＯＣＫ）、および水平同期信号（Ｈ．ＳＹ
ＮＣ）および垂直同期信号（Ｖ．ＳＹＮＣ）を受けて、
モノクロのドット信号Ｖｏを出力する。本実施例のＯＳ
ＤＩＣ１は、図２に示すように、１文字８ドット×８ド
ットで、１画面水平方向８文字、垂直方向６行の表示を
行うものとする。
【００１８】図３に示すように、水平位置カウンタ２
は、６ビットのカウンタからなり、ドットクロックをカ
ウントし、水平同期信号でリセットされる。すなわち、
水平位置カウンタ２は、ＯＳＤＩＣ１が現在出力してい
る（表示している）ドットの水平方向位置を示す。同様
に、垂直位置カウンタ３は、６ビットのカウンタからな
り、水平同期信号パルスをカウントし、垂直同期信号で
リセットされる。すなわち、垂直位置カウンタ３は、Ｏ
ＳＤＩＣ現在出力しているドットの垂直方向位置を示
す。水平位置カウンタ２および垂直位置カウンタ３の各
々の上位３ビット出力（Ｑ３〜Ｑ５）は、ＲＡＭ４のア
ドレス端子（Ａ０〜Ａ５）にそれぞれ接続される。水平
位置カウンタ２の出力Ｑ３はドットクロックが８個入力
される毎に反転し、垂直位置カウンタ３の出力Ｑ３も同
様に水平同期信号パルスが８個入力される毎に反転す
る。ここで、それぞれの“８個”は図２の１文字の水平
方向および垂直方向の構成ドット数に対応している。こ
れによって、ＲＡＭ４には、画面上における現在表示し
ている文字の位置を与えることになる。
は、６ビットのカウンタからなり、ドットクロックをカ
ウントし、水平同期信号でリセットされる。すなわち、
水平位置カウンタ２は、ＯＳＤＩＣ１が現在出力してい
る（表示している）ドットの水平方向位置を示す。同様
に、垂直位置カウンタ３は、６ビットのカウンタからな
り、水平同期信号パルスをカウントし、垂直同期信号で
リセットされる。すなわち、垂直位置カウンタ３は、Ｏ
ＳＤＩＣ現在出力しているドットの垂直方向位置を示
す。水平位置カウンタ２および垂直位置カウンタ３の各
々の上位３ビット出力（Ｑ３〜Ｑ５）は、ＲＡＭ４のア
ドレス端子（Ａ０〜Ａ５）にそれぞれ接続される。水平
位置カウンタ２の出力Ｑ３はドットクロックが８個入力
される毎に反転し、垂直位置カウンタ３の出力Ｑ３も同
様に水平同期信号パルスが８個入力される毎に反転す
る。ここで、それぞれの“８個”は図２の１文字の水平
方向および垂直方向の構成ドット数に対応している。こ
れによって、ＲＡＭ４には、画面上における現在表示し
ている文字の位置を与えることになる。
【００１９】ＲＡＭ４は、図３に示すように、６ビット
のアドレス入力端子（Ａ０〜Ａ５）および４ビットのデ
ータ端子（Ｄ０〜Ｄ３）を有する。図４に示すように、
ＲＡＭ４の記憶領域は、６ビットアドレスに対応する６
４のメモリ番地のうち４８のメモリ番地のビットＤ０〜
Ｄ２を用いる。この“４８”は図２の画面における文字
の総数に対応している。このＲＡＭ４の各メモリ番地に
所望のビット値を格納することにより、次に述べるよう
に、その文字位置の文字に任意の色を与えることができ
る。
のアドレス入力端子（Ａ０〜Ａ５）および４ビットのデ
ータ端子（Ｄ０〜Ｄ３）を有する。図４に示すように、
ＲＡＭ４の記憶領域は、６ビットアドレスに対応する６
４のメモリ番地のうち４８のメモリ番地のビットＤ０〜
Ｄ２を用いる。この“４８”は図２の画面における文字
の総数に対応している。このＲＡＭ４の各メモリ番地に
所望のビット値を格納することにより、次に述べるよう
に、その文字位置の文字に任意の色を与えることができ
る。
【００２０】ＲＡＭ４のＤ０ビットを赤（Ｒ）に対応付
け、Ｄ１ビットを緑（Ｇ）に対応付け、Ｄ２ビットを青
（Ｂ）に対応付ける。図１から分かるように、ＲＡＭ４
の出力はＯＳＤＩＣの出力と同期して出力されるので、
ＯＳＤＩＣ１から出力される特定の位置の文字の出力ビ
ット“１”に代えて、その文字についてＲＡＭ４内で指
定した色データ“Ｄ０Ｄ１Ｄ２”を出力することができ
る。例えば、ＲＡＭ４のメモリ番地８に特定の色データ
“Ｄ０Ｄ１Ｄ２”を設定しておくことにより、画面上で
番号８の文字に対してその色を付与することができる。
け、Ｄ１ビットを緑（Ｇ）に対応付け、Ｄ２ビットを青
（Ｂ）に対応付ける。図１から分かるように、ＲＡＭ４
の出力はＯＳＤＩＣの出力と同期して出力されるので、
ＯＳＤＩＣ１から出力される特定の位置の文字の出力ビ
ット“１”に代えて、その文字についてＲＡＭ４内で指
定した色データ“Ｄ０Ｄ１Ｄ２”を出力することができ
る。例えば、ＲＡＭ４のメモリ番地８に特定の色データ
“Ｄ０Ｄ１Ｄ２”を設定しておくことにより、画面上で
番号８の文字に対してその色を付与することができる。
【００２１】本実施例では、文字単位の色の追加を行う
ようにしたが、カウンタ２、３の出力ビットすべてを用
い、ＲＡＭ４を１２ビットアドレスとすれば、ドット単
位に色の追加を行うようにすることも可能である。
ようにしたが、カウンタ２、３の出力ビットすべてを用
い、ＲＡＭ４を１２ビットアドレスとすれば、ドット単
位に色の追加を行うようにすることも可能である。
【００２２】次に、図５に、１文字の構成を縦１６ドッ
ト、横１２ドット、画面構成を水平方向１９文字（２２
８ドット）、垂直方向１１行（１７６ライン）とした場
合の本発明の第２の実施例の構成を示す。
ト、横１２ドット、画面構成を水平方向１９文字（２２
８ドット）、垂直方向１１行（１７６ライン）とした場
合の本発明の第２の実施例の構成を示す。
【００２３】マイコン８およびＯＳＤＩＣ１は、従来の
回路構成要素である。このＯＳＤＩＣ１は、マイコン８
からのクロックを受けてドットクロック１１を出力する
タイプのものである。このドットクロック１１は、図１
の場合と同様、水平位置カウンタ２へ入力される。水平
位置カウンタ２は、ドットクロック１１をカウントし、
水平同期信号でリセットされる。これにより、カウント
出力と画面上水平位置とが対応する。同様に、垂直位置
カウンタ３は水平同期信号をカウントし、垂直同期信号
でリセットされる。これにより、カウント出力と画面上
垂直位置とが対応する。この例では、上記の文字構成お
よび画面構成に応じて、水平カウンタ、垂直カウンタと
もに８ビットのカウンタを用いる。図１の場合と同様、
文字単位に色を付加するために、縦方向については、カ
ウンタ４の出力の下位４ビットを使用せず、残りの上位
４ビット（Ｖ０〜Ｖ４で表わす）を用いる。
回路構成要素である。このＯＳＤＩＣ１は、マイコン８
からのクロックを受けてドットクロック１１を出力する
タイプのものである。このドットクロック１１は、図１
の場合と同様、水平位置カウンタ２へ入力される。水平
位置カウンタ２は、ドットクロック１１をカウントし、
水平同期信号でリセットされる。これにより、カウント
出力と画面上水平位置とが対応する。同様に、垂直位置
カウンタ３は水平同期信号をカウントし、垂直同期信号
でリセットされる。これにより、カウント出力と画面上
垂直位置とが対応する。この例では、上記の文字構成お
よび画面構成に応じて、水平カウンタ、垂直カウンタと
もに８ビットのカウンタを用いる。図１の場合と同様、
文字単位に色を付加するために、縦方向については、カ
ウンタ４の出力の下位４ビットを使用せず、残りの上位
４ビット（Ｖ０〜Ｖ４で表わす）を用いる。
【００２４】横方向については、ドット数（１２ドッ
ト）が２のｎ乗倍ではないので、特定の下位ビットの不
使用では対処出来ない。そこで、この１２ドット（ａ，
ｂ，ｃ，…ｌ）を４ドットずつに３分割し、各４ドット
単位にＲＡＭ４のメモリ番地を割り当てることとする。
これは、擬似的に文字構成を横４ドットにしたことに相
当する。文字単位に色を指定するには、ＲＡＭ４の同一
の文字に対する３つの番地には同一の色データを設定す
る必要がある。この構成では、カウンタ２の下位２ビッ
トを不使用とし、残りの上位６ビット（Ｈ０〜Ｈ５と表
わす）を用いればよい。ＲＡＭ４には３×２０９＝６７
２個のメモリ番地が必要となる。これはＲＡＭ４に１０
ビットのアドレス入力を必要とすることを意味する。
ト）が２のｎ乗倍ではないので、特定の下位ビットの不
使用では対処出来ない。そこで、この１２ドット（ａ，
ｂ，ｃ，…ｌ）を４ドットずつに３分割し、各４ドット
単位にＲＡＭ４のメモリ番地を割り当てることとする。
これは、擬似的に文字構成を横４ドットにしたことに相
当する。文字単位に色を指定するには、ＲＡＭ４の同一
の文字に対する３つの番地には同一の色データを設定す
る必要がある。この構成では、カウンタ２の下位２ビッ
トを不使用とし、残りの上位６ビット（Ｈ０〜Ｈ５と表
わす）を用いればよい。ＲＡＭ４には３×２０９＝６７
２個のメモリ番地が必要となる。これはＲＡＭ４に１０
ビットのアドレス入力を必要とすることを意味する。
【００２５】また、ＲＡＭ４へのデータ書込時のアドレ
スをマイコン８から与えるために、ＲＡＭ４へ与えるア
ドレスをラインセレクタ５、６、７により、マイコン８
からのアドレスと、水平位置カウンタ２および垂直位置
カウンタ３からのアドレスとを切替選択できるようにし
てある。データ書込時には、マイコン８からのセレクタ
制御信号１２により、ラインセレクタ５〜７をマイコン
８側に切替るとともに、スリーステートバッファ９をハ
イインピーダンス状態から導通状態とし、ＲＡＭ４のデ
ータラインとマイコン８のデータラインとを接続する。
この後、任意の文字に対応したＲＡＭ４内のメモリ番地
に所望のデータを書き込む。このデータの書込は、垂直
同期信号をマイコン８へも入力して垂直帰線期間を検出
し、この期間内に行うようにしている。これは、画面表
示期間にデータを書き換えることにより画面の乱れが発
生するのを防止するためである。
スをマイコン８から与えるために、ＲＡＭ４へ与えるア
ドレスをラインセレクタ５、６、７により、マイコン８
からのアドレスと、水平位置カウンタ２および垂直位置
カウンタ３からのアドレスとを切替選択できるようにし
てある。データ書込時には、マイコン８からのセレクタ
制御信号１２により、ラインセレクタ５〜７をマイコン
８側に切替るとともに、スリーステートバッファ９をハ
イインピーダンス状態から導通状態とし、ＲＡＭ４のデ
ータラインとマイコン８のデータラインとを接続する。
この後、任意の文字に対応したＲＡＭ４内のメモリ番地
に所望のデータを書き込む。このデータの書込は、垂直
同期信号をマイコン８へも入力して垂直帰線期間を検出
し、この期間内に行うようにしている。これは、画面表
示期間にデータを書き換えることにより画面の乱れが発
生するのを防止するためである。
【００２６】ＲＡＭ４のデータは１番地４ビット構成で
あるが、後述するようにビット数を増加させて、表示可
能な色数を増加させることも可能である。
あるが、後述するようにビット数を増加させて、表示可
能な色数を増加させることも可能である。
【００２７】図５の合成回路１０は、図８に示すよう
に、３個のアンドゲート８１、８２、８３からなる。Ｒ
ＡＭ４には、Ｄ０ビットにＲ値、Ｄ１ビットにＧ値、Ｄ
２ビットにＢ値を格納しておき、ＯＳＤＩＣ１からのモ
ノクロ出力ＶｏとＤ０ビットとのアンド出力をＲ信号、
ＶｏとＤ１ビットとのアンド出力をＧ信号、ＶｏとＤ２
ビットとのアンド出力をＢ信号とする。これにより、８
色のカラー表示が実現される。
に、３個のアンドゲート８１、８２、８３からなる。Ｒ
ＡＭ４には、Ｄ０ビットにＲ値、Ｄ１ビットにＧ値、Ｄ
２ビットにＢ値を格納しておき、ＯＳＤＩＣ１からのモ
ノクロ出力ＶｏとＤ０ビットとのアンド出力をＲ信号、
ＶｏとＤ１ビットとのアンド出力をＧ信号、ＶｏとＤ２
ビットとのアンド出力をＢ信号とする。これにより、８
色のカラー表示が実現される。
【００２８】図９は、ＲＡＭ４として、８ビットデータ
のものを用い、Ｄ０，Ｄ１に２ビットのＲデータ、Ｄ
２，Ｄ３に２ビットのＧデータ、Ｄ４，Ｄ５に３ビット
のＢデータを格納した場合を示す。合成回路１０では、
各色の２ビットデータをＤ／Ａ変換回路９１〜９３でＤ
／Ａ変換した信号とＶｏとのアンドをとる。この場合の
アンド回路９４〜９６はアナログレベルの出力を得られ
るものとする。勿論、ディスプレイは、アナログレベル
入力対応のものとする必要がある。これにより、２の６
乗（３２）色の表示が可能となる。
のものを用い、Ｄ０，Ｄ１に２ビットのＲデータ、Ｄ
２，Ｄ３に２ビットのＧデータ、Ｄ４，Ｄ５に３ビット
のＢデータを格納した場合を示す。合成回路１０では、
各色の２ビットデータをＤ／Ａ変換回路９１〜９３でＤ
／Ａ変換した信号とＶｏとのアンドをとる。この場合の
アンド回路９４〜９６はアナログレベルの出力を得られ
るものとする。勿論、ディスプレイは、アナログレベル
入力対応のものとする必要がある。これにより、２の６
乗（３２）色の表示が可能となる。
【００２９】図１０は、８色のＯＳＤＩＣの出力ＶＲ，
ＶＧ，ＶＢに対して、輝度信号（Ｉ）を付加することに
より、８色から１６色にするための合成回路１０を示
す。このＯＳＤＩＣでは背景色が１行単位でしか指定で
きない。そこで、ＲＡＭ４にはＤ０，Ｄ１，Ｄ２として
背景色データ（ＢＲ，ＢＧ，ＢＢ）を格納する。また、
Ｄ３として輝度信号Ｉを格納する。合成回路１０は、Ｖ
Ｒ，ＶＧ，ＶＢをそれぞれ反転するインバータ１０１，
１０２，１０３と、それぞれこれらインバータの出力と
Ｄ０，Ｄ１，Ｄ２のアンドをとるアンドゲート１０４，
１０５，１０６と、これらアンドゲート１０４，１０
５，１０６の出力とＶＲ，ＶＧ，ＶＢとのオアをとるオ
アゲート１０８，１０９，１１０と、Ｄ３とＶｏのアン
ドをとるアンドゲートからなる。ＶＲ，ＶＧ，ＶＢは、
文字表示以外の区間で“０”（Ｌｏｗ）となっているの
で、この区間でのみＤ０〜Ｄ２のデータを加算すること
により、背景色を指定の色とすることができる。また、
文字色数は輝度信号Ｉにより倍となる。勿論、ディスプ
レイは輝度信号Ｉの入力を備えたものとする必要があ
る。
ＶＧ，ＶＢに対して、輝度信号（Ｉ）を付加することに
より、８色から１６色にするための合成回路１０を示
す。このＯＳＤＩＣでは背景色が１行単位でしか指定で
きない。そこで、ＲＡＭ４にはＤ０，Ｄ１，Ｄ２として
背景色データ（ＢＲ，ＢＧ，ＢＢ）を格納する。また、
Ｄ３として輝度信号Ｉを格納する。合成回路１０は、Ｖ
Ｒ，ＶＧ，ＶＢをそれぞれ反転するインバータ１０１，
１０２，１０３と、それぞれこれらインバータの出力と
Ｄ０，Ｄ１，Ｄ２のアンドをとるアンドゲート１０４，
１０５，１０６と、これらアンドゲート１０４，１０
５，１０６の出力とＶＲ，ＶＧ，ＶＢとのオアをとるオ
アゲート１０８，１０９，１１０と、Ｄ３とＶｏのアン
ドをとるアンドゲートからなる。ＶＲ，ＶＧ，ＶＢは、
文字表示以外の区間で“０”（Ｌｏｗ）となっているの
で、この区間でのみＤ０〜Ｄ２のデータを加算すること
により、背景色を指定の色とすることができる。また、
文字色数は輝度信号Ｉにより倍となる。勿論、ディスプ
レイは輝度信号Ｉの入力を備えたものとする必要があ
る。
【００３０】
【発明の効果】本発明により、単色の表示機能のＯＳＤ
ＩＣを用いて、多色の表示が可能となり、画面表示制御
ＬＳＩ、表示用ＲＡＭ、文字用ＲＯＭを用いた画像回路
よりも安価な回路を提供することができる。また、８色
程度の色表示可能なＯＳＤＩＣであっても、画面表示制
御ＬＳＩを用いることなく、さらに多色化が可能であ
る。 また、文字の背景部分の着色についても１行単位
より細かい単位で色の変更が可能となる。
ＩＣを用いて、多色の表示が可能となり、画面表示制御
ＬＳＩ、表示用ＲＡＭ、文字用ＲＯＭを用いた画像回路
よりも安価な回路を提供することができる。また、８色
程度の色表示可能なＯＳＤＩＣであっても、画面表示制
御ＬＳＩを用いることなく、さらに多色化が可能であ
る。 また、文字の背景部分の着色についても１行単位
より細かい単位で色の変更が可能となる。
【図１】本発明の画像表示回路の実施例の構成を示すブ
ロック図。
ロック図。
【図２】図１の画像表示回路における文字構成および画
面構成を示す説明図。
面構成を示す説明図。
【図３】図１のカウンタおよびＲＡＭの接続関係の説明
図。
図。
【図４】図１のＲＡＭの構成の説明図。
【図５】本発明の第２の実施例の構成を示すブロック
図。
図。
【図６】図５の画像表示回路における文字構成および画
面構成の説明図。
面構成の説明図。
【図７】図５の画像表示回路におけるＲＡＭの構成の説
明図。
明図。
【図８】図５の画像表示回路における合成回路１０の構
成の一例を示す回路図。
成の一例を示す回路図。
【図９】図５の画像表示回路における合成回路１０の構
成の他の例を示す回路図。
成の他の例を示す回路図。
【図１０】図５の画像表示回路の変形例における合成回
路１０の構成の一例を示す回路図。
路１０の構成の一例を示す回路図。
１…オンスクリーンディスプレイＩＣ（ＯＳＤＩＣ）、
２…水平位置カウンタ、３…垂直位置カウンタ、４…Ｒ
ＡＭ、５〜７…ラインセレクタ、８…マイコン、９…ス
リーステートバッファ、１０…合成回路、１１…ドット
クロック、１２…セレクタ制御信号。
２…水平位置カウンタ、３…垂直位置カウンタ、４…Ｒ
ＡＭ、５〜７…ラインセレクタ、８…マイコン、９…ス
リーステートバッファ、１０…合成回路、１１…ドット
クロック、１２…セレクタ制御信号。
Claims (5)
- 【請求項１】クロック信号、水平同期信号および垂直同
期信号を受けて、これらの信号に同期して画像を構成す
るドットデータを出力するオンスクリーンディスプレイ
ＩＣを用いた画像表示回路において、 ドットを表示させるための基本クロックであるドットク
ロックをカウントし、水平同期信号でリセットされる第
１のカウンタと、 水平同期信号をカウントし、垂直同期信号でリセットさ
れる第２のカウンタと、 該第１および第２のカウンタの出力をアドレス信号と
し、該アドレス信号に対応するメモリ番地に複数ビット
のカラーデータを格納したＲＡＭと、 該ＲＡＭの出力を前記オンスクリーンディスプレイＩＣ
から出力されるドットデータと合成して、該ドットデー
タよりビット数の多い出力ドットデータを出力する合成
回路とを備えたことを特徴とする画像表示回路。 - 【請求項２】前記ＲＡＭに書き込むカラーデータおよび
該カラーデータの書込用アドレスを出力するマイクロコ
ンピュータと、該マイクロコンピュータからの制御信号
に応じて前記書込用アドレスと前記量カウンタの出力と
を切替るセレクタとをさらに備えたことを特徴とする請
求項１記載の画像表示回路。 - 【請求項３】前記オンスクリーンディスプレイＩＣが１
ビットのモノクロドットデータＶｏを出力する場合、前
記ＲＡＭには３ビットのカラーデータＲ，Ｇ，Ｂを格納
しておき、前記合成回路は、前記ＲＡＭから出力される
複数ビットのカラーデータＲ，Ｇ，Ｂの各ビットと前記
モノクロドットデータＶｏとのアンド出力を３ビット出
力ドットデータとすることを特徴とする請求項１記載の
画像表示回路。 - 【請求項４】前記オンスクリーンディスプレイＩＣが１
ビットのモノクロドットデータＶｏを出力する場合、前
記ＲＡＭには６ビットのカラーデータＲ１，Ｒ２，Ｇ
１，Ｇ２，Ｂ１，Ｂ２を格納しておき、前記合成回路
は、前記カラーデータの各色２ビットをＤ／Ａ変換した
信号と前記モノクロドットデータＶｏとのアナログレベ
ルのアンド出力を３ビット出力ドットデータとすること
を特徴とする請求項１記載の画像表示回路。 - 【請求項５】前記オンスクリーンディスプレイＩＣが３
ビットのカラーデータＶＲ，ＶＧ，ＶＢおよびモノクロ
ドットデータＶｏを出力する場合、前記ＲＡＭには３ビ
ットの背景色データＢＲ，ＢＧ，ＢＢおよび１ビットの
輝度信号ビットＩを格納しておき、前記合成回路は、前
記カラーデータＶＲ，ＶＧ，ＶＢがオール“０”のとき
当該カラーデータに前記背景色データをビット単位に加
算するとともに、前記モノクロドットデータＶｏと前記
輝度信号ビットＩとのアンド出力を出力輝度信号ビット
とし、該出力輝度信号ビットと前記カラーデータＶＲ，
ＶＧ，ＶＢとを４ビット出力ドットデータとすることを
特徴とする請求項１記載の画像表示回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24820292A JP3335198B2 (ja) | 1992-09-17 | 1992-09-17 | 画像表示回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24820292A JP3335198B2 (ja) | 1992-09-17 | 1992-09-17 | 画像表示回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0695639A true JPH0695639A (ja) | 1994-04-08 |
| JP3335198B2 JP3335198B2 (ja) | 2002-10-15 |
Family
ID=17174717
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24820292A Expired - Fee Related JP3335198B2 (ja) | 1992-09-17 | 1992-09-17 | 画像表示回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3335198B2 (ja) |
-
1992
- 1992-09-17 JP JP24820292A patent/JP3335198B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP3335198B2 (ja) | 2002-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4823120A (en) | Enhanced video graphics controller | |
| JP2572373B2 (ja) | カラ−デイスプレイ装置 | |
| US4991122A (en) | Weighted mapping of color value information onto a display screen | |
| US5430464A (en) | Compressed image frame buffer for high resolution full color, raster displays | |
| JP3385135B2 (ja) | オン・スクリーン・ディスプレイ装置 | |
| JPH01112285A (ja) | 低照度画像表示方法およびビデオデイスプレイ制御装置 | |
| JPH0426471B2 (ja) | ||
| US5442379A (en) | High speed RAMDAC with reconfigurable color palette | |
| JPH0651752A (ja) | ビジュアルデータ処理装置 | |
| US5250928A (en) | Graphics decoder | |
| US4853681A (en) | Image frame composing circuit utilizing color look-up table | |
| US4727423A (en) | Video data processing circuit employing plural parallel-to-serial converters and look-up tables | |
| JP3335198B2 (ja) | 画像表示回路 | |
| JP2023505888A (ja) | 低消費動作モードを有するディスプレイスクリーンを備えたデバイス | |
| JPS638476B2 (ja) | ||
| JPH0664452B2 (ja) | デイジタル表示システム | |
| US4780708A (en) | Display control system | |
| SU1658419A1 (ru) | Устройство обработки и отображени цветных полутоновых и графических изображений | |
| JPH0413894Y2 (ja) | ||
| JPH0836377A (ja) | ルックアップテーブル装置 | |
| JPS59141976A (ja) | ビデオ信号合成方法及び装置 | |
| JPH04336596A (ja) | 図形表示装置 | |
| JPS6030286A (ja) | 表示回路 | |
| JPH06161409A (ja) | ルックアップテーブルメモリ書換え方法およびルックアップテーブルメモリを持つディスプレイ装置 | |
| JPH0121512B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |