JP2023505888A - 低消費動作モードを有するディスプレイスクリーンを備えたデバイス - Google Patents
低消費動作モードを有するディスプレイスクリーンを備えたデバイス Download PDFInfo
- Publication number
- JP2023505888A JP2023505888A JP2022535774A JP2022535774A JP2023505888A JP 2023505888 A JP2023505888 A JP 2023505888A JP 2022535774 A JP2022535774 A JP 2022535774A JP 2022535774 A JP2022535774 A JP 2022535774A JP 2023505888 A JP2023505888 A JP 2023505888A
- Authority
- JP
- Japan
- Prior art keywords
- image
- display
- row
- display screen
- mode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims description 105
- 238000000034 method Methods 0.000 claims description 14
- 230000000977 initiatory effect Effects 0.000 claims description 4
- 230000005540 biological transmission Effects 0.000 description 4
- 230000000295 complement effect Effects 0.000 description 4
- 230000005855 radiation Effects 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004040 coloring Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000008447 perception Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
- G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3266—Details of drivers for scan electrodes
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2085—Special arrangements for addressing the individual elements of the matrix, other than by driving respective rows and columns in combination
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3275—Details of drivers for data electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
- G09G2330/022—Power management, e.g. power saving in absence of operation, e.g. no data being entered during a predetermined time
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2340/00—Aspects of display data processing
- G09G2340/04—Changes in size, position or resolution of an image
- G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2360/00—Aspects of the architecture of display systems
- G09G2360/02—Graphics controller able to handle multiple formats, e.g. input or output formats
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2360/00—Aspects of the architecture of display systems
- G09G2360/16—Calculation or use of calculated indices related to luminance levels in display data
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2360/00—Aspects of the architecture of display systems
- G09G2360/18—Use of a frame buffer in a display terminal, inclusive of the display panel
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Nonlinear Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Chemical & Material Sciences (AREA)
- Mathematical Physics (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
- Led Device Packages (AREA)
Abstract
【解決手段】本明細書は、第1行及び第1列を夫々含む行及び列に配置された表示画素を有するディスプレイスクリーンを備えたデバイス(40)に関する。デバイスは、第1のモードで第1行及び第1列での第1の画像の表示を開始して、第2のモードで第1行とは異なる行及び/又は第1列とは異なる列での第2の画像(IM)の表示を開始するように構成されているディスプレイスクリーン制御回路を更に備えている。
Description
本開示は、ディスプレイスクリーン、特に低電力動作モードを有するディスプレイスクリーンを備えたデバイスに関する。
ある用途では、ディスプレイスクリーンを備えたデバイスの電力消費量を削減することが重要である。これは、セルの電池から電力が供給される少なくとも1つのディスプレイスクリーンを備えたスタンドアロンのバーチャルリアリティヘッドセットの場合であり得る。
画像がディスプレイスクリーンに表示されないディスプレイスクリーンの低電力モードとも称される低電力動作モードを設けることが知られている。しかしながら、低電力モードでも、幾つかのデータ、例えばデータ又は時間がディスプレイスクリーンに表示されたままであることが望ましい場合がある。低電力モードでの画像表示中に電力が供給されるディスプレイスクリーンの表示画素の数が減少するように、低電力モードで表示される映像は、一般にディスプレイスクリーンのサイズに対して小さい寸法を有するため、低電力モードでの電力消費量を制限することが可能である。しかしながら、大きさが小さい画像が表示される場合、低電力モードでの電力消費量を更に削減することが望ましい。
従って、実施形態の目的は、前述したデバイスの不利点の内の少なくとも一部を克服する、低電力モードを有するディスプレイスクリーンを備えたデバイスを提供することである。
実施形態の別の目的によれば、デバイスの低電力モードでの電力消費量を削減する。
実施形態の別の目的によれば、大きさが減少した映像を低電力モードでディスプレイスクリーンに表示する。
実施形態は、ディスプレイスクリーンを備えているデバイスであって、前記ディスプレイスクリーンは、第1行及び第1列を夫々含む行及び列に配置された表示画素を有しており、前記デバイスは、第1のモードで第1行及び第1列での第1の画像の表示を開始して、第2のモードで前記第1行とは異なる行の1つ及び/又は前記第1列とは異なる列の1つでの第2の画像の表示を開始するように構成されているディスプレイスクリーン制御回路を更に備えている、デバイスを提供する。
実施形態によれば、前記デバイスは、第1のメモリセルを含む一連のメモリセルを有するシフトレジスタと、前記第1のモードでは、前記第1の画像に関連する第1の画像データを前記第1のメモリセルに連続して送出し、前記第2のモードでは、前記第2の画像に関連する第2の画像データを、前記第1のメモリセル以外の前記メモリセルの1つに連続して送出するように構成されているデータ送出回路とを更に備えている。
実施形態によれば、前記デバイスは、第1のビットを含む第1のバイナリメッセージが記憶されている第1のメモリを更に備えており、前記第1のビットは、前記ディスプレイスクリーンの列の1つに夫々に関連付けられており、前記第1のビットの1つが第1の状態であり、他の第1のビットは夫々第2の状態である。
実施形態によれば、前記デバイスは、第2のビットを含む第2のバイナリメッセージが記憶されている第2のメモリを更に備えており、前記第2のビットは、前記ディスプレイスクリーンの行の1つに夫々に関連付けられており、前記第2のビットの1つが第3の状態であり、他の第2のビットは夫々第4の状態である。
実施形態によれば、前記第2の画像は画像画素を有し、前記画像画素の数は前記ディスプレイスクリーンの表示画素の数より小さい。
実施形態によれば、前記表示画素は、発光ダイオードを含む表示回路と、発光ダイオード制御回路とを夫々有している。
実施形態によれば、各表示画素の前記発光ダイオード制御回路は、デジタル信号又はアナログ信号を受信するように構成されている。
実施形態によれば、前記ディスプレイスクリーン制御回路は、前記第2のモードで、前記第2の画像の表示が開始する行とは異なる行の1つでの第3の画像の表示を開始するように構成されている。
実施形態は、第1行及び第1列を夫々含む行及び列に配置された表示画素を有するディスプレイスクリーンを制御するための方法であって、
- 第1のモードで、前記第1行及び前記第1列での第1の画像の表示を開始するステップ、並びに、
- 第2のモードで、前記第1行とは異なる行の1つ及び/又は前記第1列とは異なる列の1つでの第2の画像の表示を開始するステップ
を有する、方法を更に提供する。
- 第1のモードで、前記第1行及び前記第1列での第1の画像の表示を開始するステップ、並びに、
- 第2のモードで、前記第1行とは異なる行の1つ及び/又は前記第1列とは異なる列の1つでの第2の画像の表示を開始するステップ
を有する、方法を更に提供する。
実施形態によれば、前記方法では、第1のメモリセルを含む一連のメモリセルを有するシフトレジスタに対して、前記第1のモードで、前記第1の画像に関連する第1の画像データを前記第1のメモリセルに連続して送出し、前記第2のモードで、前記第2の画像に関連する第2の画像データを、前記第1のメモリセル以外の前記メモリセルの1つに連続して送出する。
実施形態によれば、前記方法では、前記第2のモードで、前記第2の画像の表示が開始する行とは異なる行の1つでの第3の画像の表示を開始する。
前述及び他の特徴及び利点は、添付図面を参照して本発明を限定するものではない実例として与えられる以下の特定の実施形態に詳細に記載されている。
同様の特徴が、様々な図で同様の参照符号によって示されている。特に、様々な実施形態に共通する構造的特徴及び/又は機能的特徴は同一の参照符号を有してもよく、同一の構造特性、寸法特性及び材料特性を有してもよい。明瞭化のために、本明細書に記載されている実施形態の理解に有用なステップ及び要素のみが示されて詳細に記載されている。
特に示されていない場合、共に接続された2つの要素を参照するとき、これは、導体以外のいかなる中間要素も無しの直接接続を表し、共に連結された2つの要素を参照するとき、これは、これら2つの要素が接続され得るか、又は一若しくは複数の他の要素を介して連結され得ることを表す。更に、「0」と示される第1の一定の状態、例えば低状態と「1」と示される第2の一定の状態、例えば高状態との間で交互に生じる信号が、「二値信号」と称される。同じ電子回路の異なる二値信号の高状態及び低状態は異なってもよい。実際、二値信号は、高状態又は低状態で完全に一定でなくてもよい電圧又は電流に対応してもよい。
以下の開示では、特に指定されていない場合、「前」、「後ろ」、「最上部」、「底部」、「左」、「右」などの絶対位置、若しくは「上方」、「下方」、「上側」、「下側」などの相対位置を限定する文言、又は「水平」、「垂直」などの向きを限定する文言を参照するとき、この文言は図面の向きを指す。特に指定されていない場合、「約」、「略」、「実質的に」及び「程度」という表現は、該当する値の10%以内、好ましくは5%以内を意味する。
画像の画素は、ディスプレイスクリーンによって表示される画像の単位素子に相当する。ディスプレイスクリーンがカラー画像のディスプレイスクリーンである場合、ディスプレイスクリーンは、各画像画素を表示するために、実質的に単一色(例えば赤色、緑色又は青色)の光放射線を夫々放射する表示サブ画素とも称される少なくとも3つの発光素子及び/又は光強度調整素子を一般に備えている。3つの表示サブ画素によって放射される放射線を重ね合わせることにより、表示画像の画素に対応する色付けの感覚が観察者に与えられる。この場合、画像の画素を表示するために使用される3つの表示サブ画素によって形成される集合体がディスプレイスクリーンの表示画素と称される。
映像をディスプレイスクリーンに表示する際に、フレームとも称される連続する画像を、一般に50Hz~240 Hzの範囲内のリフレッシュレートとも称される表示周波数でディスプレイスクリーンに表示する。
図1A~図1Dは、表示デバイス5 のディスプレイスクリーン10にフレームを表示する方法の連続的なステップを示す。ディスプレイスクリーン10は、M行及びN列に配置された表示画素Pixi,jのアレイを備えており、iは1~Mの範囲内の整数であり、jは1~Nの範囲内の整数である。例として、Mは1~2,000 の範囲内の整数であり、Nは1~4,000 の範囲内の整数である。例として、図1A~図1Dでは、Mは5であり、Nは12である。
表示デバイス5 は、少なくとも1つの行電極WLi によって各行の表示画素Pixi,jに連結されている選択回路SEL を更に備えている。iは1~Mの範囲内である。表示デバイス5 は、各列電極BLjの表示画素Pixi,jに連結されているデータ回路COL を更に備えている。jは1~Nの範囲内である。データ回路COL は、N個のメモリセル22j(jは1~Nの範囲内である)を有するシフトレジスタ20と、N個のメモリセル32j(jは1~Nの範囲内である)を有するバッファメモリ30とを有している。
データ回路COL は、表示する画像画素に関連する情報を含むデジタル画像信号DATAを受信する。各メモリセル22j及び各メモリセル32jは、1つの表示画素に関連する情報を含むデジタル画像信号を記憶してもよい。選択回路SEL 及びデータ回路COL は、同期信号SYNC、例えば二値信号を受信する。第1の同期信号は、画像画素毎に、この画像画素に関連するデジタル画像信号DATAの送信の終了を示してもよい。第2の同期信号は、表示するフレームの行毎に、この行に関連するデジタル画像信号DATAの送信の終了を示してもよい。第3の同期信号は、表示するフレーム毎に、このフレームに関連するデジタル画像信号DATAの送信の終了を示してもよい。
図2は、発光ダイオードLED を有する表示回路DISPと、行電極WLi及び列電極BLjに連結されている制御回路COM とを有する表示画素Pixi,jの実施形態を示す。制御回路COM は、行電極WLiから起動信号を受信すると、列電極BLjから受信したデジタル又はアナログの画像信号から表示回路DISPの発光ダイオードLED を制御するように構成されている。ディスプレイスクリーン10及び表示画素Pixi,jは、国際公開第2019/016481号パンフレット又は国際公開第2019/016482号パンフレットに記載されている構造を有してもよい。
図1A~図1Dを再度参照すると、ディスプレイスクリーン10の第1行に表示される画像画素に関連するデジタル画像信号DATAが、第1のメモリセル221によってシフトレジスタ20に連続して供給され、新たな画像画素に関連するデジタル画像信号をメモリセル221に送出すると、メモリセル22jに記憶されているデジタル画像信号を次のメモリセル22j+1 に移す。
図1Aは、シフトレジスタ20の第1のメモリセル221に記憶された画像画素に関連するデジタル画像信号を概略的に示す。図1Bでは、ディスプレイスクリーン10の第1行に表示される表示画素に関連する全てのデジタル画像信号がシフトレジスタ20に連続して送出されており、シフトレジスタ20の各メモリセル22jに記憶されているデジタル画像信号は、バッファメモリ30のメモリセル32jにロードされている。更に、第1行の表示画素Pix1,j(jは1~Nの範囲内である)は、選択回路SEL によって起動している。
図1Cは、バッファメモリ30に記憶されて表示画素Pix1,jに列電極BL1~列電極BLNによってデジタル形式又はアナログ形式で伝送されたデジタル画像画素に相当する画像画素を表示する第1行の表示画素Pix1,j(jは1~Nの範囲内である)を示す。表示画素Pix1,jは、選択回路SEL によって再度選択されない限り、表示画素が受信するデジタル信号に関連する表示画素の表示を継続することが好ましい。同時的に、ディスプレイスクリーン10の第2行に表示される表示画素に関連するデジタル画像信号が、シフトレジスタ20に連続して送出される。
図1Dでは、ディスプレイスクリーン10の第2行に表示される表示画素に関連する全てのデジタル画像信号がシフトレジスタ20に連続して送出されており、シフトレジスタ20に記憶されているデジタル画像信号はバッファメモリ30にロードされている。その後、第2行の表示画素Pix2,j(jは1~Nの範囲内である)は、選択回路SEL によって選択される。前述したステップが、ディスプレイスクリーン10のM番目の行まで繰り返される。次に、選択回路SEL は、フレームの終わりを示す同期信号SYNCを受信し、その後、次のフレームを表示するためにディスプレイスクリーン10の第1行を再度選択する。
図3は、以下に縮小画像IMと称される、大きさが減少した画像IMをディスプレイスクリーン10に低電力モードで表示する方法の実施形態を示す。画像IMの画像画素の数がディスプレイスクリーン10の表示画素の数より小さいため、画像IMは縮小と称される。より具体的には、画像IMの画像画素の行の数は、ディスプレイスクリーン10の行の数Mより小さい、及び/又は、画像IMの画像画素の列の数は、ディスプレイスクリーン10の列の数Nより小さい。実施形態によれば、選択回路SEL は、ディスプレイスクリーン10の第1行以外の、図3の矢印F1で示されている数Kの行で縮小画像IMの表示を開始するように制御される、及び/又は、データ回路COL は、ディスプレイスクリーン10の第1列とは異なる、図3の矢印F2で示されている数Lの列からデジタル画像信号を送るだけである。このため、低電力モードで画像を表示するために起動するディスプレイスクリーンの表示画素の数を減らし得ることが有利である。
図4は、表示画素Pixi,jに送出される画像信号がデジタル信号である場合における低電力モードを有する表示デバイス40の実施形態を部分的且つ概略的に示し、図5は、表示画素Pixi,jに送出される画像信号がアナログ信号である場合における低電力モードを有する表示デバイス40の変形例を部分的且つ概略的に示す。
表示デバイス40は、図1Aに示されている表示デバイス5 の全ての要素を備えている。表示画素Pixi,jに送出される画像信号がデジタル信号である場合(図4)、バッファメモリ30の各メモリセル32j(jは1~Nの範囲内である)は列電極BLjに直接連結されてもよい。表示画素Pixi,jに送出される画像信号がアナログ信号である場合(図5)、バッファメモリ30の各メモリセル32j(jは1~Nの範囲内である)は、デジタル/アナログ変換器41j(DAC) を介して列電極BLj に連結されてもよい。
表示デバイス40は、レジスタとも称されるメモリ42と、入力としてデジタル画像信号DATAを受信して、メモリ42に記憶された信号に応じてシフトレジスタ20のメモリセル221~メモリセル22Nの1つにデジタル画像信号DATAを送出するルート指定回路44とを更に備えている。実施形態によれば、メモリ42はN個のビットB1~ビットBNを有し、メモリ42のシングルビットBjは「1」であり、メモリ42の他の全てのビットは「0」であり、デジタル画像信号DATAが送出されるメモリセル22jのランクjは、「1」であるメモリ42のビットBjと同じである。表示デバイス40は、縮小画像IMが表示されるディスプレイスクリーン10の第1列を表す信号SCOLを受信するように構成されて、信号SCOLを表す信号をメモリ42に記憶するように構成されているモジュール46を更に備えている。
実施形態によれば、ルート指定回路44はN個のスイッチSW1 ~スイッチSWN を有している。各スイッチSWj (jは1~Nの範囲内である)は、デジタル画像信号DATAを受信する入力ノードINをスイッチSWjの端子に連結し、スイッチSWjの他の端子はメモリセル22jに連結されている。各スイッチSWj(jは1~Nの範囲内である)は、メモリ42に記憶されているビットBjから送出される制御信号ENjによって制御される。実施形態によれば、ビットBjが「1」であるとき、信号ENj はスイッチSWjのオンを制御し、ビットBjが「0」であるとき、信号ENj はスイッチSWjのオフを制御する。スイッチSW1~スイッチSWN の1つがオンであるように、ビットB1~ビットBNの1つが「1」である。図4では、ルート指定回路44は、N個のスイッチSW1~スイッチSWN で示されている。しかしながら、ルート指定回路44はN個未満のスイッチを有してもよい。変形例として、ルート指定回路44は、デジタル画像信号DATAをメモリセル22j の1つのみに送出するように構成されている。jは1~Qの範囲内であり、QはNより小さい整数である。
別の実施形態によれば、メモリ42は、Nが2の累乗の数nbits より小さいようなビット数nbits 、例えば16ビットを有し、デジタル画像信号DATAが送出されるメモリセル22jのランクjはメモリ42に記憶される。その後、スイッチSWjがオンであり、ルート指定回路44の他の全てのスイッチがオフであるように、制御信号ENj(jは1~Nの範囲内である)は、メモリ42に記憶されたデータに基づき、不図示の論理回路によって送出される。
表示デバイス40は、レジスタとも称されるメモリ48を更に備えており、選択回路SEL は、新たなフレームの第1行を表示するために、メモリ48に記憶されている信号に応じてディスプレイスクリーン10の行を最初に選択するように構成されている。実施形態によれば、メモリ48はM個のビットB'1~ビットB'Mを有し、メモリ48のシングルビットB'iは「1」であり、メモリ48の他の全てのビットは「0」であり、最初に選択された行のランクiは、「1」であるメモリ48のビットB'iの指標と同一である。メモリ42と同様に、別の実施形態では、メモリ48は、最初に選択された行のランクiを含む。選択回路SEL は、選択されるディスプレイスクリーン10の第1行SROWを示す信号を受信するように構成されて、信号SROWに適合されたメッセージをメモリ48に記憶するように構成されているモジュール50を有している。
表示される各フレームが、ディスプレイスクリーン10と同一の大きさ、すなわち、ディスプレイスクリーン10の表示画素の行数と同一の画像画素の行数、及びディスプレイスクリーン10の表示画素の列数と同一の画像画素の列数を有する通常の動作モードでは、信号SROWは、新たなフレームの第1行を表示するために選択される行がディスプレイスクリーン10の第1行であることを示し、信号SCOLは、新たな各フレームが表示されるディスプレイスクリーン10の列がディスプレイスクリーン10の第1列であることを示す。
表示される各フレームがディスプレイスクリーン10の大きさより小さい大きさを有する低電力モードでは、フレームの第1行を表示するために選択される、信号SROWによって表されるディスプレイスクリーン10の行は、ディスプレイスクリーン10の第1行とは異なってもよく、フレームが表示されるべき、信号SCOLによって表されるディスプレイスクリーン10の列は、ディスプレイスクリーン10の第1列とは異なってもよい。
図6は、図4又は図5に示されているシフトレジスタ20、ルート指定回路44及びメモリ42の一部のより詳細な実施形態を部分的且つ概略的に示す。この実施形態では、各メモリセル22j(jは1~Nの範囲内である)はD型フリップフロップに相当し、図6には例として、3つのメモリセル22j-1 、メモリセル22j 及びメモリセル22j+1 が示されている。各フリップフロップ22j は、データ入力Dと、2つのセット入力R及びセット入力Sと、2つの相補出力(1つの相補出力Qが図示されている)とを有しており、クロック信号CLK によって同期する。メモリセル22jのD入力は、メモリセル22j-1 のQ出力に連結されている。更に、各メモリセルBj (jは1~Nの範囲内である)はD型フリップフロップに相当し、図6には例として、3つのメモリセルBj-1、メモリセルBj及びメモリセルBj+1 が示されている。各フリップフロップBjは、データ入力Dと、2つのセット入力R及びセット入力Sと、2つの相補出力(1つの相補出力Qが図示されている)とを有しており、クロック信号CLK’ によって同期する。メモリセルBjのD入力は、メモリセルBj-1のQ出力に連結されている。
各メモリセル22j 及び各メモリセルBjの真理値表[表1]は以下の通りである。
各スイッチSWj は、信号ENjによって制御されてもよく、信号ENjが「1」である場合、入力ノードINをフリップフロップのD入力に連結するように構成されている。信号ENjは、メモリセルBjのQ出力によって送出される。リセット信号Reset が、各メモリセルBj(jは2~Nの範囲内である)のR入力、及び(図6に例としてメモリセルBj-1によって示されている)メモリセルB1のS入力に送出される。このため、リセットステップ中、画像の表示を、デフォルトでディスプレイスクリーンの第1列で開始することが可能になる。低電力モードで新たな各フレームが表示されるべきディスプレイスクリーン10の列の情報が、第1のメモリセルB1のD入力に連結されている入力LOADを介してメモリ42にロードされる。
図5に関連して前述した実施形態では、メモリセル22j 及びメモリセルBjはD型フリップフロップによって形成されている。しかしながら、メモリセル22j及びメモリセルBjは、他の型のフリップフロップ又は論理ラッチで形成されてもよい。
前述した実施形態では、低電力モードでは、1つの縮小画像がディスプレイスクリーン10に表示される。
実施形態によれば、ディスプレイスクリーン10の大きさより小さい大きさを夫々有する2以上の縮小画像が、低電力モードでディスプレイスクリーン10に表示されてもよい。
図7は、P個の縮小画像が低電力モードでディスプレイスクリーンに表示される場合における信号SROW及び信号SCOLを送出すための回路51の実施形態を示し、Pは2以上の整数であり、例えば2~10の範囲内である。回路51は、k番目の縮小画像(kは1~Qの範囲内である)のために、縮小画像の行の整数Nbkを表すデータが記憶されているメモリ52を有している。メモリ52は、値Nbkの1つに等しい信号Nbを送る。回路51は、k番目の縮小画像(kは1~Qの範囲内である)のために、縮小画像の第1行が表示されるべきディスプレイスクリーン10の第1行Lkを表すデータが記憶されているメモリ54を有している。メモリ54は、値Lkの1つに等しい信号SROWを送る。回路51は、k番目の縮小画像(kは1~Qの範囲内である)のために、縮小画像の第1列が表示されるべきディスプレイスクリーン10の第1列Ckを表すデータが記憶されているメモリ56を有している。メモリ56は、値Ckの1つに等しい信号SCOLを送る。
実施形態によれば、各メモリ52, 54, 56は信号Shift_enによって制御される。実施形態によれば、信号Shift_enは二値信号である。例として、信号Shift_enが変わらない場合、メモリ52, 54, 56によって送出される信号SROW, SCOL, Nbは変更されず、信号Shift_enが「0」から「1」に切り替わる場合、メモリ52, 54, 56によって送出される信号SROW, SCOL, Nbは変更される。例として、メモリ52が値Nbk(kはQより小さい)と等しい信号Nbを送出する場合、信号Shift_enのパルスの受信の際にメモリ52は値Nbk+1と等しい信号Nbを送出してもよい。更に、メモリ54が値Lk(kはQより小さい)と等しい信号SROWを送出する場合、信号Shift_enのパルスの受信の際にメモリ54は値Lk+1と等しい信号SROWを送出してもよい。更に、メモリ56が値Ck(kはQより小さい)と等しい信号SCOLを送出する場合、信号Shift_enのパルスの受信の際にメモリ56は値Ck+1と等しい信号SCOLを送出してもよい。
実施形態によれば、回路51は、信号CPT をインクリメントする計数器58と、信号CPT 及び信号Nbを受信して信号Shift_enを送出し、リセット信号resetnを計数器58に送出するモジュール60とを更に有している。計数器58は、計数器がフレームの終わりの同期信号SYNCを受信する毎に信号CPT をインクリメントする。実施形態によれば、モジュール60は、計数器の信号CPT をメモリ52によって供給される数Nbと比較するように構成されており、信号CPT が数Nbと等しい場合に信号Shift_enのパルスを発生させて、計数器58をリセットするように構成されている。このため、信号Nb、信号SROW及び信号SCOLは、新たな縮小画像が表示される毎に変更される。
様々な実施形態及び変形例が記載されている。当業者は、これらの様々な実施形態及び変形例のある特徴を組み合わせることができると理解し、他の変形例が当業者に想起される。最後に、記載されている実施形態及び変形例の実際の実施は、上述した機能的な表示に基づく当業者の技能の範囲内である。
本特許出願は、参照によって本明細書に組み込まれている仏国特許出願第19/14283 号明細書の優先権を主張している。
Claims (11)
- ディスプレイスクリーン(10)を備えているデバイス(40)であって、
前記ディスプレイスクリーンは、第1行及び第1列を夫々含む行及び列に配置された表示画素(Pixi,j)を有しており、
前記デバイスは、第1のモードで第1行及び第1列での第1の画像の表示を開始して、第2のモードで前記第1行とは異なる行の1つ及び/又は前記第1列とは異なる列の1つでの第2の画像(IM)の表示を開始するように構成されているディスプレイスクリーン制御回路を更に備えている、デバイス。 - 第1のメモリセルを含む一連のメモリセル(221, 22N)を有するシフトレジスタ(20)と、、
前記第1のモードでは、前記第1の画像に関連する第1の画像データを前記第1のメモリセルに連続して送出し、前記第2のモードでは、前記第2の画像に関連する第2の画像データを、前記第1のメモリセル以外の前記メモリセルの1つに連続して送出するように構成されているデータ送出回路(44)と
を更に備えている、請求項1に記載のデバイス。 - 第1のビットを含む第1のバイナリメッセージが記憶されている第1のメモリ(42)を更に備えており、前記第1のビット(B1, BN)は、前記ディスプレイスクリーン(10)の列の1つに夫々に関連付けられており、前記第1のビットの1つが第1の状態であり、他の第1のビットは夫々第2の状態である、請求項1又は2に記載のデバイス。
- 第2のビット(B'1, B'N)を含む第2のバイナリメッセージが記憶されている第2のメモリ(48)を更に備えており、前記第2のビットは、前記ディスプレイスクリーン(10)の行の1つに夫々に関連付けられており、前記第2のビットの1つが第3の状態であり、他の第2のビットは夫々第4の状態である、請求項1~3のいずれか1つに記載のデバイス。
- 前記第2の画像(IM)は画像画素を有し、前記画像画素の数は前記ディスプレイスクリーン(10)の表示画素の数より小さい、請求項1~4のいずれか1つに記載のデバイス。
- 前記表示画素(Pixi,j)は、発光ダイオード(LED) を含む表示回路(DISP)と、発光ダイオード制御回路(COM) とを夫々有している、請求項1~5のいずれか1つに記載のデバイス。
- 各表示画素(Pixi,j)の前記発光ダイオード制御回路(COM) は、デジタル信号又はアナログ信号を受信するように構成されている、請求項6に記載のデバイス。
- 前記ディスプレイスクリーン制御回路は、前記第2のモードで、前記第2の画像(IM)の表示が開始する行とは異なる行の1つでの第3の画像の表示を開始するように構成されている、請求項1~7のいずれか1つに記載のデバイス。
- 第1行及び第1列を夫々含む行及び列に配置された表示画素(Pixi,j)を有するディスプレイスクリーン(10)を制御するための方法であって、
- 第1のモードで、前記第1行及び前記第1列での第1の画像の表示を開始するステップ、並びに、
- 第2のモードで、前記第1行とは異なる行の1つ及び/又は前記第1列とは異なる列の1つでの第2の画像(IM)の表示を開始するステップ
を有する、方法。 - 第1のメモリセルを含む一連のメモリセル(221, 22N)を有するシフトレジスタ(20)に対して、前記第1のモードで、前記第1の画像に関連する第1の画像データを前記第1のメモリセルに連続して送出し、前記第2のモードで、前記第2の画像に関連する第2の画像データを、前記第1のメモリセル以外の前記メモリセルの1つに連続して送出する、請求項9に記載の方法。
- 前記第2のモードで、前記第2の画像(IM)の表示が開始する行とは異なる行の1つでの第3の画像の表示を開始する、請求項9又は10に記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR1914283 | 2019-12-12 | ||
FR1914283A FR3104795B1 (fr) | 2019-12-12 | 2019-12-12 | Dispositif comprenant un écran d'affichage à mode de fonctionnement à basse consommation |
PCT/EP2020/084209 WO2021115860A1 (fr) | 2019-12-12 | 2020-12-02 | Dispositif comprenant un ecran d'affichage a mode de fonctionnement a basse consommation |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2023505888A true JP2023505888A (ja) | 2023-02-13 |
Family
ID=70613903
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022535774A Pending JP2023505888A (ja) | 2019-12-12 | 2020-12-02 | 低消費動作モードを有するディスプレイスクリーンを備えたデバイス |
Country Status (8)
Country | Link |
---|---|
US (1) | US11862093B2 (ja) |
EP (1) | EP4073785A1 (ja) |
JP (1) | JP2023505888A (ja) |
KR (1) | KR20220112784A (ja) |
CN (1) | CN114830224A (ja) |
FR (1) | FR3104795B1 (ja) |
TW (1) | TW202143206A (ja) |
WO (1) | WO2021115860A1 (ja) |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1077442A1 (fr) * | 1999-08-17 | 2001-02-21 | Koninklijke Philips Electronics N.V. | Ecran doté d'une zone d'affichage à geométrie variable |
EP1207511A4 (en) * | 2000-03-30 | 2006-08-16 | Seiko Epson Corp | DISPLAY |
FR2842640B1 (fr) * | 2002-07-19 | 2005-08-05 | St Microelectronics Sa | Affichage d'une image sur un ecran matriciel par adressage selectif de lignes de l'ecran |
KR100752365B1 (ko) * | 2003-11-14 | 2007-08-28 | 삼성에스디아이 주식회사 | 표시장치의 픽셀구동회로 및 그 방법 |
JP4860488B2 (ja) * | 2007-01-04 | 2012-01-25 | ルネサスエレクトロニクス株式会社 | 画像表示制御装置 |
KR20100025963A (ko) * | 2008-08-28 | 2010-03-10 | 삼성전자주식회사 | 디스플레이 구동회로 및 그 구동방법 |
US20100171734A1 (en) * | 2009-01-08 | 2010-07-08 | Tsung-I Chiu | System and Method for Extending Operating Time of an Electronic Device |
US8896505B2 (en) * | 2009-06-12 | 2014-11-25 | Global Oled Technology Llc | Display with pixel arrangement |
CN105867865B (zh) * | 2016-04-08 | 2017-03-08 | 京东方科技集团股份有限公司 | 一种数据处理方法、数据处理装置及拼接显示系统 |
FR3069379B1 (fr) | 2017-07-21 | 2019-08-23 | Aledia | Dispositif optoelectronique |
FR3069378B1 (fr) | 2017-07-21 | 2019-08-23 | Aledia | Dispositif optoelectronique |
WO2019217242A1 (en) * | 2018-05-08 | 2019-11-14 | Apple Inc. | Memory-in-pixel display |
-
2019
- 2019-12-12 FR FR1914283A patent/FR3104795B1/fr active Active
-
2020
- 2020-12-02 WO PCT/EP2020/084209 patent/WO2021115860A1/fr unknown
- 2020-12-02 JP JP2022535774A patent/JP2023505888A/ja active Pending
- 2020-12-02 EP EP20812374.5A patent/EP4073785A1/fr active Pending
- 2020-12-02 KR KR1020227020126A patent/KR20220112784A/ko unknown
- 2020-12-02 US US17/783,254 patent/US11862093B2/en active Active
- 2020-12-02 CN CN202080086440.7A patent/CN114830224A/zh active Pending
- 2020-12-04 TW TW109142835A patent/TW202143206A/zh unknown
Also Published As
Publication number | Publication date |
---|---|
EP4073785A1 (fr) | 2022-10-19 |
WO2021115860A1 (fr) | 2021-06-17 |
FR3104795B1 (fr) | 2022-01-28 |
KR20220112784A (ko) | 2022-08-11 |
CN114830224A (zh) | 2022-07-29 |
US20230018962A1 (en) | 2023-01-19 |
US11862093B2 (en) | 2024-01-02 |
FR3104795A1 (fr) | 2021-06-18 |
TW202143206A (zh) | 2021-11-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110517636B (zh) | 有机发光显示面板、显示装置和驱动方法 | |
US8836629B2 (en) | Image display apparatus and image display method | |
CN104903951B (zh) | 显示面板以及电子装置 | |
US9179137B2 (en) | Gate driver and organic light emitting diode display including the same | |
US7825878B2 (en) | Active matrix display device | |
EP1372136A1 (en) | Scan driver and a column driver for active matrix display device and corresponding method | |
US8537176B2 (en) | Method and apparatus for generating dithered image data for stereoscopic image display | |
CN110517633B (zh) | 显示面板、显示装置和驱动方法 | |
CN106898296B (zh) | 图像处理电路和具有图像处理电路的显示装置 | |
US8497855B2 (en) | Scan driving apparatus and driving method for the same | |
US6317138B1 (en) | Video display device | |
KR20190016858A (ko) | 표시장치, 전자기기 및 토글링 회로 | |
KR102012023B1 (ko) | 표시 장치 및 그의 영상 데이터 메모리 배열 방법 | |
CN103578394A (zh) | 选通驱动电路和使用该选通驱动电路的显示装置 | |
US6476779B1 (en) | Video display device | |
JP2019074635A (ja) | 表示装置 | |
US20090179891A1 (en) | Scan driver, flat panel display using the same and associated methods | |
US20060202632A1 (en) | Organic electroluminescent device, driving method thereof and electronic apparatus | |
TW201417091A (zh) | 立體顯示系統 | |
JP2023505888A (ja) | 低消費動作モードを有するディスプレイスクリーンを備えたデバイス | |
TWI767322B (zh) | 有機發光二極體顯示裝置及其驅動方法 | |
CN110264976A (zh) | 提高显示分辨率的视频显示系统及时序彩色动态显示方法 | |
JPH11344955A (ja) | Led表示器 | |
JP2008180816A (ja) | 有機発光素子を用いた表示装置、および有機発光素子を用いた表示装置の駆動方法 | |
US20120176418A1 (en) | Electro-optical device, driving method of electro-optical device, and electronic equipment |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230928 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20240529 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20240604 |