FR3104795A1 - Dispositif comprenant un écran d'affichage à mode de fonctionnement à basse consommation - Google Patents

Dispositif comprenant un écran d'affichage à mode de fonctionnement à basse consommation Download PDF

Info

Publication number
FR3104795A1
FR3104795A1 FR1914283A FR1914283A FR3104795A1 FR 3104795 A1 FR3104795 A1 FR 3104795A1 FR 1914283 A FR1914283 A FR 1914283A FR 1914283 A FR1914283 A FR 1914283A FR 3104795 A1 FR3104795 A1 FR 3104795A1
Authority
FR
France
Prior art keywords
display
image
row
display screen
mode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR1914283A
Other languages
English (en)
Other versions
FR3104795B1 (fr
Inventor
Frédéric Mercier
Matthieu Charbonnier
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Aledia
Original Assignee
Aledia
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to FR1914283A priority Critical patent/FR3104795B1/fr
Application filed by Aledia filed Critical Aledia
Priority to JP2022535774A priority patent/JP7565622B2/ja
Priority to CN202080086440.7A priority patent/CN114830224B/zh
Priority to PCT/EP2020/084209 priority patent/WO2021115860A1/fr
Priority to KR1020227020126A priority patent/KR20220112784A/ko
Priority to EP20812374.5A priority patent/EP4073785A1/fr
Priority to US17/783,254 priority patent/US11862093B2/en
Priority to TW109142835A priority patent/TW202143206A/zh
Publication of FR3104795A1 publication Critical patent/FR3104795A1/fr
Application granted granted Critical
Publication of FR3104795B1 publication Critical patent/FR3104795B1/fr
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2085—Special arrangements for addressing the individual elements of the matrix, other than by driving respective rows and columns in combination
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G09G2330/022—Power management, e.g. power saving in absence of operation, e.g. no data being entered during a predetermined time
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/02—Graphics controller able to handle multiple formats, e.g. input or output formats
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/16—Calculation or use of calculated indices related to luminance levels in display data
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/18—Use of a frame buffer in a display terminal, inclusive of the display panel
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Led Device Packages (AREA)

Abstract

Dispositif comprenant un écran d'affichage à mode de fonctionnement à basse consommation La présente description concerne un dispositif (40) comprenant un écran d'affichage comprenant des pixels d'affichage agencés en rangées et en colonnes, dont une première rangée et une première colonne. Le dispositif comprend, en outre, un circuit de commande de l'écran d'affichage configuré pour, dans un premier mode, débuter l'affichage d'une première image sur la première rangée et sur la première colonne et, dans un deuxième mode, débuter l'affichage d'une deuxième image (IM) sur l'une des rangées différentes de la première rangée et/ou sur l'une des colonnes différentes de la première colonne. Figure pour l'abrégé : Fig. 4

Description

Dispositif comprenant un écran d'affichage à mode de fonctionnement à basse consommation
La présente description concerne un dispositif comprenant un écran d'affichage, notamment un écran d'affichage présentant un mode de fonctionnement à basse consommation.
Pour certaines applications, la réduction de la consommation électrique d'un dispositif comprenant un écran d'affichage est critique. Cela peut être le cas d'un casque de réalité virtuelle autonome comprenant au moins un écran d'affichage dont l'alimentation électrique est réalisée par une batterie d'accumulateurs.
Il est connu de prévoir un mode de fonctionnement à basse consommation, appelé également mode basse consommation, d'un écran d'affichage dans lequel aucune image n'est affichée sur l'écran. Toutefois, il peut être souhaitable que quelques informations demeurent affichées sur l'écran d'affichage, par exemple la date ou l'heure, même dans le mode basse consommation. Les images vidéo affichées en mode basse consommation sont généralement de petites dimensions par rapport à la taille de l'écran d'affichage de façon que le nombre de pixels d'affichage de l'écran d'affichage qui sont à alimenter lors l'affichage des images en mode basse consommation soit réduit, ce qui permet de limiter la consommation électrique en mode basse consommation. Toutefois, il serait souhaitable de pouvoir réduire encore davantage la consommation électrique en mode basse consommation lorsque des images de petites dimensions sont affichées.
Ainsi, un objet d'un mode de réalisation est de prévoir un dispositif comprenant un écran d'affichage à mode basse consommation qui pallie au moins certains des inconvénients des dispositifs décrits précédemment.
Selon un autre objet d'un mode de réalisation, le dispositif présente une consommation électrique réduite en mode basse consommation.
Selon un autre objet d'un mode de réalisation, des images vidéo de dimensions réduites sont affichées sur l'écran d'affichage en mode basse consommation.
Un mode de réalisation prévoit un dispositif comprenant un écran d'affichage comprenant des pixels d'affichage agencés en rangées et en colonnes, dont une première rangée et une première colonne, le dispositif comprenant, en outre, un circuit de commande de l'écran d'affichage configuré pour, dans un premier mode, débuter l'affichage d'une première image sur la première rangée et sur la première colonne et, dans un deuxième mode, débuter l'affichage d'une deuxième image sur l'une des rangées différente de la première rangée et/ou sur l'une des colonnes différente de la première colonne.
Selon un mode de réalisation, le dispositif comprend un registre à décalage comprenant une succession de cellules mémoire, dont une première cellule mémoire, et un circuit de fourniture de données configuré pour, dans le premier mode, fournir en série des premières données d'images relatives à la première image à la première cellule mémoire et, dans le deuxième mode, fournir en série des deuxièmes données d'images relatives à la deuxième image à l'une des cellules mémoire autre que la première cellule mémoire.
Selon un mode de réalisation, le dispositif comprend une première mémoire dans laquelle est stocké un premier message binaire comprenant des premiers bits, chaque premier bit étant associé à l'une des colonnes de l'écran d'affichage, un seul des premiers bits étant à un premier état, les autres premiers bits étant chacun à un deuxième état.
Selon un mode de réalisation, le dispositif comprend une deuxième mémoire dans laquelle est stocké un deuxième message binaire comprenant des deuxièmes bits, chaque deuxième bit étant associé à l'une des rangées de l'écran d'affichage, un seul des deuxièmes bits étant à un troisième état, les autres deuxièmes bits étant chacun à un quatrième état.
Selon un mode de réalisation, la deuxième image comprend des pixels d'image, le nombre de pixels d'image étant inférieur strictement au nombre de pixels d'affichage de l'écran d'affichage.
Selon un mode de réalisation, chaque pixel d'affichage comprend un circuit d'affichage comprenant des diodes électroluminescentes et un circuit de commande des diodes électroluminescentes.
Selon un mode de réalisation, le circuit de commande de chaque pixel d'affichage est configuré pour recevoir un signal numérique ou un signal analogique.
Selon un mode de réalisation, le circuit de commande de l'écran d'affichage est configuré pour, dans le deuxième mode, débuter l'affichage d'une troisième image sur l'une des rangées différente de la rangée à laquelle débute l'affichage de la deuxième image.
Un mode de réalisation prévoit également un procédé de commande d'un écran d'affichage comprenant des pixels d'affichage agencés en rangées et en colonnes, dont une première rangée et une première colonne, le procédé comprenant les étapes suivantes:
-dans un premier mode, débuter l'affichage d'une première image sur la première rangée et sur la première colonne; et
-dans un deuxième mode, débuter l'affichage d'une deuxième image sur l'une des rangées différente de la première rangée et/ou sur l'une des colonnes différente de la première colonne.
Selon un mode de réalisation, le procédé comprend, dans le premier mode, la fourniture en série, à un registre à décalage, comprenant une succession de cellules mémoire, dont une première cellule mémoire, de premières données d'images relatives à la première image sur la première cellule mémoire et, dans le deuxième mode, de deuxièmes données d'images relatives à la deuxième image à l'une des cellules mémoire autre que la première cellule mémoire.
Selon un mode de réalisation, le procédé comprend, dans le deuxième mode, le début de l'affichage d'une troisième image sur l'une des rangées différente de la rangée à laquelle débute l'affichage de la deuxième image.
Ces caractéristiques et avantages, ainsi que d'autres, seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non limitatif en relation avec les figures jointes parmi lesquelles:
la figure 1A illustre une étape d'un procédé d'affichage d'une image sur un écran d'affichage;
la figure 1B illustre une autre étape du procédé d'affichage;
la figure 1C illustre une autre étape du procédé d'affichage;
la figure 1D illustre une autre étape du procédé d'affichage;
la figure 2 représente un mode de réalisation d'un pixel d'affichage d'un écran d'affichage;
la figure 3 illustre le principe d'affichage d'une image de dimensions réduites sur un écran d'affichage;
la figure 4 représente, de façon partielle et schématique, un mode de réalisation d'un dispositif à écran d'affichage ayant un mode basse consommation;
la figure 5 représente, de façon partielle et schématique, une variante du dispositif représenté en figure 4;
la figure 6 représente, de façon partielle et schématique, un mode de réalisation du circuit d'aiguillage du dispositif représenté en figure 4 ou 5; et
la figure 7 représente, de façon partielle et schématique, un mode de réalisation d'un circuit pour l'affichage d'au moins deux images sur un écran d'affichage en mode basse consommation.
De mêmes éléments ont été désignés par de mêmes références dans les différentes figures. En particulier, les éléments structurels et/ou fonctionnels communs aux différents modes de réalisation peuvent présenter les mêmes références et peuvent disposer de propriétés structurelles, dimensionnelles et matérielles identiques. Par souci de clarté, seuls les étapes et éléments utiles à la compréhension des modes de réalisation décrits ont été représentés et sont détaillés.
Sauf précision contraire, lorsque l'on fait référence à deux éléments connectés entre eux, cela signifie directement connectés sans éléments intermédiaires autres que des conducteurs, et lorsque l'on fait référence à deux éléments reliés (en anglais "coupled") entre eux, cela signifie que ces deux éléments peuvent être connectés ou être reliés par l'intermédiaire d'un ou plusieurs autres éléments. De plus, on appelle "signal binaire" un signal qui alterne entre un premier état constant, par exemple un état bas, noté "0", et un deuxième état constant, par exemple un état haut, noté "1". Les états haut et bas de signaux binaires différents d'un même circuit électronique peuvent être différents. En pratique, les signaux binaires peuvent correspondre à des tensions ou à des courants qui peuvent ne pas être parfaitement constants à l'état haut ou bas.
Dans la description qui suit, lorsque l'on fait référence à des qualificatifs de position absolue, tels que les termes "avant", "arrière", "haut", "bas", "gauche", "droite", etc., ou relative, tels que les termes "dessus", "dessous", "supérieur", "inférieur", etc., ou à des qualificatifs d'orientation, tels que les termes "horizontal", "vertical", etc., il est fait référence sauf précision contraire à l'orientation des figures. Sauf précision contraire, les expressions "environ", "approximativement", "sensiblement", et "de l'ordre de" signifient à 10% près, de préférence à 5% près.
Un pixel d'une image correspond à l'élément unitaire de l'image affichée par l'écran d'affichage. Lorsque l'écran d'affichage est un écran d'affichage d'images couleur, il comprend en général pour l'affichage de chaque pixel de l'image au moins trois composants d’émission et/ou de régulation de l’intensité lumineuse, également appelés sous-pixels d'affichage, qui émettent chacun un rayonnement lumineux sensiblement dans une seule couleur (par exemple, le rouge, le vert, ou le bleu). La superposition des rayonnements émis par ces trois sous-pixels d'affichage fournit à l'observateur la sensation colorée correspondant au pixel de l'image affichée. On appelle dans ce cas pixel d'affichage de l'écran d'affichage l'ensemble formé par les trois sous-pixels d'affichage utilisés pour l'affichage d'un pixel d'une image.
L'affichage d'une vidéo sur un écran d'affichage comprend l'affichage d'images successives sur l'écran d'affichage, une image étant appelée également une trame, à une fréquence d'affichage, également appelée fréquence de rafraichissement, qui varie généralement entre 50Hz et 240Hz.
Les figures 1A à 1D illustrent des étapes successives d'un procédé d'affichage d'une trame sur un écran d'affichage 10 d'un dispositif d'affichage 5. L'écran d'affichage 10 comprend une matrice de pixels d'affichage Pixi,jagencés en M rangées et en N colonnes, i étant un nombre entier variant de 1 à M et j étant un nombre entier variant de 1 à N. A titre d'exemple, M est un nombre entier qui varie entre 1 et 2000 et N est un nombre entier qui varie entre 1 et 4000. A titre d'exemple, sur les figures 1A à 1D, M est égal à 5 et N est égal à 12.
Le dispositif d'affichage 5 comprend en outre un circuit SEL de sélection qui est relié aux pixels d'affichage Pixi,jde chaque rangée par au moins une électrode de rangée WLi, i variant de 1 à M. Le dispositif d'affichage 5 comprend en outre un circuit de données COL relié aux pixels d'affichage Pixi,jde chaque colonne par au moins une électrode de colonne BLj, j variant de 1 à N. Le circuit de données COL peut comprendre un registre à décalage 20 comprenant N cellules mémoire 22j, j variant de 1 à N, et une mémoire tampon 30 comprenant N cellules mémoire 32j, j variant de 1 à N.
Le circuit de données COL reçoit des signaux numériques d’images DATA contenant les informations relatives aux pixels d'image à afficher. Chaque cellule mémoire 22jet chaque cellule mémoire 32jpeut stocker les signaux numériques d'image contenant les informations relatives à un seul pixel d'affichage. Le circuit de sélection SEL et le circuit de données COL reçoivent des signaux de synchronisation SYNC, par exemple des signaux binaires. Un premier signal de synchronisation peut indiquer, pour chaque pixel d'image, la fin de la transmission des signaux numériques d'image DATA relatifs à ce pixel d'image. Un deuxième signal de synchronisation peut indiquer, pour chaque ligne de la trame à afficher, la fin de la transmission des signaux numériques d'image DATA relatifs à cette ligne. Un troisième signal de synchronisation peut indiquer, pour chaque trame à afficher, la fin de la transmission des signaux numériques d'image DATA relatifs à cette trame.
La figure 2 représente un mode de réalisation d'un pixel d'affichage Pixi,jcomprenant un circuit d'affichage DISP à diodes électroluminescentes LED, et un circuit de commande COM, relié à l'électrode de rangée WLiet à l'électrode de colonne BLj. Le circuit de commande COM est configuré pour commander les diodes électroluminescentes LED du circuit d'affichage DISP à partir des signaux numériques ou analogiques d'image reçus depuis l'électrode de colonne BLjlorsqu'il reçoit un signal d'activation depuis l'électrode de rangée WLi. L'écran d'affichage 10 et les pixels d'affichage Pixi,jpeuvent avoir les structures décrites dans le document WO2019/016481 ou WO2019/016482.
En considérant à nouveau les figures 1A à 1D, des signaux numériques d'image DATA relatifs aux pixels d'image à afficher sur la première rangée de l'écran d'affichage 10 sont fournis en série au registre à décalage 20, par la première cellule mémoire 221, la fourniture des signaux numériques relatifs à un nouveau pixel d'image à la cellule mémoire 221entraînant le décalage des signaux numériques stockés dans la cellule mémoire 22jvers la cellule mémoire suivante 22j+1.
En figure 1A, on a schématiquement représenté les signaux numériques d'image relatifs à un pixel d'image stockés dans la première cellule mémoire 221du registre à décalage 20. En figure 1B, tous les signaux numériques d'image relatifs aux pixels d'affichage à afficher sur la première rangée de l'écran d'affichage 10 ont été fournis en série au registre à décalage 20 et les signaux numériques d'image stockés dans chaque cellule mémoire 22jdu registre à décalage 20 ont été chargés dans la cellule mémoire 32jde la mémoire tampon 30. En outre, les pixels d'affichage Pix1,j, j variant de 1 à N, de la première rangée ont été activés par le circuit de sélection SEL.
En figure 1C, on a représenté les pixels d'affichage Pix1,j, j variant de 1 à N, de la première rangée affichant les pixels d'image correspondant aux signaux numériques d'image stockés dans la mémoire tampon 30 et transmis, sous forme numérique ou analogique, aux pixels d'affichage Pix1,jpar les électrodes de colonne BL1à BLN. De préférence, les pixels d'affichage Pix1,jcontinuent à afficher les pixels d'affichage relatifs aux signaux numériques qu'ils ont reçus tant qu'ils ne sont pas à nouveau sélectionnés par le circuit de sélection SEL. Simultanément, des signaux numériques d'image relatifs aux pixels d'affichage à afficher sur la deuxième rangée de l'écran d'affichage 10 sont fournis en série au registre à décalage 20.
En figure 1D, tous les signaux numériques d'image relatifs aux pixels d'affichage à afficher sur la deuxième rangée de l'écran d'affichage 10 ont été fournis en série au registre à décalage 20 et les signaux numériques d'images stockés dans le registre à décalage 20 ont été chargés dans la mémoire tampon 30. Les pixels d'affichage Pix2,j, j variant de 1 à N, de la deuxième rangée sont alors sélectionnés par le circuit de sélection SEL. Les étapes décrites précédemment sont répétées jusqu'à la Mièmerangée de l'écran d'affichage 10. Le circuit de sélection SEL reçoit alors un signal de synchronisation SYNC indiquant la fin de trame et sélectionne alors à nouveau la première rangée de l'écran d'affichage 10 pour l'affichage de la trame suivante.
La figure 3 illustre un mode de réalisation d'un procédé d'affichage d'une image IM de dimensions réduites, appelée image réduite IM par la suite, sur l'écran d'affichage 10 dans un mode basse consommation. L'image IM est dite réduite dans la mesure où le nombre de pixels d'image de l'image IM est inférieur strictement au nombre de pixels d'affichage de l'écran d'affichage 10. Plus précisément, le nombre de lignes de pixels d'image de l'image IM est inférieur strictement au nombre M de rangées de l'écran d'affichage 10 et/ou le nombre de colonnes de pixels d'image de l'image IM est inférieur strictement au nombre N de colonnes de l'écran d'affichage 10. Selon un mode de réalisation, le circuit de sélection SEL est commandé pour débuter l'affichage de l'image réduite IM à une rangée de numéro K, indiquée par la flèche F1 en figure 3, autre que la première rangée de l'écran d'affichage 10, et/ou le circuit de données COL ne fournit des signaux numériques d'image qu'à partir d'une colonne de numéro L, indiquée par la flèche F2 en figure 3, différente de la première colonne de l'écran d'affichage 10. Ceci permet de façon avantageuse de réduire le nombre de pixel d'affichage de l'écran d'affichage à activer pour l'affichage d'une image en mode basse consommation.
La figure 4 représente, de façon partielle et schématique, un mode de réalisation d'un dispositif d'affichage 40 à mode basse consommation dans le cas où les signaux d'images fournis aux pixels d'affichage Pixi,jsont des signaux numériques et la figure 5 représente, de façon partielle et schématique, une variante du dispositif d'affichage 40 à mode basse consommation dans le cas où les signaux d'images fournis aux pixels d'affichage Pixi,jsont des signaux analogiques.
Le dispositif d'affichage 40 comprend l'ensemble des éléments du dispositif d'affichage 5 représenté en figure 1A. Dans le cas où les signaux d'images fournis aux pixels d'affichage Pixi,jsont des signaux numériques (figure 4), chaque cellule mémoire 32j, j variant de 1 à N, de la mémoire tampon 30 peut être reliée directement à l'électrode de colonne BLj. Dans le cas où les signaux d'images fournis aux pixels d'affichage Pixi,jsont des signaux analogiques (figure 5), chaque cellules mémoire 32j, j variant de 1 à N, de la mémoire tampon 30 peut être reliée à l'électrode de colonne BLjpar l'intermédiaire d'un convertisseur numérique/analogique 41j(DAC).
Le dispositif d'affichage 40 comprend, en outre, une mémoire 42, également appelée registre, et un circuit d'aiguillage 44 recevant en entrée les signaux numériques d'image DATA et fournissant les signaux numériques d'image DATA à l'une des cellules mémoire 221à 22Ndu registre à décalage 20 en fonction du signal stocké dans la mémoire 42. Selon un mode de réalisation, la mémoire 42 comprend N bits, B1à BN, un seul bit Bjde la mémoire 42 étant à "1", tous les autres bits de la mémoire 42 étant à "0", et le rang j de la cellule mémoire 22jà laquelle sont fournis les signaux numériques d'image DATA est le même que le bit Bjde la mémoire 42 qui est à "1". Le dispositif d'affichage 40 comprend en outre un module 46 configuré pour recevoir un signal SCOLreprésentatif de la première colonne de l'écran d'affichage 10 à partir de laquelle doit être affichée l'image réduite IM et configuré pour stocker dans la mémoire 42 un signal représentatif du signal SCOL.
Selon un mode de réalisation, le circuit d'aiguillage 44 comprend N interrupteurs SW1à SWN. Chaque interrupteur SWj, j variant de 1 à N, relie un noeud d'entrée IN, recevant les signaux numériques d'image DATA, à une borne de l'interrupteur SWj, l'autre borne de l'interrupteur SWjétant reliée à la cellule mémoire 22j. Chaque interrupteur SWj, j variant de 1 à N, est commandé par un signal de commande ENjfourni à partir du bit Bjstocké dans la mémoire 42. Selon un mode de réalisation, lorsque le bit Bjest à "1", le signal ENjcommande la fermeture de l'interrupteur SWjet lorsque le bit Bjest à "0", le signal ENjcommande l'ouverture de l'interrupteur SWj. Un seul des bits B1à BNest à "1" de sorte qu'un seul des interrupteurs SW1à SWNest fermé. En figure 4, le circuit d'aiguillage 44 est décrit avec N interrupteurs SW1à SWN. Toutefois, le circuit d'aiguillage 44 peut comprendre moins de N interrupteurs. A titre de variante, le circuit d'aiguillage 44 est configuré pour fournir les signaux numériques d'image DATA seulement à l'une des cellules mémoire 22j, j variant de 1 à Q, Q étant un nombre entier strictement inférieure à N.
Selon un autre mode de réalisation, la mémoire 42 comprend un nombre nbits de bits tel que N est inférieur strictement au chiffre 2 élevé à la puissance nbits, par exemple 16 bits, et il est stocké dans la mémoire 42 le rang j de la cellule mémoire 22jà laquelle sont fournis les signaux numériques d'image DATA. Les signaux de commande ENj, j variant de 1 à N, sont alors fournis par des circuits logiques, non représentés, à partir de la donnée stockée dans la mémoire 42, de façon que l'interrupteur SWjsoit fermé et tous les autres interrupteurs du circuit d'aiguillage 44 soient ouverts.
Le dispositif d'affichage 40 comprend en outre une mémoire 48, également appelée registre, le circuit de sélection SEL étant configuré pour sélectionner, pour l'affichage de la première ligne d'une nouvelle trame, en premier la rangée de l'écran d'affichage 10 en fonction du signal stocké dans la mémoire 48. Selon un mode de réalisation, la mémoire 48 comprend M bits, B'1à B'M, un seul bit B'ide la mémoire 48 étant à "1", tous les autres bits de la mémoire 48 étant à "0", et le rang i de la rangée sélectionnée en premier est le même que l'indice du bit B'ide la mémoire 48 qui est à "1". De la même façon que pour la mémoire 42, dans un autre mode de réalisation, la mémoire 48 contient le rang i de la rangée sélectionnée en premier. Le circuit de sélection SEL comprend un module 50 configuré pour recevoir un signal d'indication de la première rangée SROWde l'écran d'affichage 10 à sélectionner et configuré pour stocker dans la mémoire 48 un message adapté au signal SROW.
Dans un mode de fonctionnement normal, dans lequel chaque trame affichée a les mêmes dimensions que l'écran d'affichage 10, c'est-à-dire le même nombre de lignes de pixels d'image que le nombre de rangées de pixels d'affichage de l'écran d'affichage 10 et le même nombre de colonnes de pixels d'image que le nombre de colonnes de pixels d'affichage de l'écran d'affichage 10, le signal SROWindique que la rangée à sélectionner pour l'affichage de la première ligne d'une nouvelle trame est la première rangée de l'écran d'affichage 10 et le signal SCOLindique que la colonne de l'écran 12 à partir de laquelle doit être affichée chaque nouvelle trame est la première colonne de l'écran d'affichage 10.
Dans le mode basse consommation, dans lequel chaque trame affichée a des dimensions inférieures à celles de l'écran d'affichage 10, la rangée de l'écran d'affichage 10, désignée par le signal SROW, à sélectionner pour l'affichage de la première ligne de la trame peut être différente de la première rangée de l'écran d'affichage 10 et la colonne de l'écran d'affichage 10, désignée par le signal SCOL, à partir de laquelle doit être affichée la trame peut être différente de la première colonne de l'écran d'affichage 10.
La figure 6 représente, de façon partielle et schématique, un mode de réalisation plus détaillé d'une partie du registre à décalage 20, du circuit d'aiguillage 44 et de la mémoire 42 représentés en figure 4 ou 5. Dans ce mode de réalisation, chaque cellule mémoire 22j, j variant de 1 à N, correspond à une bascule de type D, trois cellules mémoire 22j-1, 22jet 22j+1étant représentées à titre d'exemple en figure 6. Chaque bascule 22jcomprend une entrée de donnée D, deux entrées d'initialisation R et S, deux sorties complémentaires, seule une sortie Q étant représentée, et est cadencée par un signal d'horloge CLK. L'entrée D de la cellule mémoire 22jest reliée à la sortie Q de la cellule mémoire 22j-1. Par ailleurs, chaque cellule mémoire Bj, j variant de 1 à N, correspond à une bascule de type D, trois cellules mémoire Bj-1, Bjet Bj+1étant représentées à titre d'exemple en figure 6. Chaque bascule Bjcomprend une entrée de donnée D, deux entrées d'initialisation R et S, deux sorties complémentaires, seule une sortie Q étant représentée, et est cadencée par un signal d'horloge CLK'. L'entrée D de la cellule mémoire Bjest reliée à la sortie Q de la cellule mémoire Bj-1.
La table [Table 1] de vérité de chaque cellule mémoire 22jet Bjest la suivante:
S R D Qn+1
0 0 0 0
0 0 1 1
1 0 x 1
0 1 x 0
1 1 NA NA
Chaque interrupteur SWjpeut être commandé par un signal ENjet est configuré pour relier le noeud d'entrée IN à l'entrée D de la bascule SWjlorsque le signal ENjest à "1". Le signal ENjest fourni par la sortie Q de la cellule mémoire Bj. Un signal de réinitialisation Reset est fourni à l'entrée R de chaque cellule mémoire Bj, j variant de 2 à N, et à l'entrée S de la cellule mémoire B1(représentée à titre d'exemple par la cellule mémoire Bj-1en figure 6). Ceci permet que, lors d'une étape de réinitialisation, l'affichage d'une image débute à la première colonne de l'écran d'affichage par défaut. L'information de la colonne de l'écran 10 à partir de laquelle doit être affichée chaque nouvelle trame dans le mode basse consommation est chargée dans la mémoire 42 par une entrée LOAD reliée à l'entrée D de la première cellule mémoire B1.
Dans le mode de réalisation décrit précédemment en relation avec la figure 5, les cellules mémoire 22jet Bjsont réalisées par des bascules D. Toutefois, les cellules mémoire 22jet Bjpeuvent être réalisées avec d'autres types de bascules ou de verrous logiques.
Dans les modes de réalisation décrits précédemment, dans le mode basse consommation, une seule image réduite est affichée sur l'écran d'affichage 10.
Selon un mode de réalisation, deux ou plus de deux images réduites, ayant chacune des dimensions inférieures aux dimensions de l'écran d'affichage 10, peuvent être affichées sur l'écran d'affichage 10 en mode basse consommation.
La figure 7 représente un mode de réalisation d'un circuit de fourniture 51 des signaux SROWet SCOLdans le cas où P images réduites sont à afficher sur l'écran d'affichage en mode basse consommation, P étant un nombre entier supérieur ou égal à 2, par exemple variant de 2 à 10. Le circuit 51 comprend une mémoire 52 dans laquelle est stockée, pour la kièmeimage réduite avec k variant de 1 à Q, une donnée représentative du nombre entier Nbkde lignes de l'image réduite. La mémoire 52 fournit un signal Nb égal à l'une des valeurs Nbk. Le circuit 51 comprend une mémoire 54 dans laquelle est stockée, pour la kièmeimage réduite avec k variant de 1 à Q, une donnée représentative de la première rangée Lkde l'écran d'affichage 10 à laquelle doit être affichée la première ligne de l'image réduite. La mémoire 54 fournit le signal SROWégal à l'une des valeurs Lk. Le circuit 51 comprend une mémoire 56 dans laquelle est stockée, pour la kièmeimage réduite avec k variant de 1 à Q, une donnée représentative de la première colonne Ckde l'écran d'affichage 10 à laquelle doit être affichée la première colonne de l'image réduite. La mémoire 56 fournit le signal SCOLégal à l'une des valeurs Ck.
Selon un mode de réalisation, chaque mémoire 52, 54 et 56 est commandée par un signal Shift_en. Selon un mode de réalisation, le signal Shift_en est un signal binaire. A titre d'exemple, lorsque le signal Shift_en ne varie pas, les signaux SROW, SCOLet Nb fournis par les mémoires 52, 54 et 56 ne sont pas modifiés, et lorsque le signal Shift_en passe de "0" à "1", les signaux SROW, SCOLet Nb fournis par les mémoires 52, 54 et 56 sont modifiés. A titre d'exemple, lorsque la mémoire 52 fournit le signal Nb égal à la valeur Nbk, avec k inférieur à Q, elle peut fournir le signal Nb égal à la valeur Nbk+1à réception d'une impulsion du signal Shift_en. De plus, lorsque la mémoire 54 fournit le signal SROWégal à la valeur Lk, avec k inférieur à Q, elle peut fournir le signal SROWégal à la valeur Lk+1à réception d'une impulsion du signal Shift_en. De plus, lorsque la mémoire 56 fournit le signal SCOLégal à la valeur Ck, avec k inférieur à Q, elle peut fournir le signal SCOLégal à la valeur Ck+1à réception d'une impulsion du signal Shift_en.
Selon un mode de réalisation, le circuit 51 comprend en outre un compteur 58 qui incrémente un signal CPT et un module 60 recevant les signaux CPT et Nb, fournissant le signal Shift_en et fournissant un signal de réinitialisation resetn au compteur 58. Le compteur 58 incrémente le signal CPT chaque fois qu'il reçoit un signal de synchronisation SYNC de fin de trame. Selon un mode de réalisation, le module 60 est configuré pour comparer le compteur CPT avec le nombre Nb fourni par la mémoire 52 et est configuré pour émettre une impulsion du signal Shift_en lorsque le signal CPT est égal au nombre Nb et réinitialiser le compteur 58. Les signaux Nb, SROWet SCOLsont donc modifiés pour chaque nouvelle image réduite à afficher.
Divers modes de réalisation et variantes ont été décrits. L’homme de l’art comprendra que certaines caractéristiques de ces divers modes de réalisation et variantes pourraient être combinées, et d’autres variantes apparaitront à l’homme de l’art. Enfin, la mise en oeuvre pratique des modes de réalisation et variantes décrits est à la portée de l’homme du métier à partir des indications fonctionnelles données ci-dessus.

Claims (11)

  1. Dispositif (40) comprenant un écran d'affichage (10) comprenant des pixels d'affichage (Pixi,j) agencés en rangées et en colonnes, dont une première rangée et une première colonne, le dispositif comprenant, en outre, un circuit de commande de l'écran d'affichage configuré pour, dans un premier mode, débuter l'affichage d'une première image sur la première rangée et sur la première colonne et, dans un deuxième mode, débuter l'affichage d'une deuxième image (IM) sur l'une des rangées différente de la première rangée et/ou sur l'une des colonnes différente de la première colonne.
  2. Dispositif selon la revendication 1, comprenant un registre à décalage (20) comprenant une succession de cellules mémoire (221, 22N), dont une première cellule mémoire, et un circuit de fourniture de données (44) configuré pour, dans le premier mode, fournir en série des premières données d'images relatives à la première image à la première cellule mémoire et, dans le deuxième mode, fournir en série des deuxièmes données d'images relatives à la deuxième image à l'une des cellules mémoire autre que la première cellule mémoire.
  3. Dispositif selon la revendication 1 ou 2, comprenant une première mémoire (42) dans laquelle est stocké un premier message binaire comprenant des premiers bits, chaque premier bit (B1, BN) étant associé à l'une des colonnes de l'écran d'affichage (10), un seul des premiers bits étant à un premier état, les autres premiers bits étant chacun à un deuxième état.
  4. Dispositif selon l'une quelconque des revendications 1 à 3, comprenant une deuxième mémoire (48) dans laquelle est stocké un deuxième message binaire comprenant des deuxièmes bits (B'1, B'N), chaque deuxième bit étant associé à l'une des rangées de l'écran d'affichage (10), un seul des deuxièmes bits étant à un troisième état, les autres deuxièmes bits étant chacun à un quatrième état.
  5. Dispositif selon l'une quelconque des revendications 1 à 4, dans lequel la deuxième image (IM) comprend des pixels d'image, le nombre de pixels d'image étant inférieur strictement au nombre de pixels d'affichage de l'écran d'affichage (10).
  6. Dispositif selon l'une quelconque des revendications 1 à 5, dans lequel chaque pixel d'affichage (Pixi,j) comprend un circuit d'affichage (DISP) comprenant des diodes électroluminescentes (LED) et un circuit de commande (COM) des diodes électroluminescentes.
  7. Dispositif selon la revendication 6, dans lequel le circuit de commande (COM) de chaque pixel d'affichage (Pixi,j) est configuré pour recevoir un signal numérique ou un signal analogique.
  8. Dispositif selon l'une quelconque des revendications 1 à 7, dans lequel le circuit de commande de l'écran d'affichage (10) est configuré pour, dans le deuxième mode, débuter l'affichage d'une troisième image sur l'une des rangées différente de la rangée à laquelle débute l'affichage de la deuxième image (IM).
  9. Procédé de commande d'un écran d'affichage (10) comprenant des pixels d'affichage (Pixi,j) agencés en rangées et en colonnes, dont une première rangée et une première colonne, le procédé comprenant les étapes suivantes:
    -dans un premier mode, débuter l'affichage d'une première image sur la première rangée et sur la première colonne; et
    -dans un deuxième mode, débuter l'affichage d'une deuxième image (IM) sur l'une des rangées différente de la première rangée et/ou sur l'une des colonnes différente de la première colonne.
  10. Procédé selon la revendication 9, comprenant, dans le premier mode, la fourniture en série, à un registre à décalage (20), comprenant une succession de cellules mémoire (221, 22N), dont une première cellule mémoire, de premières données d'images relatives à la première image sur la première cellule mémoire et, dans le deuxième mode, de deuxièmes données d'images relatives à la deuxième image à l'une des cellules mémoire autre que la première cellule mémoire.
  11. Procédé selon la revendication 9 ou 10, comprenant, dans le deuxième mode, le début de l'affichage d'une troisième image sur l'une des rangées différente de la rangée à laquelle débute l'affichage de la deuxième image (IM).
FR1914283A 2019-12-12 2019-12-12 Dispositif comprenant un écran d'affichage à mode de fonctionnement à basse consommation Active FR3104795B1 (fr)

Priority Applications (8)

Application Number Priority Date Filing Date Title
FR1914283A FR3104795B1 (fr) 2019-12-12 2019-12-12 Dispositif comprenant un écran d'affichage à mode de fonctionnement à basse consommation
CN202080086440.7A CN114830224B (zh) 2019-12-12 2020-12-02 包括具有低功耗操作模式的显示屏的设备
PCT/EP2020/084209 WO2021115860A1 (fr) 2019-12-12 2020-12-02 Dispositif comprenant un ecran d'affichage a mode de fonctionnement a basse consommation
KR1020227020126A KR20220112784A (ko) 2019-12-12 2020-12-02 저-전력 작동 모드를 갖는 표시 화면을 구비하는 장치
JP2022535774A JP7565622B2 (ja) 2019-12-12 2020-12-02 低消費動作モードを有するディスプレイスクリーンを備えたデバイス
EP20812374.5A EP4073785A1 (fr) 2019-12-12 2020-12-02 Dispositif comprenant un ecran d'affichage a mode de fonctionnement a basse consommation
US17/783,254 US11862093B2 (en) 2019-12-12 2020-12-02 Device comprising a display screen with low-consumption operating mode
TW109142835A TW202143206A (zh) 2019-12-12 2020-12-04 包含具有低功率操作模式的顯示螢幕的裝置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1914283 2019-12-12
FR1914283A FR3104795B1 (fr) 2019-12-12 2019-12-12 Dispositif comprenant un écran d'affichage à mode de fonctionnement à basse consommation

Publications (2)

Publication Number Publication Date
FR3104795A1 true FR3104795A1 (fr) 2021-06-18
FR3104795B1 FR3104795B1 (fr) 2022-01-28

Family

ID=70613903

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1914283A Active FR3104795B1 (fr) 2019-12-12 2019-12-12 Dispositif comprenant un écran d'affichage à mode de fonctionnement à basse consommation

Country Status (8)

Country Link
US (1) US11862093B2 (fr)
EP (1) EP4073785A1 (fr)
JP (1) JP7565622B2 (fr)
KR (1) KR20220112784A (fr)
CN (1) CN114830224B (fr)
FR (1) FR3104795B1 (fr)
TW (1) TW202143206A (fr)
WO (1) WO2021115860A1 (fr)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024054039A1 (fr) 2022-09-06 2024-03-14 주식회사 엘지에너지솔루션 Station d'échange de batteries, son procédé de commande et système d'échange de batteries

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1077442A1 (fr) * 1999-08-17 2001-02-21 Koninklijke Philips Electronics N.V. Ecran doté d'une zone d'affichage à geométrie variable
FR2842640A1 (fr) * 2002-07-19 2004-01-23 St Microelectronics Sa Affichage d'une image sur un ecran matriciel par adressage selectif de lignes de l'ecran
WO2019016481A1 (fr) 2017-07-21 2019-01-24 Aledia Dispositif optoelectronique
WO2019016482A1 (fr) 2017-07-21 2019-01-24 Aledia Dispositif optoelectronique

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4150998B2 (ja) * 2000-03-30 2008-09-17 セイコーエプソン株式会社 表示装置
JP4817533B2 (ja) 2001-05-29 2011-11-16 東芝モバイルディスプレイ株式会社 フラットパネル表示装置
JP2003316315A (ja) 2002-04-23 2003-11-07 Tohoku Pioneer Corp 発光表示パネルの駆動装置および駆動方法
KR100752365B1 (ko) * 2003-11-14 2007-08-28 삼성에스디아이 주식회사 표시장치의 픽셀구동회로 및 그 방법
JP2005309304A (ja) 2004-04-26 2005-11-04 Seiko Epson Corp データ線駆動回路、電気光学装置および電子機器
JP4860488B2 (ja) * 2007-01-04 2012-01-25 ルネサスエレクトロニクス株式会社 画像表示制御装置
KR20100025963A (ko) * 2008-08-28 2010-03-10 삼성전자주식회사 디스플레이 구동회로 및 그 구동방법
US20100171734A1 (en) * 2009-01-08 2010-07-08 Tsung-I Chiu System and Method for Extending Operating Time of an Electronic Device
US8896505B2 (en) * 2009-06-12 2014-11-25 Global Oled Technology Llc Display with pixel arrangement
KR102275707B1 (ko) 2015-05-04 2021-07-09 삼성전자주식회사 디스플레이 드라이버, 디스플레이 장치 및 디스플레이 시스템
CN105867865B (zh) * 2016-04-08 2017-03-08 京东方科技集团股份有限公司 一种数据处理方法、数据处理装置及拼接显示系统
EP3791380A1 (fr) * 2018-05-08 2021-03-17 Apple Inc. Affichage à mémoire dans pixel

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1077442A1 (fr) * 1999-08-17 2001-02-21 Koninklijke Philips Electronics N.V. Ecran doté d'une zone d'affichage à geométrie variable
FR2842640A1 (fr) * 2002-07-19 2004-01-23 St Microelectronics Sa Affichage d'une image sur un ecran matriciel par adressage selectif de lignes de l'ecran
WO2019016481A1 (fr) 2017-07-21 2019-01-24 Aledia Dispositif optoelectronique
WO2019016482A1 (fr) 2017-07-21 2019-01-24 Aledia Dispositif optoelectronique

Also Published As

Publication number Publication date
JP2023505888A (ja) 2023-02-13
FR3104795B1 (fr) 2022-01-28
JP7565622B2 (ja) 2024-10-11
EP4073785A1 (fr) 2022-10-19
KR20220112784A (ko) 2022-08-11
US11862093B2 (en) 2024-01-02
CN114830224B (zh) 2024-10-15
TW202143206A (zh) 2021-11-16
US20230018962A1 (en) 2023-01-19
WO2021115860A1 (fr) 2021-06-17
CN114830224A (zh) 2022-07-29

Similar Documents

Publication Publication Date Title
EP3079142B1 (fr) Procédé d'affichage d'images sur un écran matriciel
KR20130094687A (ko) 능동 매트릭스 oled 디스플레이용 픽셀 회로
EP3550550A1 (fr) Dispositif et procede d'affichage d'images avec une memorisation de donnees realisee dans les pixels
WO2007071679A1 (fr) Procede de pilotage d'un panneau d'affichage avec depolarisation
FR3104795A1 (fr) Dispositif comprenant un écran d'affichage à mode de fonctionnement à basse consommation
WO2020084338A1 (fr) Dispositif d'affichage permettant un affichage jour et nuit
EP4060650A1 (fr) Dispositif d'affichage émissif à led
FR2708371A1 (fr) Circuit d'affichage à forte persistance et procédé associé.
EP2444953B1 (fr) Dispositif d'affichage matriciel de deux images fusionnées
FR2776414A1 (fr) Procede et dispositif pour adressage de panneaux a plasma
EP3549124B1 (fr) Mode d'adressage et principe de réalisation d'écrans matriciels d'affichage d'images couleur a comportement quasi-statique
FR2915018A1 (fr) Commande d'un ecran electroluminescent.
FR3137485A1 (fr) Pixel d'affichage comprenant des sources électroluminescentes
EP2104092B1 (fr) Dispositif d'affichage pouvant fonctionner en mode partiel d'affichage basse consommation
FR3137484A1 (fr) Pixel d'affichage comprenant des diodes électroluminescentes et un écran d'affichage ayant de tels pixels d'affichage
EP0210898A1 (fr) Dispositif d'affichage comportant un réseau matriciel de sources lumineuses
FR3140470A1 (fr) Dispositif optoélectronique
FR3121569A1 (fr) Pixel d'affichage à diode électroluminescente
EP1622120A1 (fr) Dispositif d'affichage à matrice active et procédé de commande d'un tel dispositif
FR3140471A1 (fr) Dispositif optoélectronique
FR2842640A1 (fr) Affichage d'une image sur un ecran matriciel par adressage selectif de lignes de l'ecran
EP0793213A1 (fr) Procédé de commande d'un écran de visualisation d'image utilisant le principe de la modulation de durée d'émission de lumière, et dispositif de visualisation mettant en oeuvre le procédé
WO2023110604A1 (fr) Pixel d'affichage a diodes electroluminescentes pour ecran d'affichage
FR3036837A1 (fr) Mode d'adressage et principe de realisation d'ecrans matriciels d'affichage d'images couleur a comportement quasi-statique
EP4453919A1 (fr) Pixel d'affichage a diodes electroluminescentes pour ecran d'affichage

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 2

PLSC Publication of the preliminary search report

Effective date: 20210618

PLFP Fee payment

Year of fee payment: 3

PLFP Fee payment

Year of fee payment: 4

PLFP Fee payment

Year of fee payment: 5