JPH0695315B2 - 正常な機器の組を自動的に再構成する装置 - Google Patents

正常な機器の組を自動的に再構成する装置

Info

Publication number
JPH0695315B2
JPH0695315B2 JP60187541A JP18754185A JPH0695315B2 JP H0695315 B2 JPH0695315 B2 JP H0695315B2 JP 60187541 A JP60187541 A JP 60187541A JP 18754185 A JP18754185 A JP 18754185A JP H0695315 B2 JPH0695315 B2 JP H0695315B2
Authority
JP
Japan
Prior art keywords
memory
circuit
devices
storage
attached
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP60187541A
Other languages
English (en)
Other versions
JPS6165339A (ja
Inventor
エデルベルト・アイヒホルン
Original Assignee
メツセルシユミツト‐ベルコウ‐ブローム・ゲゼルシヤフト・ミト・ベシユレンクテル・ハフツング
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by メツセルシユミツト‐ベルコウ‐ブローム・ゲゼルシヤフト・ミト・ベシユレンクテル・ハフツング filed Critical メツセルシユミツト‐ベルコウ‐ブローム・ゲゼルシヤフト・ミト・ベシユレンクテル・ハフツング
Publication of JPS6165339A publication Critical patent/JPS6165339A/ja
Publication of JPH0695315B2 publication Critical patent/JPH0695315B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16Error detection or correction of the data by redundancy in hardware
    • G06F11/20Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05DSYSTEMS FOR CONTROLLING OR REGULATING NON-ELECTRIC VARIABLES
    • G05D1/00Control of position, course, altitude or attitude of land, water, air or space vehicles, e.g. using automatic pilots
    • G05D1/0055Control of position, course, altitude or attitude of land, water, air or space vehicles, e.g. using automatic pilots with safety arrangements
    • G05D1/0077Control of position, course, altitude or attitude of land, water, air or space vehicles, e.g. using automatic pilots with safety arrangements using redundant signals or controls
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16Error detection or correction of the data by redundancy in hardware
    • G06F11/1666Error detection or correction of the data by redundancy in hardware where the redundant component is memory or memory area
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16Error detection or correction of the data by redundancy in hardware
    • G06F11/1658Data re-synchronization of a redundant component, or initial sync of replacement, additional or spare unit

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • General Engineering & Computer Science (AREA)
  • Aviation & Aerospace Engineering (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Automation & Control Theory (AREA)
  • Radio Relay Systems (AREA)
  • Hardware Redundancy (AREA)
  • Safety Devices In Control Systems (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、一方の機器群の各機器に対して他方の機器
群中の同じ機器が付属し、重複した機器の対が各機器群
の機器の数に相当する数ほどあり、一つの機器に故障が
ある場合、二つの機器群の機器から必要とする正常な機
器の組を自動的に再構成する装置に関する。
〔従来の技術〕
冗長性を付与して設計されている(つまり、余剰な部分
を設けて設計されている)この種の機器群の系は、例え
ば宇宙飛行で使用され、この系を可能な限り故障のない
ように構成することが重要である。従って、冗長性が単
純な場合には、どの機器も二重にされている。これ等の
機器は、例えばスピン回転体の回転数を測定する装置、
地球センサあるいはそれ等の評価回路、または姿勢制御
ノズルを作動させる制御装置である。これ等の機器の一
つが故障すると、余剰な機器をできる限り早く作動させ
ることが必要である。このことは、衛星が周回軌道で限
られた或る時間間隔でのみ地上ステーションと交信でき
るようになると、直ぐ問題になる。衛星は交信不能な時
間間隔で少なくともその使命を損なわない程度に機能を
安定化することを必ず保証する必要がある。これに関連
して、特に充分な姿勢制御が重要である。衛星は所望の
姿勢を可能な限り完全に失うことなく、制御不能なふら
ふらな運動を行ってはならない。しかも、衛星自体が擾
乱モーメントによって回転が過度に早くなり、大きな遠
心力のため、展開したソーラパネルを破損したり、ある
いはフライホィールの回転数が許容限界値を遥かに越え
ることがあってはならない。この種の付随現象を発生さ
せる欠陥は衛星の全使命を損なうことになる。
それ故、機器が故障した場合、動作している機器の組を
未だ正常な他の機器の組に直ちに切り換える必要がある
と言う問題が生じる。通常、少なくとも動作している機
器を、特に固有な機能パラメータを監視して、連続的に
その機能性に関して検査する。しかし、この検査は過大
な経費が掛かるため、全ての機器に対して行われるので
なく、特に問題のある機能パラメータを監視するだけで
充分としている。従って、機能パラメータが所定の許容
範囲から逸脱することが、必ずしも上記の機能パラメー
タを出力する機器自体に欠陥があることを意味していな
いと言う難点が当然生じる。そして、むしろ、監視して
いない他の機器に故障があることもあり、これはより徹
底的で時間のかかる検査によって確認でき、この検査は
地上ステーションを使ってのみ可能である。
従って、設定された問題は、故障を示す機器をただ止め
て、対応する余剰な機器に置き換えるこでは解決できな
い。何故なら、この機器自体が故障している訳ではない
からである。故障が通報されたら、何時でも、正常な機
器の組を作動させることができるので、地上ステーショ
ンとの次の交信まで衛星が安定した姿勢を保ち、本来の
故障の源を探して故障している機器を特定できると好ま
しい。
〔発明の課題〕
この発明の課題は、特に非常に簡単な手段によって、特
に多大な電算機の経費を掛けなくても、衛星の使命に関
して安全性を極度に高め、少数の地上ステーションを使
用でき、非動作時間を低減させることのできる、一つの
機器に故障がある場合、二つの機器群の機器から必要と
する正常な機器の組を自動的に再構成する装置を提供す
ることにある。
〔課題を解決する手段〕
上記の課題は、この発明により、一方の機器群の各機器
に対して他方の機器群中の同じ機器が付属し、重複した
機器の対が各機器群の機器の数に相当する数ほどあり、
一つの機器に故障がある場合、二つの機器群の機器から
必要とする正常な機器の組を自動的に再構成する装置の
にあって、 両方の機器群1,2の各々に一つの作動可能な記憶回路10,
20が付属し、この記憶回路が機器の対G11,G21;・・・の
各々に対して不揮発性の二進記憶器S11,S21;・・・を備
え、 記憶器S11,S21;・・・の各々に、読取導線3,6;・・・と
一対のセット導線24,25,30,31;・・・とが付属し、一方
のセット導線24,30;・・・が前記記憶器S11,S21;・・・
にのみ、また他方のセット導線25,31;・・・が更に機器
の同じ対G11,G21;・・・に付属する他方の記憶回路20,1
0の記憶器S21,S11;・・・に接続し、 読取導線3,6;・・・の各々が一つの固有な論理回路14,1
7;・・・に接続し、この論理回路が記憶状態に応じて各
記憶器に付属する機器の対の一方または他方の機器G11,
G21;・・・に対する作動指令を出力し、 各記憶回路10,20に、この記憶回路に固有な記憶器に対
してのみ少なくとも一本のリセット導線36,37が、また
固有な記憶器と他の記憶回路の記憶器に対して少なくと
も一本のリセット導線38,39が付属し、 動作している機器の組の各々を監視し、故障が生じたと
き、正常な各記憶器とこの記憶器に付属する論理回路と
を作動させる少なくとも1個の故障検出器9が設けてあ
る、 ことによって解決されている。
この発明による他の有利な構成は、特許請求の範囲の従
属請求項に記載されている。
〔作用と効果〕
従って、この発明によれば、各機器群に対して、特に冗
長性のために、同じように一つの固有な記憶回路が設け
てある。各記憶回路には二つの記憶状態みのを有する二
進記憶器が設けてある。これ等の記憶器に後続する論理
回路は付属する記憶回路が動作すると、個々の論理回路
に直列接続されている記憶器の記憶状態に応じて、付属
する機器の対の何れか一方が動作するようにされてい
る。これ等の記憶器は、どんな場合でも、正常な機器が
動作するように予め設定されている。故障検出器が今動
作している記憶回路によって働いている機器の組に故障
があると通報したら、この記憶回路が動作を止め、今ま
で動作していなかった他の記憶回路が動作する。この他
の記憶回路は、その記憶状態に応じて、正常な他の機器
の組を動作させる。
この発明の意義は、特に非常に簡単な手段によって、特
に多大な電算機の経費を掛けなくても、衛星の使命に関
して安全性を極度に高め、少数の地上ステーションを使
用でき、非動作時間を低減させる点にある。しかし、こ
の発明は宇宙飛行にのみ提供できるのでなく、むしろ特
に問題となる機能パラメータに関して継続して監視する
が、或る時間間隔でのみ徹底的な欠陥検査を行える単純
な冗長性を付与した機器系のあるところでは、どこにで
も適用できる。
〔実施例〕
以下、添付図面に基づき、この発明の実施例を詳しく説
明する。
第1図には、二つの機器群1;2が示してある。これ等の
機器群はそれぞれ3つの機器G11,G12,G13およびG21,G2
2,G23で構成されている。その場合、各機器の対G11;G1
2,G21:G22,・・・は同じタイプのものである。両方の機
器群1;2には、それぞれ記憶回路10;20が付属している。
これ等の記憶回路は、実質上それぞれ3つの不揮発性の
二進記憶器S11,S12,S13およびS21,S22,S23で構成されて
いる。個々の記憶器には、それぞれ読取導線3,4,5およ
び6,7,8を介して論理回路14,15,16および17,18,19が後
続している。記録回路10;20とこれ等の記憶回路に付属
する論理回路は、個々の機器G11〜G23に付属する6つの
出力端51〜56を有する故障検出器9によって作動する。
この故障検出器は動作している各機器の問題となるパラ
メータを監視し、故障が生じた時、付属する各出力端に
信号を出力する。上記の信号はオアゲート49に達し、出
力端に出力した出力信号は、今動作している記憶回路を
正常な記憶回路に切り換える働きをする。この動作を開
閉要素50で暗示的に示す。新たに動作した記憶回路と共
に、この記憶回路に付属する論理回路も動作する。
個々の記憶器S11〜S23には、この記憶器にのみ通じてい
るセット導線24,26,28,30,32,34がそれぞれ付属してい
る。更に、一対の機器に付属しているが、異なる記憶回
路に属する2つの記憶器、例えばS11とS21に通じている
セット導線25,27,29,31,33,35も設けてある。最初に述
べたセット導線25,27,29,31,33,35は、故障検出器9の
出力端51〜56にも接続している。更に、リセット導線36
と37も設けてある。両方のリセット導線は対応する記憶
回路の記憶器S11〜S13またはS21〜S23に共通に付属して
いるが、付属する一方の記憶回路の記憶器のみリセット
できる。付加的なリセット導線38,39を介して、両方の
記憶回路10と20の全記憶器に共通にアクセスできる。
衛星の場合では、セット導線とリセット導線の全ては、
既存の遠隔指令機器に接続している。従って、上記の記
憶器は地上ステーションの指令によってセットやリセッ
トされる。後で第3図により更に明白になるように、記
憶状態を地上ステーションから読み取ることもできる。
第2図には、両方の記憶回路10と20の入力側が示してあ
る。セット導線24,26,28,30,32,34および25,27,29,31,3
3,35は、リセット導線36,37あるいは38,39と同じように
既に第1図に示して説明したものに相当する。第2図に
一個のみ参照符号57で示した駆動回路もしくは増幅器に
よって、セット指令あるいはリセット指令を充分な強度
の電流パルスに変換し、リレーで形成された記憶器S11
〜S13またはS21〜S23の切換が行われる。これ等のリレ
ーはそれぞれ2つのコイルを有し、どちらのコイルが電
流パルスを受け取るかに応じて、出力側で切換接点が開
または閉になる(第3図も参照)。上記の両切換接点位
置は、可能な2つの記憶状態に相当する。各リレーの両
方のコイルは駆動回路から正の電流パルスを受け取り、
他端が零電位に接続している。ダイオード、例えば参照
符号58,59,60は入力したセット指令もしくはリセット指
令を適当な導線を介して更に伝達するためにある。つま
り、リセット導線36を介して入力するリセット指令はダ
イオード60を通過するので、3つの記憶器S11〜S13の全
てに達し、これ等の記憶器をリセットする。しかし、こ
の指令はダイオード59によって阻止され、記憶回路20へ
波及することは防止される。同様に、セット導線24を介
して入力したセット指令はダイオード62と63のため、ダ
イオード61のみ通過し、記憶器S11をセットする。これ
に反して、セット導線25を介して入力するセット指令は
ダイオード64,62と65の極性によって、記憶回路10の記
憶器S11だけでなく、他の記憶回路20の記憶器S21もセッ
トする。
第3図には、記憶回路10と20の出力部分が示してある。
出力側では、対応する記憶器S11〜S32を形成するリレー
がそれぞれ二つの切換接点を使用するが、これ等の接点
は一緒に同じ方式で切り換わり、その都度同じ切換状態
を占める。しかし、原則的には、それぞれ出力側のただ
一つの切換接点で間に合わせることもできる。記憶回路
が動作すると、その時その時の電源も動作するので、例
えば記憶回路10の場合、読取導線3は切換接点が開のと
き正の電位に、また閉じたとき零電位になる。両方の電
位の値は、読取導線3に接続している論理回路14によっ
て処理される論理値1と0に対応する(第4図も参
照)。同じことは、第3図に示す残りの記憶器もしくは
リレーとその出力側の切換接点および読取導線に対して
も当てはまる。これ等の読取導線3〜8から、例えば参
照符号66で示す他の導線も分岐していて、遠隔送信機器
に通じている。この遠隔送信機器により、記憶状態を地
上ステーションから読取る。一方の記憶回路10の記憶状
態を他方の記憶回路20からも読み取れることが必要があ
る。それには、他の読取導線43,44,45に接続する記憶器
S11〜S13の切換接点(逆の場合は他の読取導線40,41,4
2)を設け、これ等の読取導線も同じように遠隔送信機
器に接続されている。例えば、記憶回路10の電源を入れ
ると、地上ステーションから記憶回路10の記憶状態だけ
でなく、他の記憶回路20の記憶状態も、その電源が入っ
ていなくても、読み取れる。この状況は、記憶器S21〜S
23の読取導線40〜42に付属する切換接点も記憶回路10の
電源に導線67,68と69を介して接続されていることによ
って可能になる。即ち、読取導線40の導線67との接続点
70には、付属する切換接点が開の時、電源電圧に相当す
る正の電位が出力し、切換接点が閉のとき、著しく低い
正電位が出力する。
一方の記憶回路10または20を作動させることは、その記
憶回路が入力側でも(第2図の駆動回路、例えば参照符
号57を参照)、出力側でも(第3図参照)、電源に接続
し、他の記憶回路がこの電源から分離されていることを
意味する。この電源は第1図に参照符号80で示してあ
る。
第4図は、機器の対G11とG21に付属する代表的に選び出
した論理回路14と17が回路技術上どのように構成されて
いるかを示す。これ等の論理回路は、図示のように、ア
ンドゲート71〜74および反転素子75,76で構成されてい
る。電源導線77,78を介して、論理回路14または論理回
路17が選択的に活性化される。その時、アンドゲートの
対応する入力端に論理値1が入力する。例えば、論理回
路14がこの方法で作動し、読取導線3に接続する記憶器
S11の出力側の切換接点が開になると、アンドゲート73
の他方の入力端にも論理値1が入力する。従って、機器
G11が作動する。その時、アンドゲート74の他方の入力
端には、直列接続された反転素子のため論理値0が入力
する。従って、このアンドゲートの出力端には出力信号
が出力せず、付属する機器G21は動作しないままであ
る。開いている切換接点で表現されている記憶器S11の
記憶状態には、機器G11を動作させると言う要請が対応
する。
逆に、閉じた切換接点で指定される記憶器S11の記憶状
態は、第4図から容易に判るように、機器G21を動作さ
せることを意味する。論理回路14の代わりに、論理回路
17を活性化させ、電源導線78を介してアンドゲート71と
72の一方の入力端に論理値1が入力すると、記憶器S11
の出力側の切換接点が開いた場合と同じように、読取導
線6を介して論理値1がアンドゲート71の他方の入力端
に、そして論理値0がアンドゲート72の他方の入力端72
に入力する。従って、ここでも切換接点が開の場合、機
器G11が動作し、切換接点が閉の場合、同様な考察によ
り機器G21が動作する。切換接点の位置もしくは記憶状
態と機器の各対の動作している機器の対応関係は両方の
場合で同じである。
上に説明した装置により以下の機能特性が実現する。
先ず、地上ステーションから所望の機器に組に対する自
動的な作動シーケンスを与ることができる。例えば、最
初に機器G11,G12,G13を作動させようとすれば、記憶器S
11〜S13をそれに応じた記憶状態にする必要がある。つ
まり、この場合には対応するリレーの出力側の切換接点
を開にする必要がある(第4図参照)。開の切換接点位
置はリセット導線36を介してリセット指令によって得ら
れる。しかし、セット導線25,27,29にセット指令を予め
与え、この指令によって記憶回路10の記憶器S11〜S13や
記憶回路20の記憶器S21〜S23,ないしはこれ等の記憶器
に相当するリレーが出力側で閉の状態になる。この理由
は後で明らかになる。リセット導線36を経由するその後
のリセット指令により、記憶器S11〜S13に付属するリレ
ーが出力側で再び開になる。その結果、記憶回路10によ
り機器G11〜G13が作動する。この機器の組に故障が生じ
ると、故障検出器9がオアゲート49を介して記憶回路20
を作動させる。この記憶器回路中では、記憶器S21〜S23
に付属するリレーが出力側で上に述べたセット指令によ
り閉の状態になる。このことは、機器G21,G22,G23を作
動させる要請に相当する(第4図参照)。
故障検出器9の3つの出力端51〜53の一つの出力信号に
より与えられる切換指令の直前に、同じ出力端からセッ
ト指令が3本のセット導線24,26,28の対応する一つに達
する。従って、対応する記憶器、あるいは記憶器を形成
するリレーが出力側で他の状態、即ち閉の状態になる。
これにより、故障検出器9が対応する記憶器に属する機
器の故障通報を受け取ったことが明らかになる。地上ス
テーションとの次の交信でこれに応じた情報を読み取る
ことができる。これは、次の故障の検査のとき助けにな
る。
地上ステーションが故障している機器を、ここでは詳し
く立ち入らない通常の様式の方法で、突き止めると、こ
れに応じた情報を記憶回路に保管する必要がある。例え
ば、機器G12に欠陥があると判れば、この機器12を決し
て再び作動させるべきでなく、この機器の対のうち機器
G22のみを動作させる。つまり、記憶器S12をセットする
必要がある。即ち、出力側の切換接点を閉じる必要があ
る。
こうして、記憶回路20が動作するため、それに応じた遠
隔指令信号をこの記憶回路20しか受信できない。動作し
ている機器の組の状態はそれに依存しない。先ず、リセ
ット導線39を介してリセット指令が導入され、全ての記
憶器S11〜S23をリセットする。つまり、リレーが出力側
で開になる。次いで、セット指令がセット導線33に出力
されるので、記憶器S12とS22がセットされる。つまり、
リレーは出力側で閉になる。その後、リセット導線37の
リセット指令により記憶器S22が再びリセットされる
が、記憶器S12のみセットされたままである。ここで、
記憶回路20は、故障検出器9から3本のセット導線30,3
2,34の一つを経由して行われる故障通報の準備をしてい
る。次いで、記憶回路10が新たに動作し、この記憶回路
により既にセットされている記憶器S12と、未だリセッ
トされている記憶器S11,S13により正常な機器G11,G22,G
13が動作する。
既に動作している機器の組G21,G22,G23に故障が見つか
れば、これを記憶する必要がある。機器G21が故障して
いる場合には、機器G11しか動作しないように、記憶器S
21をリセットする必要がある。これには、リセット導線
38を介してリセット指令が行われ、このリセット指令が
全ての記憶器S11〜S23をリセットし、セット導線27と29
のセット指令と、リセット導線36のリセット指令が続
く。従って、記って記憶回路10の全ての記憶器がリセッ
トされ、この記憶回路10が新たな故障通報の準備をす
る。他方、記憶回路20が動作すると、この記憶回路20に
より正常な機器G22とG23およびG11が動作状態になる。
ここで、ただ一対の機器しか、つまりG13とG23しか正常
でない。
故障検出器も同じように冗長性を付与して設計してもよ
い。この検出器により故障が通報されると、ここでも、
正常な余剰分の検出器が動作する。
上で使用した冗長性と言う概念は、二重に設けた機器の
一方のみを切り換えて使用する場合の冗長性を意味す
る。故障が生じた後に行うべき安定な姿勢では、衛星の
場合、ソーラパネルを更に太陽に、しかも指向性アンテ
ナを更に地球に向けてたままにしておくことも必要であ
る。
【図面の簡単な説明】
第1図、3組の対にされた機器を備えているこの発明に
よる装置のプロック図。 第2図、第1図の機器の2つの記憶回路の回路図。 第3図、読取導線に付属する記憶回路の出力部分の回路
図。 第4図、一対の機器に付属する一対の論理回路の回路
図。 図中参照符号: 1,2……機器群 3,6……読取導線 10,20……記憶回路 24,25,30,31……セット導線 G11,G12,……機器の対、 S11,S21,……記憶器

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】一方の機器群の各機器に対して他方の機器
    群中の同じ機器が付属し、重複した機器の対が各機器群
    の機器の数に相当する数ほどあり、一つの機器に故障が
    ある場合、二つの機器群の機器から必要とする正常な機
    器の組を自動的に再構成する装置において、 両方の機器群(1,2)の各々に一つの作動可能な記憶回
    路(10,20)が付属し、この記憶回路が機器の対(G11,G
    21;・・・)の各々に対して不揮発性の二進記憶器(S1
    1,S21;・・・)を備え、 記憶器(S11,S21;・・・)の各々に、読取導線(3,6;・
    ・・)と一対のセット導線(24,25,30,31;・・・)とが
    付属し、一方のセット導線(24,30;・・・)が前記記憶
    器(S11,S21;・・・)にのみ接続し、また他方のセット
    導線(25,31;・・・)が更に機器の同じ対(G11,G21;・
    ・・)に付属する他方の記憶回路(20,10)の記憶器(S
    21,S11;・・・)に接続し、 読取導線(3,6;・・・)の各々が一つの固有な論理回路
    (14,17;・・・)に接続し、この論理回路が記憶状態に
    応じて各記憶器に付属する機器の対の一方または他方の
    機器(G11,G21;・・・)に対する作動指令を出力し、 各記憶回路(10,20)に、この記憶回路に固有な記憶器
    に対してのみ少なくとも一本のリセット導線(36,37)
    が、また固有な記憶器と他の記憶回路の記憶器に対して
    少なくとも一本のリセット導線(38,39)が付属し、 動作している機器の組の各々を監視し、故障が生じたと
    き、正常な各記憶器とこの記憶器に付属する論理回路と
    を作動させる少なくとも1個の故障検出器(9)が設け
    てある、ことを特徴とする装置。
  2. 【請求項2】前記記憶器(S11,S21;・・・)はリレーで
    あることを特徴とする特許請求の範囲第1項に記載の装
    置。
  3. 【請求項3】記憶回路(10,20)の各記憶器には、他の
    記憶回路に接続する他の読取導線(40;43;・・・)が付
    属していることを特徴とする特許請求の範囲第1項また
    は第2項に記載の装置。
  4. 【請求項4】故障検出器(9)は記憶器(S11,S21;・・
    ・)のセット導線(24,30;・・・)に通じている出力導
    線を備えていることを特徴とする特許請求の範囲第1〜
    3項の何れか1項に記載の装置。
JP60187541A 1984-08-31 1985-08-28 正常な機器の組を自動的に再構成する装置 Expired - Fee Related JPH0695315B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE3432165.9 1984-08-31
DE19843432165 DE3432165A1 (de) 1984-08-31 1984-08-31 Einrichtung zur automatischen rekonfiguration einer intakten geraetekombination

Publications (2)

Publication Number Publication Date
JPS6165339A JPS6165339A (ja) 1986-04-03
JPH0695315B2 true JPH0695315B2 (ja) 1994-11-24

Family

ID=6244427

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60187541A Expired - Fee Related JPH0695315B2 (ja) 1984-08-31 1985-08-28 正常な機器の組を自動的に再構成する装置

Country Status (4)

Country Link
US (1) US4739498A (ja)
JP (1) JPH0695315B2 (ja)
DE (1) DE3432165A1 (ja)
FR (1) FR2569882B1 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3921281C1 (ja) * 1989-06-29 1990-12-13 Erno Raumfahrttechnik Gmbh, 2800 Bremen, De
US5204836A (en) * 1990-10-30 1993-04-20 Sun Microsystems, Inc. Method and apparatus for implementing redundancy in parallel memory structures
US5260952A (en) * 1991-04-30 1993-11-09 Ibm Corporation Fault tolerant logic system
CA2068048A1 (en) * 1991-05-06 1992-11-07 Douglas D. Cheung Fault tolerant processing section with dynamically reconfigurable voting
KR100296850B1 (ko) * 1992-05-28 2001-10-24 썬 마이크로시스템즈, 인코포레이티드 캐시램용다수의뱅크열용장성초기화제어기
US5951609A (en) * 1997-05-29 1999-09-14 Trw Inc. Method and system for autonomous spacecraft control
US6128555A (en) * 1997-05-29 2000-10-03 Trw Inc. In situ method and system for autonomous fault detection, isolation and recovery
US5970013A (en) * 1998-02-26 1999-10-19 Lucent Technologies Inc. Adaptive addressable circuit redundancy method and apparatus with broadcast write
US6011733A (en) * 1998-02-26 2000-01-04 Lucent Technologies Inc. Adaptive addressable circuit redundancy method and apparatus
DE19857894A1 (de) * 1998-12-15 2000-06-21 Bodenseewerk Geraetetech Flugkörper
US6438672B1 (en) 1999-06-03 2002-08-20 Agere Systems Guardian Corp. Memory aliasing method and apparatus
US6687851B1 (en) 2000-04-13 2004-02-03 Stratus Technologies Bermuda Ltd. Method and system for upgrading fault-tolerant systems
US6820213B1 (en) 2000-04-13 2004-11-16 Stratus Technologies Bermuda, Ltd. Fault-tolerant computer system with voter delay buffer
US6691225B1 (en) 2000-04-14 2004-02-10 Stratus Technologies Bermuda Ltd. Method and apparatus for deterministically booting a computer system having redundant components
US7065672B2 (en) * 2001-03-28 2006-06-20 Stratus Technologies Bermuda Ltd. Apparatus and methods for fault-tolerant computing using a switching fabric
US6928583B2 (en) * 2001-04-11 2005-08-09 Stratus Technologies Bermuda Ltd. Apparatus and method for two computing elements in a fault-tolerant server to execute instructions in lockstep
US7856294B2 (en) * 2007-12-14 2010-12-21 Sra International, Inc. Intelligent system and method for spacecraft autonomous operations
CN117784616B (zh) * 2024-02-23 2024-05-24 西北工业大学 一种基于智能观测器组的高速飞行器故障重构方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3787816A (en) * 1972-05-12 1974-01-22 Burroughs Corp Multiprocessing system having means for automatic resource management
JPS4925809U (ja) * 1972-06-08 1974-03-05
US3805039A (en) * 1972-11-30 1974-04-16 Raytheon Co High reliability system employing subelement redundancy
JPS543390A (en) * 1977-06-08 1979-01-11 Hitachi Ltd Information processing system diagnosis system
IT1109655B (it) * 1978-06-28 1985-12-23 Cselt Centro Studi Lab Telecom Memoria di massa allo stato solido organizzata a bit autocorrettiva e riconfigurabile per un sistema di controllo a programma registrato
JPS5720848A (en) * 1980-07-14 1982-02-03 Nissin Electric Co Ltd Automatic switching device for double system device
JPS5911454A (ja) * 1982-07-13 1984-01-21 Mitsubishi Electric Corp 冗長化システム
US4506364A (en) * 1982-09-30 1985-03-19 International Business Machines Corporation Memory address permutation apparatus

Also Published As

Publication number Publication date
JPS6165339A (ja) 1986-04-03
DE3432165C2 (ja) 1987-07-16
US4739498A (en) 1988-04-19
DE3432165A1 (de) 1986-03-06
FR2569882B1 (fr) 1991-07-19
FR2569882A1 (fr) 1986-03-07

Similar Documents

Publication Publication Date Title
JPH0695315B2 (ja) 正常な機器の組を自動的に再構成する装置
US4672529A (en) Self contained data acquisition apparatus and system
JPS63138435A (ja) オンライン式の欠陥モニタの性能を確認する回路及び方法
US5977662A (en) Electronic switching device and circuits with a plurality of such switching devices
US3872291A (en) Field repairable memory subsystem
US4476561A (en) Device for remotely supervising operation of a branched data-transmission network
US6885897B2 (en) Module for controlling a drive and method of using the module
US11764788B2 (en) Electrical equipment and method for rectifying device faults
JPS6256538B2 (ja)
US6295236B1 (en) Semiconductor memory of the random access type with a bus system organized in two planes
CN213754521U (zh) 一种多链路船岸连接系统
KR20220115777A (ko) 결함 찾기 시스템
JP2830486B2 (ja) 通信装置
KR102689090B1 (ko) 디지털 신호 입력 회로의 감지 기능을 갖는 디지털 보호 계전기
JPS6233483Y2 (ja)
JPS6410788B2 (ja)
JP2716783B2 (ja) 監視制御装置
JPS59201126A (ja) 共通バス制御方式
US3448392A (en) Fault detecting and eliminating system for electrical circuits
SU1508261A1 (ru) Устройство вывода управл ющего сигнала из ЭВМ в пневматические переключательные цепи в системе сопр жени
JPS5813640Y2 (ja) 多重化装置の切替装置
SU1256193A1 (ru) Устройство мажоритарного контрол резервируемых логических блоков
JPS62140155A (ja) 装置のデ−タバス自動切替回路
JPH0157437B2 (ja)
JPS5890201A (ja) 三重系プロセス入出力装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees