JPH0691114B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH0691114B2
JPH0691114B2 JP59196159A JP19615984A JPH0691114B2 JP H0691114 B2 JPH0691114 B2 JP H0691114B2 JP 59196159 A JP59196159 A JP 59196159A JP 19615984 A JP19615984 A JP 19615984A JP H0691114 B2 JPH0691114 B2 JP H0691114B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
solder
electrode terminal
semiconductor device
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59196159A
Other languages
English (en)
Other versions
JPS6173338A (ja
Inventor
義夫 ▲高▼木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP59196159A priority Critical patent/JPH0691114B2/ja
Publication of JPS6173338A publication Critical patent/JPS6173338A/ja
Publication of JPH0691114B2 publication Critical patent/JPH0691114B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83051—Forming additional members, e.g. dam structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、電極端子に半導体チップをはんだ付けした
半導体装置に関するものである。
［従来の技術］ 第４図は従来の半導体装置の平面図、第５図は第４図に
示された従来の半導体装置の電極端子の部分側面図、第
６図は従来の他の半導体装置の電極端子の部分平面図、
第７図は第６図に示された従来の半導体装置の電極端子
の部分側面図、第８図は第６図に示された従来の半導体
装置の電極端子の部分側面図である。
第４図において、（１）は放熱板で、あらかじめ上面に
はんだ印刷を施してある。（２）は絶縁板としての絶縁
基板、（３）、（４）、（５）、（６）及び（７）は電
極端子、（８）はフライホイルダイオードチップからな
る半導体チップ、（９）はトランジスタチップからなる
半導体チップ、（10）はスピードアップダイオードチッ
プ（ダーリントントランジスタのスイッチング速度を早
くするために入れるダイオードチップ）からなる半導体
チップ、（11）ははんだ、（12）はくぼみ部である。
従来の半導体装置の半導体チップの装着方法はつぎのよ
うに行なっていた。
第４図において、上面にはんだ印刷を施した絶縁基板
（２）を放熱板（１）上に載せる。電極端子（３）〜
（７）を固定治具の使用により絶縁基板（２）上に置
く。これらの電極端子のうち、半導体チップが装着され
る端子には、載置する面にあらかじめはんだ印刷が施し
てある。半導体チップ（８）及び半導体チップ（９）を
電極端子（４）及び（５）のはんだ印刷部上に置き、半
導体チップ（10）を電極端子（６）及び（７）のはんだ
印刷部上に置く。
このようにされた組合せ体を加熱板上に載せるか、加熱
炉に入れるかして加熱し、はんだ溶着により各組合せ部
品を固着する。
［発明が解決しようとする問題点］ 従来の半導体装置では、半導体チップ（10）のように寸
法が非常に小さい場合、電極端子（６）および（７）の
様に装着部が平面のままでは、第５図に示すように、非
常に軽い小片の半導体チップ（10）がはんだ（11）の表
面張力により浮かされ、位置がずれたり、傾斜して固着
されるという問題点があった。
これに対処した従来の他の半導体装置においては、第６
図及び第７図に示したような電極構造にしたものがあ
る。
第６図及び第７図において、電極端子（６）には半導体
チップ（10）の装着部に、半導体チップ（10）より面積
を少し大きくしたくぼみ部（12）を形成している。この
くぼみ部（12）にはんだ印刷を施しておき、半導体チッ
プ（10）をはんだ溶着する。しかしながら第７図に示さ
れるように半導体チップ（10）が正確に所定の位置に傾
斜することなく固着されることはまれで、第８図に示さ
れるように半導体チップ（10）が浮上がりにより傾斜
し、そのうえ、ずれて固着されていた。このため、後工
程の自動ワイヤボンディング装着によるボンディングが
施行しにくくなったり、ボンディング強度が著しく低下
すると言う問題点があった。
この発明は、このような問題点を解消するためになされ
たもので、小片の半導体チップが電極端子上の所定の位
置に、位置ずれや傾斜することなく固着された半導体装
置を得ることを目的としている。
［問題点を解決するための手段］ この発明にかかる半導体装置は、絶縁板上に固着された
電極端子の一端の互いに対向する側面に電極端子厚さ方
向のはんだ逃し溝を設けると共に電極端子の一端の表面
上に絶縁板表面と並行しかつはんだ逃し溝断面と接する
底面を有するくぼみ部を配設し、このくぼみ部の底面上
ではんだ逃し溝断面に沿い、はんだを介して半導体チッ
プを接着したものである。
［作用］ この発明においては、絶縁板上に固着された電極端子の
一端の互いに対向する側面に電極端子厚さ方向のはんだ
逃し溝を設けると共に電極端子の一端の表面上に絶縁板
表面と並行しかつはんだ逃し溝断面と接する底面を有す
るくぼみ部を配設し、このくぼみ部の底面上ではんだ逃
し溝断面に沿い、はんだを介して半導体チップを接着し
たので、半導体チップを電極端子の一端に載置するとき
の位置決めが正確におこなわれ、余分な溶融はんだがは
んだ逃し溝から流れるとともに、接着に必要十分な溶融
はんだがくぼみとはんだ逃し溝断面とで規定される半導
体チップの載置面に残りこの上に半導体チップが浮かさ
れることにより半導体チップの位置が規制されるから、
半導体チップの浮上り傾斜やずれがなくされて固着され
る。
［実施例］ 第１図はこの発明による半導体装置の平面図、第２図は
この発明による半導体装置の電極端子の部分平面図、第
３図はこの発明による半導体装置の電極端子のＡ視の部
分側面図である。
第１図〜第３図において、（１）〜（５）、（８）〜
（11）は上記従来装置と同様のものである。（19）は電
極端子、（20）ははんだ逃し溝、（21）はくぼみ部であ
る。電極端子（19）には、半導体チップが載置される面
としてくぼみ部（21）が設けられていて、この載置面の
左右の両端側に厚さ方向のはんだ逃し溝（20）が設けら
れている。
この発明による半導体装置における半導体チップの装着
方法は次のとおりである。
放熱板（１）、絶縁基板（２）、電極端子（３）〜
（５）及び（19）、さらに半導体チップ（８）、（９）
及び小片の半導体チップ（10）を上記従来方法と同様に
してはんだで固着するが、小片の半導体チップ（10）が
固着される電極の半導体チップ載置面は電極端子（３）
〜（５）と異なり、小片の半導体チップ（10）の載置面
としてのくぼみ部（21）とはんだ逃し溝（20）が設けら
れており、くぼみ部（21）にもあらかじめはんだ印刷を
施しておく。
こうして、他の半導体チップ（８）及び（９）を電極端
子（３）、（４）及び（５）へ載置すると同時に、半導
体チップ（10）を電極端子（19）に載置し、加熱により
はんだ溶着して固着する。
加熱の際、溶融したはんだのうち、くぼみ部（21）には
必要量のはんだが残り、余分なはんだは電極表面に流れ
出されないように側面のはんだ逃し溝（20）から逃がさ
れることにより、半導体チップ（10）は位置ずれするこ
となく所定の位置に、しかも傾斜することなく固着され
る。
［発明の効果］ 以上のようにこの発明によれば、小片の半導体チップが
装着される電極端子の一端の互いに対向する側面に電極
端子厚さ方向のはんだ逃し溝を設けると共に電極端子の
一端の表面上に絶縁板表面と並行しかつはんだ逃し溝断
面と接する底面を有するくぼみ部を配設し、このくぼみ
部の底面上ではんだ逃し溝に沿い、はんだを介して半導
体チップを接着したので、半導体チップを電極端子の一
端に載置するときの位置決めが正確におこなわれ、余分
な溶融はんだがはんだ逃し溝から流れるとともに、接着
に必要十分な溶融はんだがくぼみとはんだ逃し溝断面と
で規定される半導体チップの載置面に残りこの上に半導
体チップが浮かされることにより半導体チップの位置が
規制されるから、半導体チップの位置ずれが生じること
なく、かつ傾斜することなく装着される。
【図面の簡単な説明】
第１図はこの発明による半導体装置の平面図、第２図は
この発明による半導体装置の電極端子の部分平面図、第
３図はこの発明による半導体装置の電極端子のＡ視の部
分側面図、第４図は従来の半導体装置の平面図、第５図
は第４図に示された従来の半導体装置の電極端子の部分
側面図、第６図は従来の他の半導体装置の電極端子の部
分平面図、第７図は第６図に示された従来の半導体装置
の電極端子の部分側面図、第８図は第６図に示された従
来の半導体装置の電極端子の部分側面図である。 １……放熱板、２……絶縁基板、10……半導体チップ、
11……はんだ、19……電極端子、20……はんだ逃し溝、
21……くぼみ部 なお、図中同一符号は同一又は相当部分を示す。

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】放熱板上に配設された絶縁板、この絶縁板
    上に一端が固着され他端が接続端とされた電極端子と、 この電極端子の上記一端の互いに対向する側面に配設さ
    れた電極端子厚さ方向のはんだ逃し溝と、 上記一端の表面上に配設され、上記絶縁板表面と並行し
    かつ上記逃し溝断面と接する底面を有するくぼみ部と、 このくぼみ部の上記底面上でかつ上記逃し溝断面に沿っ
    て載置され、はんだを介して接着された半導体チップと
    を備えた半導体装置。
JP59196159A 1984-09-17 1984-09-17 半導体装置 Expired - Lifetime JPH0691114B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59196159A JPH0691114B2 (ja) 1984-09-17 1984-09-17 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59196159A JPH0691114B2 (ja) 1984-09-17 1984-09-17 半導体装置

Publications (2)

Publication Number Publication Date
JPS6173338A JPS6173338A (ja) 1986-04-15
JPH0691114B2 true JPH0691114B2 (ja) 1994-11-14

Family

ID=16353184

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59196159A Expired - Lifetime JPH0691114B2 (ja) 1984-09-17 1984-09-17 半導体装置

Country Status (1)

Country Link
JP (1) JPH0691114B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4725599B2 (ja) * 2008-06-04 2011-07-13 昭三 遠藤 揮散性物質放出器
CN104347555A (zh) * 2013-07-23 2015-02-11 西安永电电气有限责任公司 一种焊接型igbt模块的电极焊接脚

Also Published As

Publication number Publication date
JPS6173338A (ja) 1986-04-15

Similar Documents

Publication Publication Date Title
US7242033B2 (en) Semiconductor device using LED chip
US6100475A (en) Solder bonding printed circuit boards
US4439918A (en) Methods of packaging an electronic device
US7009116B2 (en) Contact device and a process to facilitate contact of power electronics components and an assembly that consists of one or several power electronics components
US6427901B2 (en) System and method for forming stable solder bonds
JPH0691114B2 (ja) 半導体装置
JPH04361552A (ja) テープキャリアのアウタボンディングツール
US5495223A (en) Hybrid integrated circuit device
JPH0621110A (ja) 半導体チップの組立治具
JPS633422A (ja) Ｉｃチツプの実装方法
JP3006957B2 (ja) 半導体装置の実装体
JPH0468778B2 (ja)
JPH05136201A (ja) 半導体装置用電極と実装体
JP3707516B2 (ja) 半導体素子の実装方法、およびこれに使用する素子実装用シート
JP2606273B2 (ja) ボンディング用ヒーターチップ
JP3410199B2 (ja) 接続部材の橋絡防止装置並びにこれを有する半導体集積回路及び実装基板
US20220148944A1 (en) Electronic device and method for manufacturing electronic device
JP2755087B2 (ja) 着脱治具
JPH07120680B2 (ja) 半導体装置
JP3694108B2 (ja) 半田付け方法
US6465885B1 (en) Positioning of soldering pads in semiconductor diode package
JP2595881B2 (ja) 表面実装型集積回路パッケージのリード端子の固着方法
JPH0563132A (ja) 半導体パツケージにおけるリード形状
JPS634690A (ja) 厚膜混成集積回路基板
JP2002359333A (ja) 半導体装置