JPH0691025B2

JPH0691025B2 - 半導体の製造方法

Info

Publication number: JPH0691025B2
Application number: JP30420787A
Authority: JP
Inventors: 明吉野; 鼎士渡部; 茂黒宮
Original assignee: 大同ほくさん株式会社
Priority date: 1987-11-30
Filing date: 1987-11-30
Publication date: 1994-11-14
Anticipated expiration: 2009-11-14
Also published as: JPH01144623A

Description

【発明の詳細な説明】〔産業上の利用分野〕この発明は、真空室内、特に真空化学エピタキシー（VC
E）系において、III−Ｖ族化合物半導体層を析出させる
半導体の製造方法に関するものである。

〔従来の技術〕

近年、III−Ｖ族化合物（例えばGaAs等）半導体素子
が、従来の珪素半導体素子よりも優れた性能を有するこ
とを知られその需要が増大している。このようなIII−
Ｖ族化合物半導体素子の製造方法として、超高真空中
で、基板にガス状の化合物材料を分子線の形で衝突さ
せ、基板上にその材料を堆積させる分子線エピタキシヤ
ル法や金属のメチルまたはエチル化合物の蒸気をH₂等の
キヤリアガスで送つて反応室に導入し、そこでＶ族の水
素化合物と混合したのち加熱した基板上で反応させ結晶
を成長させる有機金属CVD法等がある。上記のうち、分
子線エピタキシヤル法は、大量生産が難しく市場の受容
に見合うだけの供給をすることが困難であるという問題
点を有している。また、有機金属CVD法は、生産能力は
高いが用いられる反応ガスが高価で、かつその利用効率
が悪いという問題点を有しているため、高価格を問題と
しないような特殊用途以外に使用することは困難であ
る。さらにその反応ガスが有毒であることや、キヤリア
ガスを用いるためガスの使用量が大量になることのた
め、使用後の廃棄等の処理に問題を有している。

このため、大量生産ができ、かつ有毒ガスの処理等の問
題を殆どなくした方法として、真空化学エピタキシー
（VCE）が、1985年４月30日〜５月２日に行われた「宇
宙光電池研究・技術会議」で開示された。このVCE法は
のちに「多接合（マルチジヤンクシヨン）用高効率セル
の真空MOCVD製造」というタイトルの論文でより詳細に
発表された。これは反応室およびこの反応室にガス状の
化合物を射出するためのノズルを複数個設けて生産性を
向上したものである。さらに、炭素をドーパントとして
用いるVCE法が、1986年７月14日出願の米国特許出願第8
85898号に開示されている。

〔発明が解決しようとする問題点〕

しかしながら、上記のVCE法も生産性や有毒ガスの処理
等の問題を充分に解決しうるものではない。また、従来
の装置は、第６図のようになつている。すなわち、真空
室１内に配設されたヒータ２の上に基板３を載置し、こ
の基板３に向けて真空室１内の上部側に配設されたノズ
ル４から半導体析出用のガス状化合物を吐出するように
なつている。そして、このノズル４には複数の配管が接
続され、基板３に異なる種類の化合物層を析出させる場
合は、その都度上記配管にそれぞれ設けられたバルブ5,
6,7を切り代えて異なる種類の化合物を吐出させてい
る。そのため、頻繁にバルブの切り代えをしなければな
らず作業性が悪いという問題や、バルブを切り代えて異
なる種類の化合物を吐出させる際、前に使用した化合物
がノズル４内に残留しこれが不純物となつて得られる半
導体の品質を低下させるという問題を有している。

この発明は、このような事情に鑑みなされたもので、欠
陥のない良質のIII−Ｖ族化合物半導体素子を効率良く
製造することのできる半導体の製造方法の提供をその目
的とする。

〔問題点を解決するための手段〕上記の目的を達成するため、この発明の半導体の製造方
法は、真空化学エピタキシー系の真空室内に配設された
基板の表面に半導体層を析出させる半導体の製造方法で
あつて、上記真空室を10^-6トル以下の真空状態にすると
ともに３個の帯域に分け、この真空室内の第１の帯域で
上記基板を500℃〜700℃の温度で５〜20分加熱したの
ち、第２の帯域で上記基板の表面にガス状のIII族およ
びＶ族化合物を接触させることにより厚み10²〜10⁴Åの
無ドープGaAs層を析出させ、第３の帯域でこの無ドープ
GaAs層の表面に上記ガスおよびｎ型ドーパントを接触さ
せて厚み10³〜３×10³Åのｎ型GaAs層を析出させ、さら
にｎ型ドーパントを追加して上記ｎ型GaAs層の表面に厚
み５×10²〜2.5×10³Åのn⁺型GaAs層を析出させ、上記
基板への上記ガスおよびドーパントの接触を停止した状
態で５〜20分保持したのち、上記基板を第１の帯域に移
動させ第１の帯域で冷却して真空室の外部に取り出し、
これに信号源接点，ゲート接点およびドレーン接点を設
けるという構成をとる。

〔作用〕

すなわち、この発明の半導体の製造方法は、従来例のよ
うに、バルブを切り変えることによつて、複数種類の半
導体析出用のガス状化合物を、基板に向けて吐出させる
のではなく、真空室内を３個の帯域に分け、そのそれぞ
れの帯域で基板の表面に異なる化合物の層を析出させる
ようになつている。そのため、基板を、３個の帯域に順
次移動させながら連続的に処理することができ、生産効
率を大幅に改良できる。また、それぞれの帯域で異なる
ガス状化合物を使用するため、吐出口に前に使用した化
合物が残留しそれが不純物となり得られる半導体の品質
を低下させるということが防止できる。

つぎに、この発明を実施例にもとづいて詳しく説明す
る。

〔実施例〕

第１図および第２図はこの発明の一実施例に使用する装
置を示しており、真空化学エピタキシー系における真空
室200内に半導体製造装置100（100a,100b,100c）が３個
配設されている。この半導体製造装置100は第３図に示
すようになつている。すなわち、第３図において、10は
反応室であり、四角板状の床板12と、その床板12の縁周
部から上方に向かつて延びる壁16と、その天井部である
上板18とで構成されている。上記上板18は水平方向に回
転自在になつているとともに、反応室10に着脱自在にな
つており、他の半導体製造装置100の反応室10にも着脱
できるようになつている。20は壁16の上端側に設けられ
た排気口であり、全体面積が反応室10内の上板18の面積
の略４％になるように設定されている。300は50.1mm角
の基板であり、反応室10の天井部である上板18の下面に
間隔をおいて２枚（この上板18には６個の基板300を取
り付けることができる）が取り付けられている。14はそ
れぞれ床板12における上記基板300の真下の位置に一定
間隔（25.4mm）で、かつ上記基板300に対して垂直にな
るように穿設された直径3.2mmのノズル孔（上側が大径
になつている）であり、反応室10の下方に配設された第
１の混合室24の天井部に穿設されている孔26,34に連通
している。この孔26,34は第４図に示すように、同数個
が交互に配設されており、孔26は第１の混合室24内に連
通し、孔34は第１の混合室24内を貫通しているダクト32
を介して第１の混合室24の下側に設けられた第２の混合
室30に連通している。第１の混合室24内には側壁を貫通
して原料注入管22が連通しており、この原料注入管22か
らトリメチルガリウム（TMGa）やトリエチルガリウム
（TEGa）等のIII族化合物およびｎ型ドーパントが送り
こまれるようになつている。この化合物等は第１の混合
室24内で均一に混合されたのち孔26およびノズル孔14を
通つて反応室10の天井部に配設されている基板300に向
かつて均一な分布状態で吐出されるようになつている。
また、第２の混合室30は、下部側が開口されその開口
に、その開口を開閉するためのポペツト弁からなる排気
弁36が進退自在に設けられ、側壁に原料注入管28が連結
されている。この原料注入管28からトリエチルアルミニ
ウム（TEAl）等の上記III族化合物と種類の異なるIII族
化合物等が必要に応じて送りこまれるようになつてお
り、この化合物は第２の混合室30およびダクト32内で均
一状態に混合されたのち、孔34を介してノズル孔14から
上記第１の混合室24内の化合物と同様に、基板300に向
けて均一な分布状態で吐出される。なお、上記第１およ
び第２の混合室24,30は一体的に形成されたステンレス
鋼製の注入ブロツクでできており、その下部側である支
持体40で支持されている。42はAs₂等のＶ族化合物を反
応室10内に供給するための供給管であり、第４図のよう
に床板12上の、孔26,34を同数に２分割する位置に配設
されている。そして、この供給管42には複数個の孔42a
および孔42bがそれぞれ一定間隔を保つた状態で左右２
列に穿設されている。このため、上記Ｖ族化合物の反応
室10内に均一な分布状態で供給できる。44は反応室10の
上板18の上方に配設されたヒータであり、上板18を介し
た輻射熱で基板300を加熱することにより、基板300を、
その表面で上記化合物が反応できる温度にまで加熱し、
基板300の表面に半導体層の析出が円滑に行えるように
している。

この構成において、MESFETエピタキシー層の析出プロセ
スを第５図のチヤートにより説明する。まず真空室200
内を、10^-6トル以下に減圧し、その状態でヒータ44に電
圧を負荷してヒータ44を発熱させ、反応室10内を500〜7
00℃に加熱する。ついで、第２図の半導体製造装置100a
である第１の帯域に基板300を装入し５〜20分間加熱す
る。そして、半導体製造装置100bである第２の帯域に基
板300を、上板18ごと移動させ、原料注入管22からトリ
メチルガリウム（TMGa）やトリエチルガリウム（TEGa）
等のIII族化合物を第１の混合室24内に送り込み、混合
室24内でその化合物を均一状態に混合したのち、ノズル
孔14から基板300に向けて均一な分布状態で吐出させる
と同時に、供給管42に、AsH₃またはアルキルアルシン等
のＶ族化合物、例えばトリエチルアルシン（TEAs）を送
り込み、これを孔42aおよび孔42bから反応室10内に過剰
に吐出させる。その結果、反応室10内に供給されたＶ族
化合物は、上記III族化合物等とともに基板300の表面を
横切つて排気口20の方へと拡散しながら流れていく。そ
の間に、AsH₃やTEAsは熱分解してAs₂になり、III族化合
物と混合して基板300の表面に無ドープの砒化ガリウム
（GaAs）層として析出する。この処理を略30分間継続
し、無ドープGaAs層の厚みを、10²〜10⁴Åにする。な
お、この無ドープGaAs層内のドーパント不純物の濃度は
１×10¹⁵原子/cm³以下とする。また、この際、基板300
に接触しない未反応の化合物は排気口20から反応室10の
外部に排出され真空室200の下部側に吸い込まれてい
く。次に、この表面に無ドープGaAs層が析出した基板30
0を、上板18ごと第３の帯域である半導体製造装置100c
に移動させる。この第３の帯域では、上記III族化合物
およびＶ族化合物に加えて、ｎ型ドーパントを基板300
に向けて吐出するようになつている。このｎ型ドーパン
トは、III族化合物とともに第１の混合室24から吐出さ
れるか、または単独で第２の混合室30から吐出される。
これにより、上記無ドープGaAs層の表面に、厚みが10³
〜３×10³Åのｎ型GaAs層を析出させる。そして、さら
にｎ型ドーパントを加え、上記ｎ型GaAs層の表面に５×
10²〜2.5×10³Åのn⁺型GaAs層を析出させる。このｎ型
およびn⁺型GaAs層の析出は略15分間行うことにより、上
記の厚みを得られる。次に、上記すべてのガスの供給を
停止させた状態で５〜20分間保持し、そののち基板300
を、第１の帯域に移動し略15分間冷却して真空室200内
から取り出す。そして、既知の方法で、この半導体層が
形成された基板300に、信号源電極，ドレーン電極およ
びゲート電極を設ける。このように、この方法において
は、第１の帯域を基板300の加熱および冷却用とし、第
２の帯域を無ドープ材料の成長用とし、第３の帯域をド
ーパントを含む材料の成長用とし、それぞれの帯域で同
時に処理を行えるようになつている。この方法により、
１帯域当たりに６個の基板300を配設し、１日２交替の
作業を行うことにより、１週間に960個のMESFETエピタ
キシー半導体を製造することができる。

なお、上記半導体製造装置100において、ノズル孔14か
ら基板300までの距離を、その真空状態でのIII族化合物
のガス分子の平均自由行程よりも短く、かつ基板300の
表面への化合物の分散状態が均一になるように設定して
おく。これをより詳しく説明すると、各ノズル孔14から
円錐状に拡散していくIII族化合物等の先端に形成され
る各円が互いに交わる位置に基板300を配設しておくと
ともに、基板300に到達するガス分子の分布状態および
その衝突速度が、ガス分子が基板300の表面に適当な速
度で析出するために充分であるように設定しておく。ま
たは、予め設定されたノズル孔14から基板300までの距
離に対応させて、反応室10内の真空度やガス状化合物の
吐出速度を調節したり、孔26,34およびノズル孔14の個
数，直径等を調節する。これにより、規定厚み±５％の
範囲内の厚み、より好ましくは規定厚み±１％の範囲の
厚みを有する半導体層を得るようにする。また、TEGaお
よびAsH₃等からGaAsを得る場合の反応速度は、一般に、
基板300の温度が高いほど早く進行するようになつてい
るが、あまり高すぎると層状に形成されたものが再蒸発
し層成長速度を低下させる。このため基板300の温度は5
00〜700℃が好ましく、特に好ましいのは600〜650℃で
ある。また、反応室10内のガス停止時の真空状態は10^-6
〜10^-8トルが好ましい。

このように、この装置は、真空室200内を３個の帯域に
分け、その各帯域に基板300を順次移動させながら連続
的に異なる処理を行えるようになつている。そのため、
効率よく生産ができ、かつ異なる種類の化合物が不純物
となつて得られる半導体の品質を低下させるということ
を防止できる。また、各半導体製造装置100に、２個の
混合室24,30を設けているため、複数の種類の異なるガ
スをそれぞれのノズル孔14から吐出できるようになり、
使用方法を多様化することができる。さらに、ヒータ44
を上板18の上方に配設し、この上板18を介して間接的に
基板300を加熱するとともに、半導体析出用のガス状化
合物を基板300の下方から吐出させるため、ヒータ44の
発熱による気体の対流に左右されず適正な処理ができ、
効果的に良質の半導体層を析出させることができる。ま
た、ノズル孔14と基板300との距離がIII族化合物の平均
自由行路よりも短くなつているため、基板300に接触す
る前にこの化合物が反応することがない。そのため、得
られる半導体に表面欠陥を生じるということを防止でき
る。さらに、未反応の化合物を排出口20から反応室10の
外部に排出することにより、反応室10内に一定の流速の
化合物の流れを生じさせるようになつているとともに、
混合室24,30に連通する複数個のノズル孔14を２分割す
る位置に供給管42を配設しているため、基板300の表面
に均一状態でＶ族化合物等を送ることができIII−Ｖ族
化合物からなる半導体層を均一な状態で析出させること
ができる。第２の混合室30に排気弁36を設けているため
ガス状化合物の基板への断続的な供給も可能になる。ま
た、TEAsは毒性が少ないため、これをＶ族化合物として
使用すると使用後の処理が容易である。さらに、キヤリ
アガスを用いないため使用ガスが少量になり、廃棄等の
処理が容易になる。また、上板18を反応室10の上部側で
回転させることにより均一層を得やすくなる。なお、こ
の場合は、反応室10を円柱状に形成しておく。

なお、上記実施例において、混合室24,30を上下２段に
設けたが、これに限定するものではなく、さらに第２の
混合室30の下方に他の混合室を設けて他種類のIII族化
合物等を基板300に吐出できるようにしてもよい。この
場合、排気弁は最下段の混合室に設けるか、またはそれ
ぞれの混合室に設けてもよい。

〔発明の効果〕

この発明の半導体の製造方法は、以上のように構成され
ているため、欠陥のない良質のIII−Ｖ族化合物半導体
素子を効率良く製造することができる。

【図面の簡単な説明】

第１図はこの発明の一実施例に用いる装置を示す縦断面
図、第２図はその横断面図、第３図はその要部縦断面
図、第４図はその孔および供給管の分布状態を示す平面
図、第５図はMESFETエピタキシー層の析出プロセスのチ
ヤート図、第６図は従来例の断面図である。 100……半導体製造装置、200……真空室、300……基板

Claims

【特許請求の範囲】

【請求項１】真空化学エピタキシー系の真空室内に配設
された基板の表面に半導体層を析出させる半導体の製造
方法であつて、上記真空室を10^-6トル以下の真空状態に
するとともに３個の帯域に分け、この真空室内の第１の
帯域で上記基板を500℃〜700℃の温度で５〜20分加熱し
たのち、第２の帯域で上記基板の表面にガス状のIII族
およびＶ族化合物を接触させることにより厚み10²〜10⁴
Åの無ドープGaAs層を析出させ、第３の帯域でこの無ド
ープGaAs層の表面に上記ガスおよびｎ型ドーパントを接
触させて厚み10³〜３×10³Åのｎ型GaAs層を析出させ、
さらにｎ型ドーパントを追加して上記ｎ型GaAs層の表面
に厚み５×10²〜2.5×10³Åのn⁺型GaAs層を析出させ、
上記基板への上記ガスおよびドーパントの接触を停止し
た状態で５〜20分保持したのち、上記基板を第１の帯域
に移動させ第１の帯域で冷却して真空室の外部に取り出
し、これに信号源接点，ゲート接点およびドレーン接点
を設けることを特徴とする半導体の製造方法。
【請求項２】III族化合物が、ガリウム含有ガスである
特許請求の範囲第１項記載の半導体の製造方法。
【請求項３】Ｖ族化合物がアルシン含有ガスである特許
請求の範囲第１項または第２項記載の半導体の製造方
法。