KR950000510B1 - 반도체 제조장치 - Google Patents

반도체 제조장치 Download PDF

Info

Publication number
KR950000510B1
KR950000510B1 KR1019880011440A KR880011440A KR950000510B1 KR 950000510 B1 KR950000510 B1 KR 950000510B1 KR 1019880011440 A KR1019880011440 A KR 1019880011440A KR 880011440 A KR880011440 A KR 880011440A KR 950000510 B1 KR950000510 B1 KR 950000510B1
Authority
KR
South Korea
Prior art keywords
reaction
chamber
substrate
reaction chamber
mixing
Prior art date
Application number
KR1019880011440A
Other languages
English (en)
Other versions
KR890008913A (ko
Inventor
아끼라 요시노
요시노리 오모리
도시하루 오오니시
Original Assignee
다이또오산소 가부시끼가이샤
아오끼 히로시
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 다이또오산소 가부시끼가이샤, 아오끼 히로시 filed Critical 다이또오산소 가부시끼가이샤
Publication of KR890008913A publication Critical patent/KR890008913A/ko
Application granted granted Critical
Publication of KR950000510B1 publication Critical patent/KR950000510B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

내용 없음.

Description

반도체 제조장치
제 1 도는 이 발명의 한 실시예의 평면도.
제 2 도는 그 A-A'에 있어서의 종단면도.
제 3 도는 그 반응실 블록의 단면도.
제 4 도는 상판을 뺀 상태의 반응실의 사시도.
제 5 도는 회전원판 블록의 평면도.
제 6 도는 기판 공급장치를 포함한 평단면도.
제 7 도는 반응실의 노즐구멍 및 공급관의 분포 상태를 나타내는 평면도.
제 8 도는 히터의 평면도.
제 9 도는 MESFET 에피택시층의 성장 프로세스의 챠트도.
제 10 도는 HEMT 에피택시층의 성장 프로세스의 챠트도.
제 11 도는 종래예의 단면도.
* 도면의 주요부분에 대한 부호의 설명
10 : 반응실 12 : 바닥판
14 : 노즐구멍 16 : 벽
18 : 상판 20 : 배기구
22,28 : 원료주입관 24,30 : 혼합실
32 : 덕트 42 : 공급관
44 : 히터 44c : 균열판
61 : 회전원판 100a,100b,100c : 대역
200 : 진공실 300 : 기판
400 : 회전축
본 발명은 진공실내 특히, 진공화학 에피택시(VCE)계에 있어서 화합물 반도체층을 성장시키는 반도체의 제조장치에 관한 것이다.
최근, 화합물 반도체 특히, Ⅲ-Ⅴ족 화합물(예를 들어 GaAs)이 종래의 규소 반도체보다도 뛰어난 성능을 가지므로서 그 수요가 증대하고 있다.
이러한 화합물 반도체의 제조방법으로서 초고 진공중에서 에피택셜 성장시키는 화합물에 필요한 원자를 고체 재료로부터 히트건(heat-gun)으로 증발시키며, 이것을 분자선의 형태로 기판에 충돌시켜 기판상에 막을 성장시키는 분자선 에피택셜([MBE]Molecular Beam Epitaxy)법이나 금속의 메틸 또는 에틸 화합물의 증기를 H2등의 운반가스로 보내 상압 내지 감압의 반응실로 도입하며 거기서 V족의 수소 화합물과 혼합한 후 가열한 기판상에서 반응시켜 결정을 성장시키는 유기금속 CVD([MOCVD]Metalorganic Chemical Vapor Deposition)법 등이 있다.
그러나, 상기의 것중 분자선 에피택셜법은, 대량 생산이 어려워 시장의 수요에 맞출 만큼 공급할 수 없다는 문제점을 갖고 있다.
또 유기금속 CVD법은 생산능력은 상기 분자선 에피택셜법 보다도 높지만 사용하는 반응가스가 고가이며, 또한 그 성장 기구를 위한 반응가스의 이용 효율이 나빠진다고 하는 문제가 있다.
그 때문에 높은 가격을 문제삼지 않은 특수용도 이외에 사용하는 것은 곤란하다.
또 상기 유기 금속 CVD법은 상기와 같이 반응가스의 이용효율이 나쁘기 때문에 대량의 미반응가스(독성가스)가 생길 뿐만 아니라, 증기압이 낮은 Ⅲ족 화합물을 가스화하여 반송할 목적으로, 대량으로 사용하는 H2운반가스가 상기 미반응가스에 가하여지기 때문에 대량의 독성폐가스가 생기며 이것의 폐기등이 커다란 문제로 남는다.
이러한 유기금속 CVD법에 의한 종래의 장치는 제 11 도에 나타나 있듯이 되어 있다.
즉 진공실(1)내에 설치된 히터(2)의 위에 기판(3)을 얹어 놓으며 이 기판(23)으로 향해 진공실(1)내의 상부측에 설치된 노즐(4)로부터 반도체 성장용 가스상태 화합물을 화살표(A)와 같이 토출하도록 되어 있다.
이 장치는 기판(3)을 히터(2)의 위에 얹어 기판(3)을 아래쪽으로부터 가열하기 때문에 기판(3)의 위쪽에서 화살표(B)와 같은 열대류가 생김과 동시에 히터(2)에 의해 가열된 기판(3)으로부터 방산된 열이 기판(3)의 윗면 근방에서 화살표(C)와 같이 생긴다.
그 결과 노즐(4)로부터 토출되는 가스상태 화합물이 상기 화살표(B)의 열대류, 화살표(C)의 방산열에 의해 들어올려져 그 흐름이 흐트러지기 때문에 기판(3)의 윗면에 균일한 막 성장이 행해지지 않게 된다.
따라서, 상기 장치에서는 얻어진 반도체막(반도체층)의 표면을 평활하게 마무리 지을수 없다고 하는 커다란 결점이 있다.
이 결점은 상기 화살표(B)의 열대류에 의해 기판(3)면에 도달하지 않고 공중에서 접촉반응하여 생성한 Ga, As 입자 프라그가 공간을 부유하며 랜덤하게 반도체막에 부착한다고 하는 것으로서 조장된다.
더욱이 상기 장치는 제조가 뱃치식이며 생산효율이 나쁘고, 또 공급하는 가스의 종류를 바꿀 경우에는 상기 노즐(4)에 연결된 복수의 가스 공급관의 밸브(5),(6),(7)을 바꾸도록 되어 있기 때문에 노즐(4)내에, 직전에 사용한 화합물이 잔유하여 이것이 불순물이 되어 양질의 반도체를 얻기 힘들다고 하는 문제도 갖고 있다.
본 발명은 이러한 사정을 감안하여 행해진 것으로서, 상기 MBE와 MOCVD의 장점을 조합함으로서, 반도체층 표면이 평활한 양질의 반도체를 효율있게 생산할 수 있는 반도체 제조장치를 제공하는 것을 그 목적으로 한다.
상기의 목적을 달성하기 위해, 본 발명의 반도체 제조장치는 고도의 진공상태를 갖는 진공실과 이 진공실내에 설치된 기판 지지용의 기판 지지구와, 반응가스 공급장치와 기판의 가열장치를 겸비한 반도체 제조장치에 있어서, 진공실을 복수의 대역으로 구분하여 이 복수의 대역에 저면부와 그 바깥주위 가장자리로부터 세워 설치하는 배출로가 붙은 벽과 이 벽에 둘러싸인 반응공간을 자유롭게 개폐하는 상판으로부터 된 반응실을 각각 설치하며, 상기 각 반응실의 상판에 기판을 상기 반응공간에 접합 상태에서 유지하는 유지부를 설치함과 동시에 소정의 반응실의 저면부에 상기 유지부에 유지된 기판에 대하여 반응가스를 토출하는 반응가스 공급장치를 설치하며, 또한 반응실의 상판의 위쪽에 가열장치를 설치함과 동시에 상기 상판을 복수의 반응실에 순차적으로 이동시키는 이동장치를 설치한다고 하는 구성을 취하고 있다.
즉, 본 발명의 반도체 제조장치는 진공실을 고도의 진공상태로 하여 반응가스 분자의 평균 자유행정을 크게하여 가스 분자를 분자선으로서 기판에 효율있게 충돌시키려고 하고 있기 때문에 반응가스의 이용효율이 크게 향상하게 된다.
또 본 장치는 기판에 대하여 윗쪽으로부터 가열을 행하며 아래쪽으로부터 반응가스를 토출시키기 때문에 열대류는 기판의 윗쪽에서 생기며 기판의 아래쪽에서는 생기지 않는다.
따라서, 기판의 아래쪽에서부터 토출된 반응가스는 열대류에 의해 영향을 받지 않고 기판면에 도달하며 기판면에 표면 평활성이 매우 풍분한 반도체층을 구성하게 된다.
또, 진공실을 복수의 독립한 대역으로 구분하여 각 대역에 반응실을 설치하고 있기 때문에 소정의 반응실에서 기판에 대하여 가열, 냉각을 행하며 다음의 반응실에서 기판에 대하여 반응가스를 토출시키도록 할 수 있으며 이로 인해 반도체의 연속 생산이 가능해지며 생산 효율을 크게 향상시킬 수 있게 된다.
또 진공실이 복수의 독립한 대역으로 구분되며 각 대역에 각각 반응실이 설치되어 있기 때문에 각 반응실마다 다른 종류의 반응가스를 사용할 수 있다.
그 때문에 종류가 다른 반응가스가 혼입하여 불순물이 되어, 얻어진 반도체의 품질의 저하를 가져온다고 하는 것이 없다.
게다가, 본 장치는 진공실이 고도의 진공상태로 되어 있어 증기압이 낮은 Ⅲ족 화합물이라도 그대로 가스화하여 사용할 수 있기 때문에 Ⅲ족 화합물의 가스화 및 반송용의 운반가스가 불필요하게 된다.
그 때문에 사용후의 가스의 폐기처리도 소량으로 처리하게 된다.
계속하여 본 발명을 실시예에 기초하여 상세히 설명한다.
제 1 도 내지 제 2 도는 본 발명의 한 실시예에 사용하는 반도체 제조장치를 나타내고 있다.
이들 도면에 있어서, "200"은 진공화학 에피택시계에서의 원형의 진공실이며, 그 내부가 3개의 독립 대역(100a), (100b), (100c)로 구분되며, 각 대역(100a),(100b),(100c)에 각각 반응실(10)이 설치되어 있다.
상기 반응실(10)와 작용은 기판 착탈식(50)에 가까운 대역(100a)의 반응실(10)이 기판(300)의 예열, 냉각용으로, 대역(100b)의, 반응실(10)이 무()도우프층 성장용으로 대역(100c)의 반응실(10)이 n형 활성층이 성장용이다.
이러한 각 반응실(10)은 제 3 도 및 제 4 도에 나타나듯이, 4각판형의 바닥판(12)과 그 사각판형의 바닥판(12)의 사방의 주위가장자리로부터 윗쪽을 향해 뻗은 벽(16)과 회전원판(61)의 잘라낸 부분에 장착된 상판(18)으로부터 구성되어 있다.
상기 회전판(61)은 진공실(200)보다도 치수가 조금 작게 설정되며 1회의 작업종료마다 진공실(200)의 중심에 설치된 회전축(400)을 중심으로 천천히 회전하며 각 반응실(10)의 상판(18)을 회전방향측에 위치하는 다음의 반응실(210)으로 이동시키도록 되어 있다.
그리고 상기 회전원판(61)의 각 반응실(10)에 대응하는 부분에는 제 5 도에 나타나 있듯이 아치형의 잘라낸 부분(60)이 형성되며 그곳에 상기 상판(18)이 떼고 붙이기가 자유롭게 장착된다. "18a"는 상판(18)의 윗쪽면의 네 귀퉁이 부분에 설치된 후크이며 아치형으로 잘라낸 부분(60)에 대한 상판(18)의 장착에 이용된다.
"300"은 상기 상판(18)에 형성된 구멍 부분에 표면을 아래쪽으로 하여 붙이고 떼기가 자유롭게 장착된 기판이며, 구멍부분의 주위가장자리에 설치된 단부에 받아들여져 지지되어 있다.
보다 상세하게 서술하면, 상기 상판(18)은 상기 아치형으로 잘라낸 부분(60)과 조금 동일한 형상을 하고 있으며, 상기 아치형으로 잘라낸 부분(60)의 주위 가장자리에 형성된 단부에 의해, 붙이고 떼기가 자유롭게 지지되어 장착된다.
이 상판(18)의 아치형으로 잘라낸 부분(60)에 대한 장착은 제 6 도에 나타나 있듯이 진공실(200)의 바깥주위로 연이어 설치된 기판 착탈식(50)에 있어서 기판(300)이 장착된 상판(18)의 후크(18a)에 매직 핸드(51)의 막대기형 아암을 걸어맞추게 하여 상판(18)을 들어올려, 그 상태에서 매직 핸드(51)를 진공실(200)내로 뻗어, 상판(18)을 회전원판(61)의 아치형으로 잘라낸 부분(60)의 단부에 얹어 놓으므로서 행하여진다.
상판(18)을 얹어 놓은 후 매직 핸드(51)의 막대기형 아암은 조금 하강하여 상판(18)의 후크(18a)와의 걸어맞춤을 푼다.
그리고 그 상태에서 매직 핸드(51)가 기판 착탈실식(50)로 후퇴한다.
상판(18)의 붙이고 떼기는 상기와 반대의 순서로 행해진다.
제 6 도에 있어서 "52"는 기판 착탈식(50)과 진공실(200)을 구분하는 밸브 "53"은 밸브(52)를 열기전에 기판 착탈식(50)을 진공실(200)과 같은 정도의 진공상태로 하는 진공 펌프이다.
상기 각 반응실(10)의 벽에는, 바깥주위를 따라 소정 간격으로, 배기구(20)가 설치되며 반응실(10)내의 비반응가스 내지 과잉반응가스를 진공실(10)로 배출하도록 되어 있다.
이들 배기구(20)의 전체의 면적은 반응실(10)의 상판(18)의 면적의 약 4%로 설정되어 있다.
"14'는 각각 바닥판(12)에 있어서 상기 기판(300)의 바로 아래의 위치에 일정간격(25.4mm)으로, 또한 상기 기판(300)에 대하여 수직이 되도록 뚫어 설치된 직경 3.2mm의 노즐구멍(아래에서 위쪽에 걸쳐 역방향의 원주형이 되며, 반응가스를 균일하게 토출하도록 되어 있다.)이며, 반응실(10)의 아래쪽에 설치된 제 1의 혼합실(24)의 천정부에 뚫어 설치되어 있는 구멍(26) 또는 (34)에 연이어 통하여 있다.
이 구멍(26) 및 (34)는 제 7 도에 나타나 있듯이 동일한 수로 교대로 설치되어 있으며 구멍(26)은 제 1의 혼합실(24)내로 연이어 통하며 구멍 "34"는 제 1의 혼합실(24)내를 관통하고 있는 덕트(32)를 통해 혼합실의 아래쪽에 설치된 제 2의 혼합실(30)로 관통하고 있다.
제 1의 혼합실(24)에는 제 2 도에 나타나 있듯이 벽을 관통하고 원료주입관(22)이 연이어 통해져 있으며, 이 원료주입관(22)으로부터 트리메틸 갈륨(TMGa)나 트리에틸 갈륨(TEGa)등의 Ⅲ족 화합물(반응가스)이 제 1의 혼합실(24)로 보내지며, 또 n형 및 p형 도우펀트가 단독으로 또는 상기 Ⅲ족 화합물과 동시에 제 1의 혼합실(24)로 보내지도록 되어 있다.
이 화합물 등은 제 1의 혼합실(24)내에서 균일하게 혼합된 후(26) 및 노즐구멍(14)을 통해 위쪽에 설치되어 있는 기판(300)으로 향해 균일한 분포상태로 토출된다.
또 제 2의 혼합실(30)의 벽에는 원료주입관(28)이 연결되어 있다.
이 원료주입관(28)으로부터 n형 p형 도우펀트 또는 트리에틸 알루미늄(TEAl)등의 Ⅱ족 화합물등이 제 2의 혼합실(30)로 보내지도록 되어 있다.
상기 Ⅱ족 화합물은 제 2의 혼합실(30) 및 덕트(32)내에서 균일 상태로 혼합된 후 구멍(34)을 통하여 노즐구멍(14)으로부터 기판(300)을 향해 균일한 분포 상태로 토출된다.
또한 상기 덕트(32)는 제 1의 혼합실(24)내에 있어서 반응가스의 유통저항을 받아 휘저어 섞여지기 때문에 제 1의 혼합실(24)내에 있어서 반응가스의 혼합성의 향상에 기여한다.
또 상기 진공실(200)의 전체 회전원판(61), 상판(18), 반응실(10) 및 제 1, 제 2의 혼합실(24)(30)은 스테인레스 강제로 되어 있으며 스테인레스 강제의 지지체(도면 표시않음)로 지지되어 있다.
"42"는 AsH3등의 V족 화합물을 반응실(10)내에 공급하기 위한 공급관이며 제 7 도와 같이 바닥판(12)위의 구멍(26),(34)을 좌우 동수로 2등분하는 위치에 설치되어 있다.
그리고 이 공급관(42)에는 복수의 구멍(42a) 및 구멍(42b)이 각각 일정한 간격을 유지한 상태로 좌우 2열로 뚫어 설치되어 있다.
이에 의해, 상기 V족 화합물이 반응실(10)(제 2 도 참조)내로 균일한 분포상태로 공급된다.
제 2 도에 있어서 "44"는 반응실(10)의 상판(18)의 위쪽에 설치된 히터, "44c"는 균열판이며, 기판(300)을 위에서부터 주로 복사열로 가열하므로 인해 기판(300)을 그 표면에서 반도체 화합물이 성장할 수 있는 온도까지 가열함과 동시에, 그 열에 의해 열대류 등의 영향을 받지 않고 반도체층이 기판(300)의 표면에 균일하게 성장하도록 하고 있다.
상기 히터(44)는 제 8 도에 나타나 있듯이 판형 카본 그래파이트에 줄기형으로 잘라낸 부분(44a)을 교대로 설치하며 양쪽끝부분에 전극(44b)을 부착하여 구성되어 있다.
이 히터(44)는 면형으로 균일하게 가열할 수 있지만 히터(44)의 아래쪽에 설치된 균일판(44c)에 의해 면형가열이 한층 균일하게 되도록 된다.
상기의 장치를 사용하여 반도체의 제조는 다음과 같이 하여 행해진다.
즉, 각 대역(100a)(100b)(100c)의 상판(18)에 각각 4개의 기판(300)의 표면을 아래쪽으로 한 상태로 설치하며 1일 2번의 교체 작업을 행하므로서, 1주간에 1152개의 반도체를 제조할 수가 있다.
이것을 제 9 도의 MESFET 에피택시층의 성장 프로세스의 챠트도 및 제 1 도, 제 2 도를 사용하여 보다 상세히 설명한다.
먼저 진공실(200)내를 진공도가 0-7토르의 진공상태로 함과 동시에 히터(44)에 전하를 부하하여 히터(44)를 발열시켜 분위기 온도를 650℃로 가열한다.
그 상태에서 기판(300)이 부착된 상판(18)을 기판착탈식(50)로부터 매직 핸드(51)를 뻗어 제 1의 대역(100a)에 대응하는 회전원판(61)의 아치형으로 잘린 부분(60)에 부착하여 여기서 약 15분간 가열한다.
계속하여 기판(300)을 상판(18)과 함께 회전시켜서 제 2의 대역(100b)의 반응실(10)로 이동시킨다.
이 회전에 의해 제 1의 대역(100a)에는, 모든 처리가 행해진 기판(300)을 갖는 상판(18)이 제 3의 대역(100c)으로부터 도래한다.
여기서 상기 매직 핸드(51)를 사용하며, 이것을 회전원판(61)으로부터 떨어지게 한 후 빈 공간에 상기 매직 핸드(51)를 사용하여 미처리의 기판을 갖는 상판(18)을 장치하게 된다.
한편 제 2의 대역(100b)으로 이동한 상판(18)의 기판(300)에 대하여는 다음과 같이 하여 반응가스에 의한 처리가 행해진다.
즉, 제 2의 대역(100b)의 반응실(10)과 한조로 되어 있는 제 1의 혼합실(24)내에 트리메틸 갈륨(TMGa)이나 트리에틸 갈륨(TEGa)등의 Ⅱ족 화합물을 보내는 혼합실(24)내에서 균일한 상태로 혼합한 후 노즐구멍(14)으로부터 제 2의 대역(100b)의 반응실(10)에 위치하는 기판(300)으로 향해 균일한 분포 상태에서 토출시킨다.
이와 동시에 공급관(42)에 AsH3또는 알킬 알신등의 V족 화합물, 예를 들어 트리에틸 알신(TEAs)을 보내며 이것을 구멍(42a) 및 구멍(42b)으로부터 상기 반응실(10)내에 과잉으로 토출시킨다.
그 결과 상기 반응실(10)내에 공급되는 V족 화합물은 상기 Ⅲ족 화합물등과 동시에 기판(300)의 표면을 가로질러 배기구(20)의 방향으로 확산하면서 흘러간다.
그 사이에 AsH3나 TEAs는 열분해하여 AS2가 되며 기판(300)의 표면에 상기 갈륨 화합물의 갈륨과 동시에 접촉하며, 무 도우프의 비화갈륨(GaAs)층 등으로 성장한다.
또 기판(300)에 접촉하지 않는 미반응의 화합물은 상기 반응실(10)의 배기구(20)으로부터 외부로 배출되며 진공실(200)쪽으로 배기장치에 의해 빨려 들어간다.
상기 GaAs층은 매시간 약 2μm의 성장속도로 성장시키는 것이 바람직하며 두께를 약 104Å로 형성시키는 것이 가장 적절하다.
이 경우 상기 무 도우프 GaAs층내의 불순물의 농도는 1×1015원자/Cm3이하가 되도록 설정하는 것이 바람직하다.
계속하여 상기 처리를 끝낸 기판(300)을 회전원판(61)의 회전에 의해 제 1의 대역(100a)에서 가열처리된 기판(300)이 제 2의 대역(100b)에 도래한다.
한편 제 3의 대역(1000c)으로 이동한 기판(300)에 대하여는 도우핑 처리가 행해진다.
즉, n형 도우펀트를 Ⅲ족 화합물과 동시에 제 1의 혼합실(24)로부터 제 3의 대역(100c)의 반응실(10)로 토출시키든지, 또는 단독으로 제 2의 혼합실(30)로부터 상기 반응실(10)로 토출시키므로 해서, 상기 기판(300)의 무 도우프 GaAs층의 표면에 n형 활성층이 성장 형성된다. 이 n형 활성층은 매시간 약 2μm의 성장속도로 성장시키는 것이 바람직하며, 그 두께가 2×103Å로 그중 n형 도우펀트의 농도가 약 2×1017원자/Cm3가 되도록 하는 것이 적합하다.
그후에 상기 Ⅲ족 화합물중의 가스의 공급을 모두 정지한 상태에서 약 15분 유지한다.
그리고 회전원판(61)을 회전시켜 상기의 처리를 끝낸 기판(300)을 제 1의 대역(100a)의 반응실(10)로 되돌려 그곳에서 냉각한다.
이 회전원판(61)의 회전에 의해 제 2의 대역(100b)에서 무 도우프 GaAs층을 형성한 기판(300)이 제 3의 대역(100c)으로 도래하며 도핑처리를 받게 된다.
한편 제 1의 대역(100a)에서 냉각된 기판(300)은 상판(18)과 함께 기판 착탈식(50)의 매직 핸드(51)에 의해 꺼내진다.
이 장치에서는 상기의 조작을 반복하므로서 연속적으로 반도체를 제조할 수가 있다.
이 경우 상기 장치의 각 반응실(10)에서는 동시에 각 반응실에 주어진 것의 처리가 행해지게 된다.
이와 같은 일련의 처리에 필요한 시간은 제 1 대역(100a)에서의 가열, 냉각에 각각 1 약 15분, 제 2 대역(100b)에서의 무 도우프층 성장에 약 30분, 제 3대역(100c)에서의 n형 활성층의 성장에 약 15분, 무성장시간 (가스형 화합물등의 공급없음)에 약 15분 걸리며, 합계로 약 1.5시간이 된다.
따라서 12개의 기판(300)의 제조에 대하여 1.5시간이 필요하며, 이것을 1일 2번의 교체로 연속 운전하면 1주간에 1152개의 반도체를 제조할 수 있게 된다.
계속하여, 제 10 도에 HEMT 에피택시층의 성장 프로세스의 챠트도를 나타낸다.
즉, 상기의 방법과 같은 방법에 있어서 제 2 및 제 3 의 대역(100b), (100c)에서 제 2의 혼합실(30)(제 2 도)로부터 트리에틸 알루미늄(TEAl)등의 Al을 함유하는 Ⅲ족 화합물을 공급하므로서 HEMT 에피택시층을 성장시킬 수가 있다.
이 경우 먼저 상기의 방법과 같이, 기판(300)을 제 1의 대역(100a)에서 가열한 후, 제 2의 대역(100b)에서 가스형의 Ⅲ족 및 Ⅴ족 화합물을 사용하며, 도우펀트의 농도가 1×1015원자/Cm3이하로 두께가 약 104Å의 가스층을 성장시키며 더욱이 상기 가스에 덧붙여 Å함유 화합물을 제 2의 혼합실(30)로부터 토출시키며 상기 GaAs층의 표면에 두께가 30-100Å로 무 도우프의 GAl-zAs층을 성장시킨다.
더욱이 제 3의 대역(100c)에서 상기 가스등에 더해진 n형 도우펀트를 토출시키며 상기 AlzGAl-zAs층의 표면에 두께가 500Å의 n+형 AlzGAl-zAs층을 성장시킨다.
이 경우 상기의 수 8는 0.1-0.9 바람직하게는 0.2-0.3이다.
그후 제 2의 혼합실(30)의 원료 공급관(28)에 설치된 배출밸브(도면에 표시않음)를 잠금으로, 상기 가스등에서의 Al 함유 화합물의 공급이 멈춰지며, n형 도우펀트를 함유하는 두께가 약 103Å의 n형 GaAs층을 성장시킨다.
그리고 상기와 같이 표면에 반도체층이 형성된 기판(300)을 제 1의 대역(100a)에서 냉각한 후 반도체 제조장치의 외부에 꺼내 신호원 전극등을 붙인다.
이렇게 하여 HEMT 반도체를 얻을 수가 있다. 이 경우에 필요한 시간도 상기의 방법의 경우와 같다. 또한 상기의 장치에 있어서 노즐구멍(14)으로부터 기판(300)까지의 거리를 그 진공상태에서의 Ⅲ족 화합물의 가스분자의 평균 자유행정(가스분자가 다른 분자와 충돌하여 반응하기 까지에 진행하는 거리)보다 짧게, 또한 기판(300)의 표면에의 화합물이 분산 상태가 균일하게 되도록 설정해 둔다.
이것을 보다 상세히 설명하면 각 노즐구멍(14)으로부터 위쪽에, 역방향의 원추형으로 확산해가는 Ⅲ족 화합물등의 선단에 형성되는 각 원이 서로 마주치는 위치에 기판(300)을 설치해 둠과 동시에 기판(300)에 도달하는 가스분자의 분포상태 및 그 충돌 속도가 가스분자가 기판(300)의 표면에 적당한 속도로 성장하기 때문에 충분하도록 설정해 둔다.
또 미리 설정된 노즐구멍(14)으로부터 기판(300)가지의 거리로 대응시켜, 진공실(200)내의 진공도나 가스상태 화합물의 토출속도를 조절한다든지 구멍(26),(34) 및 노즐구멍(14)의 개수, 직경등을 조절한다.
이에 의해, 규정 두께 ±5%의 범위내의 두께, 보다 바람직하게는 규정 두께 ±1%의 범위의 두께를 갖는 반도체 층을 얻게 된다.
또, TEGa 및 AsH3등으로부터 GaAs를 얻을 경우의 반응속도를 일반적으로 기판(300)의 온도가 높을수록 빨리 진행하도록 되어 있지만 기판(300)의 온도가 너무 높으면 층형으로 형성된 것이 재증발하여 층성장속도를 저하시킨다.
이 때문에 기판(300)의 온도는 500-700℃가 바람직하며 특히 바람직한 것은 600-650℃이다.
또 반응실(10)내의 진공상태는 10-6토르 이하가 바람직하다.
그 외에 TEGa 및 AsH3등의 속도, 기판(300)의 온도등의 여러 조건관계를 하기의 식(1),(2),(3)으로 나타낼 수 있다.
Figure kpo00001
이 식(1)에 있어서, "f"는 옆의 아래쪽에 나타나는 화합물의 비임유속, "F" 그 유량 "A"는 성장영역 면적, "a"는 배기구(20)의 면적이다.
이 배기구(20)의 면적(a)은 성장영역 면적(A)의 4%정도 있는 것이 바람직하며, 4%를 넘으면 V족 화합물이 외부에 과잉으로 배출되어 반응실(10)내에서의 분포 상태가 균일하지 않게 된다.
그 때문에 얻어지는 반도체층의 균일성이 나빠진다.
또 4% 이하가 되면 V족 화합물의 반응실(10) 내부로부터 외부에의 흐름이 나빠져서 Ⅲ족 화합물의 이용효율이 저하하여 효과적인 반도체층의 성장을 얻을 수 없게 된다.
이 식(1)은 As2와 Ga의 밀도비가 성장영역 면적(A)와 배기구(20)의 면적(a)의 비율 및 AsH3와 TEGa의 유량비와의 적()에 비례하는 것을 나타내고 있다.
λ=KTVb/πda2VhP……………………………………(2)
이 식(2)에 있어서, "λ"은 Ⅲ족 화합물의 평균 자유 행정 "da" 기판(300)에 충돌하는 분자의 평균 직경 "T"는 온도 "Vb"는 노즐구멍(14)로부터 토출되는 Ⅲ족 화합물의 선분자의 속도, Vh는 기판(300)의 근방에서 가열된 V족 화합물의 분자의 속도를 나타내고 있다.
이 식(2)에 의해 반응실(10)의 형상을 적정하게 설정할 수 있으며 노즐구멍(14)과 기판(300)과의 거리는 Ⅲ족 화합물의 평균 자유 행정(λ)보다도 작으며 또한 기판(300)의 표면에서 V족 화합물이 균일하게 분포되도록 거리를 두는 것이 중요하다.
계속하여 반응실(10)내의 중앙부로부터 배기구(20)까지의 사이의 압력 저하를 배기구(20)를 끼운 반응실(10)내와 실외와의 압력차에 비교하여 작게 되도록 하지 않으면 안된다.
예를 들어, 반응실(10)의 길이와 폭이 같을 경우에는 반응실(10)내에 있어서 그 중앙부로부터 벽쪽까지의 컨덕턴스(Ca)와 상기 반응실(10)의 외부의 컨덕턴스(Co)와의 비율은 하기의 (3)식에서 나타난다.
Ca/Co=4h2/a………………………………………………………(3)
이 식에 있어서, "h"는 노즐구멍(14)로부터 기판(300)까지의 거리, "a"는 배기구(20)의 면적을 나타내고 있다.
이 관계에 있어서, Ca/Co가 4로 되는 것이 바람직하다. 즉, 반응실(10)내에서의 압력 변동은 약 25% 이하인 것이 바람직하다.
더욱이, 이 반응실(10)내에 토출되는 V족 화합물은 이 반응실(10)내의 압력 변동에 영향받지 않도록 과잉으로 공급하는 것이 바람직하다.
그 경우에도 종래의 유기금속 CVD법에 비하여 그 사용량은 1/20 정도로 족하다.
이와 같이 이 반도체의 연속 제조장치는 진공실(200)내를 3개의 대역(100a), (100b), (100c)으로 구분하며, 그 각 대역 (100a)(100b)(100c)에 설치한 반응실(10)에 기판(300)을 순차 이동시키면서 연속적으로 다른 처리를 행하도록 되어 있다.
그 때문에 효율이 좋은 생산을 할 수 있다.
또 각각의 대역 (100a), (100b), (100c)에 반응실(10)이 설치되어 그 반응실(10)내에서 기판(300)의 처리가 행해지기 때문에 반응가스를 유효하게 사용할 뿐만 아니라 각 대역(100a), (100b), (100c)의 반응실(10)에서 각각 다른 화합물을 사용할 수 있다.
따라서 반응가스의 이용 효율의 향상을 실현함과 동시에 다른 종류의 화합물이 다른 화합물에 불순물로 되어 혼입하므로서 반도체층의 품질이 저하하는 상태의 발생을 방지할 수 있다.
거기에다, 상기 장치에서는 미반응의 가스 상태 화합물을 배출구(20)로부터 반응실(10)의 외부에 배출하므로서 반응실(10)내에 일정한 속도의 화합물의 흐름이 생기도록 함과 동시에 혼합실(24),(30)으로 연이어 통하는 복수의 노즐구멍(14)을 2등분하는 위치에 공급관(42)을 설치하고 있기 때문에 기판(300)의 표면에 균일한 상태에서(300)의 표면에 균일한 상태에서 V족 화합물 등을 보낼 수 있으며 Ⅲ-Ⅴ족 화합물로부터 되는 반도체층을 균일한 상태에서 성장시킬 수 있다.
더욱이, 운반가스를 사용하지 않기 때문에 사용가스가 소량이 되며 폐기등의 처리가 용이해진다.
또한 상기 실시예에 있어서 반응실(10)을 원통형으로 함과 동시에 각 상판(18)도 그것에 맞추어 원형으로 하여 독자적으로 각 반응실(10)에 이동할 수 있도록 하며, 또한 각 상판(18)을 그 반응실(10)의 중심을 축으로 하여 천천히 회전시키도록 하여도 좋다.
이에 의해 반도체층을 한층 균일한 상태로 형성하기 쉽게 된다.
또 상기의 실시예에서는 반응실(10)으로 동형의 장치를 3개 사용하도록 하고 있지만 이에 한정되지 않으며, 더욱이 많은 반응실을 더하여 처리 공정을 증가시켜서 다층형의 반도체를 제조한다든지, 가열과 냉각을 별도의 장치로 행해도 좋다.
또 기판(300)의 각 반응실(10)에의 이동은 상기 실시예와 같이 회전원판(61)의 회전에 의해 상판(18)을 회전시켜 행하는 것에 한정되지 않으며, 상판(18) 및 혼합실은 고정해두며, 저판(12)을 벽(16)과 함께 다음의 반응실로 이동시켜 행하도록 해도 좋다.
더욱이 제 1의 대역(100a)에서 사용하는 반응실(10)은 노즐등을 설치하지 않으며 단순히 가열 및 냉각 가능실로서 구성해도 좋으며, 다른 대역(100b),(100c)의 반응실(10)도 이곳에서 행해지는 처리에 대응하여 혼합실을 1개로 한다든지, 더욱이 아래쪽에 추가하여 3개로 하는 등 변형시켜도 좋다.
또 상기 실시예에서는 반응실(10)의 벽(16)에 배기구(20)를 설치하고 있지만 벽(16)에 배기구(20)를 설치하지 않고, 벽(16)과 상판(18)과의 틈새를 배기로로 하여도 좋다.
또 상기 실시예에서는, 혼합실(24)와 (30)을 격리한 실로서 하며, 각각의 혼합실에 연이어 통한 노즐구멍(14)으로부터 다른 원료가스를 반응실(10)로 보내도록 되어 있지만 혼합실(24) 및 (30)을 구멍등에 의해 연이어 통하게 하여 각각의 원료주입관(22),(28)으로부터 보내져 오는 원료가스를 혼합실(24)내에서 혼합한후 반응실(10)으로 보내도록 해도 좋다.
더욱이 혼합실에 냉각용의 쟈켓등을 설치하여 그것에 냉각수등을 보내므로 인해 가스 상태 화합물을 적정온도로 냉각하도록 하여도 좋다.
이에 의해 가스 상태 화합물의 온도가 과잉으로 높게 되는 것을 방지하여 가스 상태 화합물의 조기 반응을 방지할 수 있게 된다.

Claims (2)

  1. 고도의 진공상태를 갖는 진공실과, 이 진공실내에 설치된 기판 지지용의 기판 지지구와, 반응가스 공급장치와 기판의 가열장치를 겸비한 반도에 제조장치에 있어서, 진공실을 복수의 대역으로 구분하며 이 복수의 대역에 저면부와 그 바깥주위 가장자리부로부터 세워지는 배출로가 붙은 벽과, 이 벽에 둘러쌓인 반응 공간을 자유롭게 개폐하는 상판으로 형성되는 반응실을 각각 설치하며, 상기 각 반응실의 상판에 기판을 상기 반응공간에 접한 상태로서 유지하는 유지부를 설치함과 동시에, 소정의 반응실의 저면부에 상기 유지부에 유지된 기판에 대하여 반응가스를 토출하는 반응가스 공급장치를 설치하며, 또한 반응실의 상판의 위쪽에 가열 장치를 설치함과 동시에 상기 상판을 복수의 반응실에 순차적으로 이동시키는 이동장치를 설치하여서 된 것을 특징으로 하는 반도체 제조장치.
  2. 제 1 항에 있어서, 상기 반응실의 저면부에 반응가스 토출용의 복수의 노즐구멍을 설치함과 동시에 반응실의 아래쪽에 제 1 및 제 2의 혼합실을 다단식으로 설치하여 이들 제 1 및 제 2의 혼합실에 각각 다른 종류의 반응가스를 주입하는 주입장치를 설치하며 상기 제 1의 혼합실의 천정부에 그 혼합실내의 반응가스를 상기 반응실의 저면부에 소정의 노즐구멍으로 인도하는 출구를 설치하며 또한 상기 제 2의 혼합실의 천정부로 그 혼합실내의 반응가스를 꺼내는 출구를 설치함과 동시에 이 출구로부터 상기 제1의 혼합실을 빠져나와 상기 반응실의 저면부의 소정의 노즐구멍으로 뻗어나는 반응가스 유로를 설치하여서 된 것을 특징으로 하는 반도체 제조장치.
KR1019880011440A 1987-11-30 1988-09-03 반도체 제조장치 KR950000510B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP30421087 1987-11-30
JP62-304210 1987-11-30

Publications (2)

Publication Number Publication Date
KR890008913A KR890008913A (ko) 1989-07-13
KR950000510B1 true KR950000510B1 (ko) 1995-01-24

Family

ID=17930335

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880011440A KR950000510B1 (ko) 1987-11-30 1988-09-03 반도체 제조장치

Country Status (1)

Country Link
KR (1) KR950000510B1 (ko)

Also Published As

Publication number Publication date
KR890008913A (ko) 1989-07-13

Similar Documents

Publication Publication Date Title
KR950000509B1 (ko) 반도체 제조장치
US4951603A (en) Apparatus for producing semiconductors
US9593434B2 (en) Alkyl push flow for vertical flow rotating disk reactors
US9273395B2 (en) Gas treatment systems
US20040060518A1 (en) Apparatus for inverted multi-wafer MOCVD fabrication
KR20070107782A (ko) 다중 유입구를 구비하는 화학기상증착 반응기
KR950000511B1 (ko) 반도체 제조장치
JP7495882B2 (ja) マルチゾーンインジェクターブロックを備える化学蒸着装置
US20150000596A1 (en) Mocvd gas diffusion system with gas inlet baffles
CN104141116A (zh) 金属有机化学气相沉积装置、气体喷淋组件及其气体分配的控制方法
KR950000510B1 (ko) 반도체 제조장치
EP0319121B1 (en) Apparatus for producing semiconductors
CN101445955A (zh) 空间调制原子层化学气相淀积外延生长的装置及方法
KR950008842B1 (ko) 반도체 제조장치
KR101105629B1 (ko) 유기금속 화학 기상 증착에 의하여 기판상에 화합물을증착하는 방법
JP2528165B2 (ja) 半導体製造装置
KR950014605B1 (ko) 반도체의 제조방법
KR950008843B1 (ko) 반도체 제조장치
JP2543961B2 (ja) 半導体製造装置
EP0319122B1 (en) Apparatus and its use for producing semiconductors
KR950014604B1 (ko) 반도체의 제조방법
JPH11329980A (ja) 有機金属気相成長装置およびそれを用いた有機金属気相成長法
JP3168275B2 (ja) 半導体結晶成長装置
JPH0831416B2 (ja) 半導体製造装置
JPH01230227A (ja) 半導体の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090109

Year of fee payment: 15

EXPY Expiration of term