JPH01144623A - 半導体の製造方法 - Google Patents

半導体の製造方法

Info

Publication number
JPH01144623A
JPH01144623A JP30420787A JP30420787A JPH01144623A JP H01144623 A JPH01144623 A JP H01144623A JP 30420787 A JP30420787 A JP 30420787A JP 30420787 A JP30420787 A JP 30420787A JP H01144623 A JPH01144623 A JP H01144623A
Authority
JP
Japan
Prior art keywords
substrate
zone
compound
semiconductor
vacuum chamber
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP30420787A
Other languages
English (en)
Other versions
JPH0691025B2 (ja
Inventor
Akira Yoshino
明 吉野
Teiji Watabe
渡部 鼎士
Shigeru Kuromiya
黒宮 茂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Daido Sanso Co Ltd
Original Assignee
Daido Sanso Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Daido Sanso Co Ltd filed Critical Daido Sanso Co Ltd
Priority to JP30420787A priority Critical patent/JPH0691025B2/ja
Publication of JPH01144623A publication Critical patent/JPH01144623A/ja
Publication of JPH0691025B2 publication Critical patent/JPH0691025B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Junction Field-Effect Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、真空室内、特に真空化学エピタキシー(V
CE)系において、■−V族化合物半導体層を析出させ
る半導体の製造方法に関するものである。
〔従来の技術〕
近年、■−V族化合物(例えばGaAs等)半導体素子
が、従来の珪素半導体素子よりも優れた性能を有するこ
とを知られその需要が増大している。このような■−v
族化合物半導体素子の製造方法として、超高真空中で、
基板にガス状の化合物材料を分子線の形で衝突させ、基
板上にその材料を堆積させる分子線エビクキシャル法や
金属のメチルまたはエチル化合物の蒸気をH2等のキャ
リアガスで送って反応室に導入し、そこでV族の水素化
合物と混合したのち加熱した基板上で反応させ結晶を成
長させる有機金属CVD法等がある。上記のうち、分子
線エピタキシャル法は、大量生産が難しく市場の需要に
見合うだけの供給をすることが困難であるという問題点
を有している。
また、有機金属CVD法は、生産能力は高いが用いられ
る反応ガスが高価で、かつその利用効率が悪いという問
題点を有しているため、高価格を問題としないような特
殊用途以外に使用することは困難である。さらにその反
応ガスが有毒であることや、キャリアガスを用いるため
ガスの使用量が大量になることのため、使用後の廃棄等
の処理に問題を有している。
このため、大量生産ができ、かつ有毒ガスの処理等の問
題を殆どなくした方法として、真空化学エピタキシー(
VCE)が、1985年4月30日〜5月20に行われ
た「宇宙光電池研究・技術会議」で開示された。このV
CE法はのちに「多接合(マルチジャンクション)用高
効率セルの真空MOCVD製造」というタイトルの論文
でより詳細に発表された。これは反応室およびこの反応
室にガス状の化合物を射出するためのノズルを複数個設
けて生産性を向上したものである。さらに、炭素をドー
パンI・とじて用いるVCE法が、1986年7月14
日出願の米国特許出願第885898号に開示されてい
る。
〔発明が解決しようとする問題点〕
しかしながら、上記のVCE法も生産性や有毒ガスの処
理等の問題を充分に解決しうるちのではない。また、従
来の装置は、第6図のようになっている。すなわち、真
空室1内に配設されたヒータ2の上に基板3を載置し、
この基板3に向けて真空室1内の上部側に配設されたノ
ズル4から半導体析出用のガス状化合物を吐出するよう
になっている。そして、このノズル4には複数の配管が
接続され、基板3に異なる種類の化合物層を析出させる
場合は、その都度上記配管にそれぞれ設けられたバルブ
5,6.7を切り代えて異なる種類の化合物を吐出させ
ている。そのため、頻繁にバルブの切り代えをしなけれ
ばならず作業性が悪いという問題や、バルブを切り代え
て異なる種類の化合物を吐出させる際、前に使用した化
合物がノズル4内に残留しこれが不純物となって得られ
る半導体の品質を低下させるという問題を有している。
この発明は、このような事情に鑑みなされたもので、欠
陥のない良質の■−■族化合物半導体素子を効率良く製
造することのできる半導体の製造方法の提供をその目的
とする。
〔問題点を解決するための手段〕
上記の目的を達成するため、この発明の半導体の製造方
法は、真空化学エピタキシー系の真空室内に配設された
基板の表面に半導体層を析出させる半導体の製造方法で
あって、上記真空室を10−トトル以下の真空状態にす
るとともに3個の帯域に分け、この真空室内の第1の帯
域で上記基板を500℃〜700℃の温度で5〜20分
加熱したのち、第2の帯域で上記基板の表面にガス状の
■族およびV族化合物を接触させることにより厚み10
2〜104Aの無ドープG a A 、s層を析出させ
、第3の帯域でこの無ドープGaAs層の表面に上記ガ
スおよびn型ドーパントを接触させて厚み103〜3×
103人のn型GaAs層を析出させ、さらにn型ドー
パンI・を追加して上記n型GaAs層の表面に厚み5
X102〜2.5X101人のn+型GaAs層を析出
させ、上記基板への」二記ガスおよびドーパントの接触
を停止した状態で5〜20分保持したのち、」二記基板
を第1の帯域に移動させ第1の帯域で冷却して真空室の
外部に取り出し、これに信号源接点、ゲート接点および
ドレーン接点を設けるという構成をとる。
〔作用〕
すなわち、この発明の半導体の製造方法は、従来例のよ
うに、バルブを切り変えることによって、複数種類の半
導体析出用のガス状化合物を、基板に向けて吐出させる
のではなく、真空室内を3個の帯域に分け、そのそれぞ
れの帯域で基板の表面に異なる化合物の層を析出させる
ようになっている。そのため、基板を、3個の帯域に順
次移動させながら連続的に処理することができ、生産効
率を大幅に改良できる。また、それぞれの帯域で異なる
ガス状化合物を使用するため、吐出口に前に使用した化
合物が残留しそれが不純物となり得られる半導体の品質
を低下させるということが防止できる。
つぎに、この発明を実施例にもとづいて詳しく説明する
[実施例] 第1図および第2図はこの発明の一実施例に使用する装
置を示しており、真空化学エピタキシー系における真空
室200内に半導体製造装置100 (100a、10
0b、100c)が3個配設されている。この半導体製
造装置100は第3図に示すようになっている。すなわ
ち、第3図において、10は反応室であり、四角板状の
床板12と、その床板12の縁周部から上方に向かって
延びる壁16と、その天井部である上板18とで構成さ
れている。上記上板18は水平方向に回転自在になって
いるとともに、反応室10に着脱自在になっており、他
の半導体製造装置100の反応室10にも着脱できるよ
うになっている。20は壁16の上端側に設けられた排
気口であり、全体面積が反応室10内の上板18の面積
の略4%になるように設定されている。300は50.
1 mm角の基板であり、反応室10の天井部である上
板18の下面に間隔をおいて2枚(この」二板18には
6個の基板300を取り付けることができる)が取り付
けられている。14はそれぞれ床板12における上記基
板300の真下の位置に一定間隔(25,4mm)で、
かつ上記基板300に対して垂直になるように穿設され
た直径3.2 mmのノズル孔(上側が大径になってい
る)であり、反応室10の下方に配設された第1の混合
室24の天井部に穿設されている孔26.34に連通し
ている。この孔26.34は第4図に示すように、同数
個が交互に配設されており、孔26は第1の混合室24
内に連通し、孔34は第1の混合室24内を貫通してい
るダクト32を介して第1の混合室24の下側に設けら
れた第2の混合室30に連通している。第1の混合室2
4内には側壁を貫通して原料注入管22が連通しており
、この原料注入管22からトリメチルガリウム(TMG
a)やトリエチルガリウム(TEGa)等の■族化合物
およびn型ドーパンI・が送りこまれるようになってい
る。
この化合物等は第1の混合室24内で均一に混合された
のち孔26およびノズル孔14を通って反応室10の天
井部に配設されている基板300に向かって均一な分布
状態で吐出されるようになっでいる。また、第2の混合
室30は、下部側が開口されその開口に、その開口を開
閉するためのポペット弁からなる排気弁36が進退自在
に設げられ、側壁に原料注入管28が連結されている。
この原料注入管28からトリエチルアルミニウム(TE
、11)等の上記■族化合物と種類の異なる■族化合物
等が必要に応じて送りこまれるようになっており、この
化合物は第2の混合室30およびダクI・32内で均一
状態に混合されたのち、孔34を介してノズル孔14か
ら上記第1の混合室24内の化合物と同様に、基板30
0に向けて均一な分布状態で吐出される。なお、上記第
1および第2の混合室24.30は一体的に形成された
ステンレス鋼製の注入ブロックでできており、その下部
側である支持体40で支持されている。42はAsz等
の■族化合物を反応室10内に供給するだめの供給管で
あり、第4図のように床板12上の、孔26.34を同
数に2分割する位置に配設されている。そして、この供
給管42には複数個の孔42aおよび孔42bがそれぞ
れ一定間隔を保った状態で左右2列に穿設されている。
このため、上記V族化合物を反応室10内に均一な分布
状態で供給できる。44ば反応室10の上板18の上方
に配設されたヒータであり、上板18を介した輻射熱で
基板300を加熱することにより、基板300を、その
表面で上記化合物が反応で】 0 きる温度にまで加熱し、基板300の表面に半導体層の
析出が円滑に行えるようにしている。
この構成において、ME S F ETエピタキシー層
の析出プロセスを第5図のチャートにより説明する。ま
ず真空室200内を、10−61−ル以下に減圧し、そ
の状態でヒータ44に電圧を負荷してヒータ44を発熱
させ、反応室10内を500〜700 ”Cに加熱する
。ついで、第2図の半導体製造装置100aである第1
の帯域に基板300を装入し5〜20分間加熱する。そ
して、半導体製造装置100bである第2の帯域に基板
300を、上板18ごと移動させ、原料注入管22から
トリメチルガリウム(TMGa)やトリエチルガリウム
(TEGa)等の■族化合物を第1の混合室24内に送
り込み、混合室24内でその化合物を均一状態に混合し
たのち、ノズル孔14から基板300に向けて均一な分
布状態で吐出させると同時に、供給管42に、AsH,
またはアルキルアルシン等のV族化合物、例えばトリエ
チルアルシン(TEAs)を送り込み、これを孔42a
および孔42bから反応室10内に過剰に吐出させる。
その結果、反応室10内に供給されたV族化合物は、上
記■族化合物等とともに基板300の表面を横切って排
気口20の方へと拡散しながら流れていく。その間に、
AsI(、やTEAsは熱分解してAszになり、■族
化合物と混合して基板300の表面に無ドープの砒化ガ
リウム(GaAS)層として析出する。この処理を略3
0分間継続し、無ドープG a A s層の厚みを、1
02〜104人にする。なお、この無ドープGaAs層
内のドーパント不純物の濃度ば1×1015原子/ c
i以下とする。また、この際、基板300に接触しない
未反応の化合物は排気口20から反応室10の外部に排
出され真空室200の下部側に吸い込まれていく。次に
、この表面に無ドープGaAs層が析出した基板300
を、上板18ごと第3の帯域である半導体製造装置10
0Cに移動させる。この第3の帯域では、上記■族化合
物およびV族化合物に加えて、n型ドーパントを基板3
00に向けて吐出するようになっている。このn型ド−
パントは、■族化合物とともに第1の混合室24から吐
出されるか、または単独で第2の混合室30から吐出さ
れる。これにより、上記無ドープGaAs層の表面に、
厚みが103〜3×103人のn型GaAs層を析出さ
せる。そして、さらにn型ドーパントを加え、上記n型
GaAs層の表面に5×102〜2.5×103人のn
゛型GaAs層を析出させる。このn型およびn゛型G
aAs層の析出は略15分間行うことにより、上記の厚
みを得られる。次に、上記すべてのガスの供給を停止さ
せた状態で5〜20分間保持し、そののち基板300を
、第1の帯域に移動し略15分間冷却して真空室200
内から取り出す。そして、既知の方法で、この半導体層
が形成された基板300に、信号源電極、ドレーン電極
およびゲート電極を設ける。このように、この方法にお
いては、第1の帯域を基板300の加熱および冷却用と
し、第2の帯域を無ドープ材料の成長用とし、第3の帯
域をドーパントを含む材料の成長用とし、それぞれの帯
域で同時に処理を行えるようになっている。この方法に
より、1帯域当たりに6個の基板300を配設し、1日
2交替の作業を行うことにより、1週間に960個のM
E S F ETエビクキシー半導体を製造することが
できる。
なお、上記半導体製造装置100において、ノズル孔1
4から基板300までの距離を、その真空状態での■族
化合物のガス分子の平均自由行程よりも短(、かつ基板
300の表面への化合物の分散状態が均一になるように
設定しておく。これをより詳しく説明すると、各ノズル
孔14から円錐状に拡散していく■族化合物等の先端に
形成される各日が互いに交わる位置に基板300を配設
しておくとともに、基板300に到達するガス分子の分
布状態およびその衝突速度が、ガス分子が基板300の
表面に適当な速度で析出するために充分であるように設
定しておく。または、予め設定されたノズル孔14から
基板300までの距離に対応させて、反応室10内の真
空度やガス状化合物の吐出速度を調節したり、孔26.
34およびノズル孔14の個数、直径等を調節する。こ
れにより、規定厚み±5%の範囲内の厚み、より好まし
くは規定厚み±1%の範囲の厚みを有する半導体層を得
るようにする。また、TEGaおよびA s H3等か
らGaAsを得る場合の反応速度は、一般に、基板30
0の温度が高いほど早く進行するようになっているが、
あまり高すぎると層状に形成されたものが再蒸発し層成
長速度を低下させる。このため基板300の温度は50
0〜700℃が好ましく、特に好ましいのば600〜6
50℃である。また、反応室10内のガス停止時の真空
状態は10−6〜1O−Il+−ルが好ましい。
このように、この装置は、真空室200内を3個の帯域
に分け、その各帯域に基板300を順次移動させながら
連続的に異なる処理を行えるようになっている。そのた
め、効率よく生産ができ、かつ異なる種類の化合物が不
純物となって得られる半導体の品質を低下させるという
ことを防止できる。また、各半導体製造装置100に、
2個の混合室24.30を設けているため、複数の種類
の異なるガスをそれぞれのノズル孔14から吐出できる
ようになり、使用方法を多様化することができる。さら
に、ヒータ44を上板18の上方に配設し、この上板1
8を介して間接的に基板300を加熱するとともに、半
導体析出用のガス状化合物を基板300の下方から吐出
させるため、ヒータ44の発熱による気体の対流に左右
されず適正な処理ができ、効果的に良質の半導体層を析
出させることができる。また、ノズル孔14と基板30
0との距離が■族化合物の平均自由行路よりも短くなっ
ているため、基板300に接触する前にこの化合物が反
応することがない。そのため、得られる半導体に表面欠
陥を生じるということを防止できる。さらに、未反応の
化合物を排出口20から反応室10の外部に排出するこ
とにより、反応室10内に一定の流速の化合物の流れを
生じさせるようになっているとともに、混合室24゜3
0に連通ずる複数個のノズル孔14を2分割する位置に
供給管42を配設しているため、基板300の表面に均
一状態でV族化合物等を送ることができI−V族化合物
からなる半導体層を均一な状態で析出させることができ
る。第2の混合室30に排気弁36を設けているためガ
ス状化合物の基板への断続的な供給も可能になる。また
、TEAsは毒性が少ないため、これをV族化合物とし
て使用すると使用後の処理が容易である。さらに、キャ
リアガスを用いないため使用ガスが少量になり、廃棄等
の処理が容易になる。また、上板18を反応室10の上
部側で回転させることにより均一層を得やすくなる。な
お、この場合は、反応室10を円柱状に形成しておく。
なお、上記実施例において、混合室24.30を上下2
段に設けたが、これに限定するものではなく、さらに第
2の混合室30の下方に他の混合室を設けて他種類の■
族化合物等を基板300に吐出できるようにしてもよい
。この場合、排気弁は最下段の混合室に設けるか、また
はそれぞれの混合室に設けてもよい。
〔発明の効果〕 この発明の半導体の製造方法は、以上のように構成され
ているため、欠陥のない良質の■−V族化合物半導体素
子を効率良(製造することができる。
【図面の簡単な説明】
第1図はこの発明の一実施例に用いる装置を示す縦断面
図、第2図はその横断面図、第3図はその要部樅断面図
、第4図はその孔および供給管の分布状態を示す平面図
、第5図はME S F ETエピタキシー層の析出プ
ロセスのチャート図、第6図は従来例の断面図である。 100・・・半導体製造装置 200・・・真空室 3
00・・・基板

Claims (3)

    【特許請求の範囲】
  1. (1)真空化学エピタキシー系の真空室内に配設された
    基板の表面に半導体層を析出させる半導体の製造方法で
    あつて、上記真空室を10^−^6トル以下の真空状態
    にするとともに3個の帯域に分け、この真空室内の第1
    の帯域で上記基板を500℃〜700℃の温度で5〜2
    0分加熱したのち、第2の帯域で上記基板の表面にガス
    状のIII族およびV族化合物を接触させることにより厚
    み10^2〜10^4Åの無ドープGaAs層を析出さ
    せ、第3の帯域でこの無ドープGaAs層の表面に上記
    ガスおよびn型ドーパントを接触させて厚み10^3〜
    3×10^3Åのn型GaAs層を析出させ、さらにn
    型ドーパントを追加して上記n型GaAs層の表面に厚
    み5×10^2〜2.5×10^3Åのn^+型GaA
    s層を析出させ、上記基板への上記ガスおよびドーパン
    トの接触を停止した状態で5〜20分保持したのち、上
    記基板を第1の帯域に移動させ第1の帯域で冷却して真
    空室の外部に取り出し、これに信号源接点、ゲート接点
    およびドレーン接点を設けることを特徴とする半導体の
    製造方法。
  2. (2)III族化合物が、ガリウム含有ガスである特許請
    求の範囲第1項記載の半導体の製造方法。
  3. (3)V族化合物がアルシン含有ガスである特許請求の
    範囲第1項または第2項記載の半導体の製造方法。
JP30420787A 1987-11-30 1987-11-30 半導体の製造方法 Expired - Fee Related JPH0691025B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30420787A JPH0691025B2 (ja) 1987-11-30 1987-11-30 半導体の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30420787A JPH0691025B2 (ja) 1987-11-30 1987-11-30 半導体の製造方法

Publications (2)

Publication Number Publication Date
JPH01144623A true JPH01144623A (ja) 1989-06-06
JPH0691025B2 JPH0691025B2 (ja) 1994-11-14

Family

ID=17930305

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30420787A Expired - Fee Related JPH0691025B2 (ja) 1987-11-30 1987-11-30 半導体の製造方法

Country Status (1)

Country Link
JP (1) JPH0691025B2 (ja)

Also Published As

Publication number Publication date
JPH0691025B2 (ja) 1994-11-14

Similar Documents

Publication Publication Date Title
US20180209043A1 (en) Epitaxial chamber with customizable flow injection
KR950000509B1 (ko) 반도체 제조장치
EP0502209B1 (en) Method and apparatus for growing compound semiconductor crystals
US5876797A (en) Low temperature high pressure silicon deposition method
EP0637058B1 (en) Method of supplying reactant gas to a substrate processing apparatus
TWI503867B (zh) Cvd製程及cvd反應器
JPS6115322A (ja) 均質化学蒸着方法及びその装置
KR20020096980A (ko) 화학증착 장치 및 화학증착 방법
EP1193331B1 (en) Chemical vapor deposition apparatus and chemical vapor deposition method
US6994887B2 (en) Chemical vapor deposition apparatus and film deposition method
US9328419B2 (en) Gas treatment apparatus with surrounding spray curtains
US4829021A (en) Process for vacuum chemical epitaxy
JP2010238831A (ja) 気相成長装置及び気相成長方法
JPH01144623A (ja) 半導体の製造方法
EP0319121B1 (en) Apparatus for producing semiconductors
JPH01144624A (ja) 半導体の製造方法
JP2528165B2 (ja) 半導体製造装置
KR950008842B1 (ko) 반도체 제조장치
JP2543961B2 (ja) 半導体製造装置
JP2003100642A (ja) 気相薄膜成長装置および気相薄膜成長方法
JPH01257322A (ja) 半導体の製造方法
KR950008843B1 (ko) 반도체 제조장치
EP0319122B1 (en) Apparatus and its use for producing semiconductors
JP3168275B2 (ja) 半導体結晶成長装置
JPH02311A (ja) 半導体製造装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees