JPH069028B2 - 演算装置 - Google Patents
演算装置Info
- Publication number
- JPH069028B2 JPH069028B2 JP61034373A JP3437386A JPH069028B2 JP H069028 B2 JPH069028 B2 JP H069028B2 JP 61034373 A JP61034373 A JP 61034373A JP 3437386 A JP3437386 A JP 3437386A JP H069028 B2 JPH069028 B2 JP H069028B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- data
- arithmetic
- mantissa
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/483—Computations with numbers represented by a non-linear combination of denominational numbers, e.g. rational numbers, logarithmic number system or floating-point numbers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/499—Denomination or exception handling, e.g. rounding or overflow
- G06F7/49936—Normalisation mentioned as feature only
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computational Mathematics (AREA)
- Computing Systems (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Nonlinear Science (AREA)
- General Engineering & Computer Science (AREA)
- Complex Calculations (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は数値演算の処理を行う装置に関し、特に浮動小
数点データと固定小数点データとを共に処理可能な演算
装置に関する。
数点データと固定小数点データとを共に処理可能な演算
装置に関する。
マイクロコンピュータのように一つの集積回路上で数値
計算が可能な装置に対して、その集積規模の増大に伴い
浮動小数点演算のような複雑な処理を必要とする機能が
要求されている。
計算が可能な装置に対して、その集積規模の増大に伴い
浮動小数点演算のような複雑な処理を必要とする機能が
要求されている。
浮動小数点演算が必要とされるのは、主としてデータの
表現できる数値範囲を広くとるためや、計算上生じるオ
ーバーフローを自動補正するためである。そのために、
浮動小数点データを指数部と仮数部との２つの部分に分
け、それぞれに対して処理を行なうことによって浮動小
数点演算を実行する。
表現できる数値範囲を広くとるためや、計算上生じるオ
ーバーフローを自動補正するためである。そのために、
浮動小数点データを指数部と仮数部との２つの部分に分
け、それぞれに対して処理を行なうことによって浮動小
数点演算を実行する。
従来の浮動小数点演算装置を第２図に示す。浮動小数点
演算装置は演算すべき２つの浮動小数点データを格納す
るレジスタ１１およびレジスタ１２と、指数部の値の差
異によって生じる桁合せを行う桁合せ回路１３と、仮数
部の処理を行う仮数部演算回路１４と、仮数部で生じた
オーバーフローを処理するための仮数部補正回路１５
と、指数部補正回路１６と、浮動小数点演算結果を格納
するレジスタ１７とを有している。
演算装置は演算すべき２つの浮動小数点データを格納す
るレジスタ１１およびレジスタ１２と、指数部の値の差
異によって生じる桁合せを行う桁合せ回路１３と、仮数
部の処理を行う仮数部演算回路１４と、仮数部で生じた
オーバーフローを処理するための仮数部補正回路１５
と、指数部補正回路１６と、浮動小数点演算結果を格納
するレジスタ１７とを有している。
第２図を用いて浮動小数点演算の仮数部で生じるオーバ
ーフローの補正処理を説明する。
ーフローの補正処理を説明する。
仮数部演算回路１４で行われる仮数部データの演算でオ
ーバーフローが生じた場合、仮数部演算回路１４からオ
ーバーフロー信号ｄが出力される。この信号ｄにより仮
数部補正回路１５では１ビット右シフトの補正処理が施
される。また、指数部補正回路１６では、信号ｄにより
指数部の値に対し＋１の加算操作が行われる。以上の処
理によりオーバーフロー補正が行われ、レジスタ１７に
演算結果が格納される。
ーバーフローが生じた場合、仮数部演算回路１４からオ
ーバーフロー信号ｄが出力される。この信号ｄにより仮
数部補正回路１５では１ビット右シフトの補正処理が施
される。また、指数部補正回路１６では、信号ｄにより
指数部の値に対し＋１の加算操作が行われる。以上の処
理によりオーバーフロー補正が行われ、レジスタ１７に
演算結果が格納される。
数値計算では、浮動小数点データのみが用いられるとは
限らず、例えば数値計算がよく用いられる信号処理の分
野では、固定小数点データを処理する場合もある。この
ような場合、浮動小数点データのみにとどまらず、固定
小数点データも同一装置内で処理できることが望まし
い。
限らず、例えば数値計算がよく用いられる信号処理の分
野では、固定小数点データを処理する場合もある。この
ような場合、浮動小数点データのみにとどまらず、固定
小数点データも同一装置内で処理できることが望まし
い。
固定小数点データを処理する場合には、演算で生じたオ
ーバーフローはそのまま補正されずに演算の出力そのも
のを結果とする。しかし、前述した従来の浮動小数点演
算装置では、仮数部の演算でオーバーフローが生じた場
合、常に補正処理が行われるため、この装置を固定小数
点データの演算に用いることはできなかった。いいかえ
れば、固定小数点データの処理をも必要とし、かつデー
タの補正処理に対して浮動小数点データの処理が必要な
計算処理の両者に対して対応できないという欠点があ
る。
ーバーフローはそのまま補正されずに演算の出力そのも
のを結果とする。しかし、前述した従来の浮動小数点演
算装置では、仮数部の演算でオーバーフローが生じた場
合、常に補正処理が行われるため、この装置を固定小数
点データの演算に用いることはできなかった。いいかえ
れば、固定小数点データの処理をも必要とし、かつデー
タの補正処理に対して浮動小数点データの処理が必要な
計算処理の両者に対して対応できないという欠点があ
る。
本発明の演算装置は、データを格納する２つのレジスタ
と、前記２つのレジスタのデータを入力とし桁合せを行
う桁合せ回路と、前記桁合せ回路の出力の指数部データ
を入力し補正を行う補正回路と、前記桁合せ回路の出力
の仮数部データを入力とし演算する演算回路と、前記演
算回路の出力を入力とし補正を行う補正回路と、前記補
正回路の出力かもしくはデータ値θを選択し出力する選
択回路と、前記演算回路の出力かもしくは前記補正回路
の出力の一方を選択して出力する選択回路と、この選択
回路に対し制御信号を出力する制御回路とを有すること
を特徴とする。
と、前記２つのレジスタのデータを入力とし桁合せを行
う桁合せ回路と、前記桁合せ回路の出力の指数部データ
を入力し補正を行う補正回路と、前記桁合せ回路の出力
の仮数部データを入力とし演算する演算回路と、前記演
算回路の出力を入力とし補正を行う補正回路と、前記補
正回路の出力かもしくはデータ値θを選択し出力する選
択回路と、前記演算回路の出力かもしくは前記補正回路
の出力の一方を選択して出力する選択回路と、この選択
回路に対し制御信号を出力する制御回路とを有すること
を特徴とする。
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例を示したものである。第１図
においてレジスタ１およびレジスタ２は演算すべきデー
タを格納する手段であり、桁合せ回路３は演算すべきデ
ータが浮動小数点データの場合、レジスタ１とレジスタ
２の指数部の値によって桁合せを行う手段であり、仮数
部演算回路４は桁合せ回路３からのデータを演算する手
段であり、仮数部補正回路５は仮数部演算回路４でオー
バーフローが生じた場合の仮数部データの補正を行う手
段であり、指数部補正回路８は仮数部の補正と同時に指
数部データに＋１の加算操作を行う手段であり、選択回
路７は仮数部演算回路４の出力と仮数部補正回路５の出
力のどちらか一方を選択するものであり、制御回路６は
選択回路７に対する制御信号を出力する手段であり、選
択回路９は浮動小数点演算か固定小数点演算かの指定信
号により指数部の値かもしくは０を選択する手段であ
り、レジスタ１０は演算結果を格納する手段である。
においてレジスタ１およびレジスタ２は演算すべきデー
タを格納する手段であり、桁合せ回路３は演算すべきデ
ータが浮動小数点データの場合、レジスタ１とレジスタ
２の指数部の値によって桁合せを行う手段であり、仮数
部演算回路４は桁合せ回路３からのデータを演算する手
段であり、仮数部補正回路５は仮数部演算回路４でオー
バーフローが生じた場合の仮数部データの補正を行う手
段であり、指数部補正回路８は仮数部の補正と同時に指
数部データに＋１の加算操作を行う手段であり、選択回
路７は仮数部演算回路４の出力と仮数部補正回路５の出
力のどちらか一方を選択するものであり、制御回路６は
選択回路７に対する制御信号を出力する手段であり、選
択回路９は浮動小数点演算か固定小数点演算かの指定信
号により指数部の値かもしくは０を選択する手段であ
り、レジスタ１０は演算結果を格納する手段である。
本実施例の動作を第２図に従って説明する。浮動小数点
データの演算の場合、レジスタ１とレジスタ２に格納さ
れている２つのデータは桁合せ回路３に入力され、指数
部の桁数をそろえるための仮数部の桁合せ操作が行われ
る。桁合せが行われたデータの仮数部は仮数部演算回路
４に入力され演算が行われる。この仮数部の演算におい
てオーバーフローが生じた場合、オーバーフロー信号ａ
がアクティブとなる。また、桁合せ回路３により桁合せ
の行われた指数部データは指数部補正回路８に入力され
る。指数部補正回路８では、もしオーバーフロー信号ａ
がアクティブであれば、入力された指数部データに対し
＋１の加算処理が施される。一方、信号ａがアクティブ
でなければ、入力された指数部データをそのまま出力す
る。
データの演算の場合、レジスタ１とレジスタ２に格納さ
れている２つのデータは桁合せ回路３に入力され、指数
部の桁数をそろえるための仮数部の桁合せ操作が行われ
る。桁合せが行われたデータの仮数部は仮数部演算回路
４に入力され演算が行われる。この仮数部の演算におい
てオーバーフローが生じた場合、オーバーフロー信号ａ
がアクティブとなる。また、桁合せ回路３により桁合せ
の行われた指数部データは指数部補正回路８に入力され
る。指数部補正回路８では、もしオーバーフロー信号ａ
がアクティブであれば、入力された指数部データに対し
＋１の加算処理が施される。一方、信号ａがアクティブ
でなければ、入力された指数部データをそのまま出力す
る。
仮数部演算回路４で演算された仮数部データは仮数部補
正回路５に入力され、オーバーフローが生じた場合のた
めの１ビット右シフト操作が行われる。浮動小数点演算
のとき、固定小数点演算か浮動小数点演算かを示す制御
信号ｂはアクティブとはならない。オーバーフロー信号
ａと制御信号ｂを入力とする制御回路６は、オーバーフ
ロー補正結果を選択する制御信号ｃを出力する。したが
って、仮数部のオーバーフローが発生した場合は制御信
号ｃがアクティブとなり、発生しない場合はアクティブ
とならない。仮数部演算回路４の出力と仮数部補正回路
５の出力とを入力とする選択回路７では、制御信号ｃが
アクティブであれば仮数部補正回路５からの入力を、ま
た制御信号ｃがアクティブでなければ仮数部演算回路４
からの入力をレジスタ１０の仮数部データとして出力す
る。また、指数部での選択回路９では、前述の制御信号
ｂがアクティブでなければ指数部補正回路８のデータを
そのままレジスタ１０の指数部データとして出力する。
正回路５に入力され、オーバーフローが生じた場合のた
めの１ビット右シフト操作が行われる。浮動小数点演算
のとき、固定小数点演算か浮動小数点演算かを示す制御
信号ｂはアクティブとはならない。オーバーフロー信号
ａと制御信号ｂを入力とする制御回路６は、オーバーフ
ロー補正結果を選択する制御信号ｃを出力する。したが
って、仮数部のオーバーフローが発生した場合は制御信
号ｃがアクティブとなり、発生しない場合はアクティブ
とならない。仮数部演算回路４の出力と仮数部補正回路
５の出力とを入力とする選択回路７では、制御信号ｃが
アクティブであれば仮数部補正回路５からの入力を、ま
た制御信号ｃがアクティブでなければ仮数部演算回路４
からの入力をレジスタ１０の仮数部データとして出力す
る。また、指数部での選択回路９では、前述の制御信号
ｂがアクティブでなければ指数部補正回路８のデータを
そのままレジスタ１０の指数部データとして出力する。
固定小数点演算の場合、レジスタ１とレジスタ２に格納
されている演算データの指数部は無視され、桁合せ回路
３では何も処理は行われず、仮数部演算回路４にそれぞ
れそのまま入力される。そして、固定小数点演算を示す
制御信号ｂがアクティブになる。したがって、仮数部演
算回路４でオーバーフローが生じオーバーフロー信号ａ
がアクティブになっても、制御回路６は仮数部補正回路
５の出力か仮数部演算回路４の出力かを選択する制御信
号ｃをアクティブにしない。選択回路７では、制御信号
ｃがアクティブ状態でないため仮数部演算回路４の出力
が選択され、レジスタ１０の仮数部データ部分に出力さ
れる。また、固定小数点演算の場合、指数部データをθ
とする構成をとると、選択回路９では制御信号ｂのアク
ティブ状態に従って指数部データとしてθが選ばれレジ
スタ１０の指数部データ部分に出力される。ここで、指
数部補正回路８の動作は固定小数点演算に対し何ら影響
を与えない。
されている演算データの指数部は無視され、桁合せ回路
３では何も処理は行われず、仮数部演算回路４にそれぞ
れそのまま入力される。そして、固定小数点演算を示す
制御信号ｂがアクティブになる。したがって、仮数部演
算回路４でオーバーフローが生じオーバーフロー信号ａ
がアクティブになっても、制御回路６は仮数部補正回路
５の出力か仮数部演算回路４の出力かを選択する制御信
号ｃをアクティブにしない。選択回路７では、制御信号
ｃがアクティブ状態でないため仮数部演算回路４の出力
が選択され、レジスタ１０の仮数部データ部分に出力さ
れる。また、固定小数点演算の場合、指数部データをθ
とする構成をとると、選択回路９では制御信号ｂのアク
ティブ状態に従って指数部データとしてθが選ばれレジ
スタ１０の指数部データ部分に出力される。ここで、指
数部補正回路８の動作は固定小数点演算に対し何ら影響
を与えない。
たとえば本実施例の演算装置が８ビットの指数部と２４
ビットの仮数部よりなる浮動小数点データを処理できる
場合、前述した固定小数点演算が対象とする演算データ
は、仮数部の２４ビットであり、このとき８ビットの指
数部は強制的にθとなる。このため、入力の演算データ
の指数部は固定小数点演算に対し、何も影響を与えな
い。従って浮動小数点演算装置の仮数部演算回路を用い
て固定小数点演算を行うことができる。
ビットの仮数部よりなる浮動小数点データを処理できる
場合、前述した固定小数点演算が対象とする演算データ
は、仮数部の２４ビットであり、このとき８ビットの指
数部は強制的にθとなる。このため、入力の演算データ
の指数部は固定小数点演算に対し、何も影響を与えな
い。従って浮動小数点演算装置の仮数部演算回路を用い
て固定小数点演算を行うことができる。
以上説明したように、本発明は浮動小数点演算と固定小
数点演算の指定を行う制御回路と２つの選択回路とを設
けることにより、同一回路構成をもった演算回路を用い
て浮動小数点演算と固定小数点演算との双方の演算を可
能とし、数値計算での汎用性並びに融通性等の面で効果
を上げることができる。
数点演算の指定を行う制御回路と２つの選択回路とを設
けることにより、同一回路構成をもった演算回路を用い
て浮動小数点演算と固定小数点演算との双方の演算を可
能とし、数値計算での汎用性並びに融通性等の面で効果
を上げることができる。
第１図は本発明の浮動小数点演算と固定小数点演算を行
うことのできる一実施例を示したブロック図であり、第
２図は従来の浮動小数点演算装置の構成を示すブロック
図である。 １，２，１０，１１，１２，１７……レジスタ、３，１
３……桁合せ回路、４，１４……仮数部演算回路、５，
１５……仮数部補正回路、６……制御回路、７，９……
選択回路、８，１６……指数部補正回路。
うことのできる一実施例を示したブロック図であり、第
２図は従来の浮動小数点演算装置の構成を示すブロック
図である。 １，２，１０，１１，１２，１７……レジスタ、３，１
３……桁合せ回路、４，１４……仮数部演算回路、５，
１５……仮数部補正回路、６……制御回路、７，９……
選択回路、８，１６……指数部補正回路。
Claims (1)
- 【請求項１】演算すべきデータを格納する第１のレジス
タおよび第２のレジスタと、前記第１のレジスタと前記
第２のレジスタに格納されたデータを入力とし桁合せ処
理を行う桁合せ回路と、前記桁合せ回路の出力である２
つの仮数部データを入力し演算を行なう演算回路と、前
記桁合せ回路の出力である指数部データを入力し前記演
算回路で生じるオーバーフロー信号に従って補正処理を
行う指数部補正回路と、前記演算回路の出力を入力しオ
ーバーフロー補正を行う仮数部補正回路により構成され
る浮動小数点演算可能な演算装置において、浮動小数点
演算か固定小数点演算かの指定に基いて前記指数部補正
回路の出力と所定データ値とを入力としいずれか一方を
出力する第１の選択回路と、前記演算回路の出力と前記
仮数部補正回路の出力とを入力としいずれか一方を出力
する第２の選択回路と、前記演算回路によって生じるオ
ーバーフロー信号と前記指定信号とを入力とし前記第２
の選択回路に対する制御信号を出力する制御回路とを具
備し、２つの浮動小数点データの演算を行う手段により
２つの演算データの仮数部をデータとした固定小数点演
算を行うことができるようにしたことを特徴とする演算
装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61034373A JPH069028B2 (ja) | 1986-02-18 | 1986-02-18 | 演算装置 |
| EP87102296A EP0234495B1 (en) | 1986-02-18 | 1987-02-18 | Arithmetic circuit capable of executing floating point operations and fixed point operations |
| US07/016,036 US4796218A (en) | 1986-02-18 | 1987-02-18 | Arithmetic circuit capable of executing floating point operation and fixed point operation |
| DE87102296T DE3788290T2 (de) | 1986-02-18 | 1987-02-18 | Arithmetische Schaltung, welche Gleitkommaoperationen und Festkommaoperationen ausführen kann. |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61034373A JPH069028B2 (ja) | 1986-02-18 | 1986-02-18 | 演算装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62191926A JPS62191926A (ja) | 1987-08-22 |
| JPH069028B2 true JPH069028B2 (ja) | 1994-02-02 |
Family
ID=12412365
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61034373A Expired - Fee Related JPH069028B2 (ja) | 1986-02-18 | 1986-02-18 | 演算装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4796218A (ja) |
| EP (1) | EP0234495B1 (ja) |
| JP (1) | JPH069028B2 (ja) |
| DE (1) | DE3788290T2 (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2695178B2 (ja) * | 1988-03-11 | 1997-12-24 | 富士通株式会社 | 演算回路 |
| JPH01302425A (ja) * | 1988-05-31 | 1989-12-06 | Toshiba Corp | 浮動小数点加減算回路 |
| US4926371A (en) * | 1988-12-28 | 1990-05-15 | International Business Machines Corporation | Two's complement multiplication with a sign magnitude multiplier |
| US4961162A (en) * | 1989-01-13 | 1990-10-02 | International Business Machines Corporation | Multiprocessing system for performing floating point arithmetic operations |
| US5038309A (en) * | 1989-09-15 | 1991-08-06 | Sun Microsystems, Inc. | Number conversion apparatus |
| US5038314A (en) * | 1989-11-17 | 1991-08-06 | Digital Equipment Corporation | Method and apparatus for correction of underflow and overflow |
| US5136536A (en) * | 1990-05-04 | 1992-08-04 | Weitek Corporation | Floating-point ALU with parallel paths |
| JPH04165530A (ja) * | 1990-10-30 | 1992-06-11 | Nec Corp | 浮動小数点乗算装置 |
| JPH04205559A (ja) * | 1990-11-30 | 1992-07-27 | Nec Corp | ベクトル演算装置 |
| US5450607A (en) * | 1993-05-17 | 1995-09-12 | Mips Technologies Inc. | Unified floating point and integer datapath for a RISC processor |
| TW353732B (en) * | 1994-03-31 | 1999-03-01 | Ibm | Processing system and method of operation |
| US5809323A (en) * | 1995-09-19 | 1998-09-15 | International Business Machines Corporation | Method and apparatus for executing fixed-point instructions within idle execution units of a superscalar processor |
| JPH1091395A (ja) * | 1996-09-13 | 1998-04-10 | Toshiba Corp | プロセッサ |
| JP3029812B2 (ja) * | 1997-06-03 | 2000-04-10 | 株式会社ジャストシステム | 演算エラー復旧方法およびその装置，並びにその方法をコンピュータに実行させるためのプログラムを記録したコンピュータ読み取り可能な記録媒体 |
| US8738608B2 (en) * | 2010-04-06 | 2014-05-27 | Justone Database, Inc. | Apparatus, systems and methods for data storage and/or retrieval based on a database model-agnostic, schema-agnostic and workload-agnostic data storage and access models |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5776634A (en) * | 1980-10-31 | 1982-05-13 | Hitachi Ltd | Digital signal processor |
| US4594679A (en) * | 1983-07-21 | 1986-06-10 | International Business Machines Corporation | High speed hardware multiplier for fixed floating point operands |
| JPS60140422A (ja) * | 1983-12-28 | 1985-07-25 | Nec Corp | 演算処理装置 |
| US4562553A (en) * | 1984-03-19 | 1985-12-31 | Analogic Corporation | Floating point arithmetic system and method with rounding anticipation |
-
1986
- 1986-02-18 JP JP61034373A patent/JPH069028B2/ja not_active Expired - Fee Related
-
1987
- 1987-02-18 US US07/016,036 patent/US4796218A/en not_active Expired - Lifetime
- 1987-02-18 DE DE87102296T patent/DE3788290T2/de not_active Expired - Fee Related
- 1987-02-18 EP EP87102296A patent/EP0234495B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE3788290T2 (de) | 1994-03-24 |
| DE3788290D1 (de) | 1994-01-13 |
| EP0234495A2 (en) | 1987-09-02 |
| US4796218A (en) | 1989-01-03 |
| EP0234495A3 (en) | 1990-05-02 |
| EP0234495B1 (en) | 1993-12-01 |
| JPS62191926A (ja) | 1987-08-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH069028B2 (ja) | 演算装置 | |
| US5258943A (en) | Apparatus and method for rounding operands | |
| JPH0644225B2 (ja) | 浮動小数点丸め正規化回路 | |
| EP0483864A2 (en) | Hardware arrangement for floating-point addition and subtraction | |
| WO1989009441A1 (en) | Apparatus and method for floating point normalization prediction | |
| JP3845009B2 (ja) | 積和演算装置、及び積和演算方法 | |
| JPH07182141A (ja) | 演算装置及び演算方法 | |
| JPS61237133A (ja) | 演算回路 | |
| US4999800A (en) | Floating point adder with pre-shifter | |
| US5063530A (en) | Method of adding/subtracting floating-point representation data and apparatus for the same | |
| US4896286A (en) | Floating-point arithmetic apparatus | |
| JPH07146777A (ja) | 演算装置 | |
| US5838601A (en) | Arithmetic processing method and arithmetic processing device | |
| JPS63113629A (ja) | 演算方式 | |
| JPS6017534A (ja) | 浮動小数点数値正規化回路 | |
| JP2555577B2 (ja) | 演算装置 | |
| JPH0644226B2 (ja) | 演算処理装置 | |
| JPS62295136A (ja) | 浮動小数点数演算回路 | |
| JP2723707B2 (ja) | 正規化回路 | |
| JP2558799B2 (ja) | 浮動小数点正規化丸め装置 | |
| JP4428778B2 (ja) | 演算装置及び演算方法並びに計算装置 | |
| JPS5960637A (ja) | 浮動小数点演算装置 | |
| JPH06195206A (ja) | 除算器 | |
| JP3124286B2 (ja) | 浮動小数点数演算装置 | |
| JPH0388024A (ja) | ベクトル浮動小数点演算装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |