DE3788290T2

DE3788290T2 - Arithmetische Schaltung, welche Gleitkommaoperationen und Festkommaoperationen ausführen kann.

Info

Publication number: DE3788290T2
Application number: DE87102296T
Authority: DE
Inventors: Takao C O Nec Corpor Nishitani; Hideo C O Nec Corporati Tanaka
Original assignee: NEC Corp; Nippon Electric Co Ltd
Current assignee: NEC Electronics Corp
Priority date: 1986-02-18
Filing date: 1987-02-18
Publication date: 1994-03-24
Anticipated expiration: 2007-02-19
Also published as: JPH069028B2; EP0234495A3; US4796218A; DE3788290D1; EP0234495B1; JPS62191926A; EP0234495A2

Description

Hintergrund der Erfindung

Feld der Erfindung

Die Erfindung betrifft eine arithmetische Operationsschaltung, und insbesondere eine arithmetische Schaltung zur Ausführung sowohl von arithmetischen Gleitkommaoperationen als auch von Festkommaoperationen.

Beschreibung bekannter Technik

Integrierte elektronische Ein-Chip-Schaltungen wie Ein- Chip-Mikrocomputer, die arithmetische Operationen durchführen können, müssen in der rage sein, eine komplizierte Operation wie eine arithmetische Gleitkommaoperation mit einer erhöhten Dichte integrierter Schaltungen durchzuführen. Die arithmetische Gleitkommaoperation wird weitgehend verwendet, hauptsächlich für den Zweck der Ausdehnung des Bereichs der numerischen Daten, die mit einer begrenzten Anzahl von Bits darstellbar sind, und für den Zweck der automatischen Korrektur eines Überlaufs, der aus der arithmetischen Operation folgt.
Bei der arithmetischen Gleitkommaoperation wird ein numerisches Datum durch den Exponenten und die Fraktion oder die Mantisse ausgedrückt, und der Exponent und die Fraktion eines gegebenen numerischen Datums werden separat voneinander verarbeitet.
Dementsprechend umfaßt eine bekannte arithmetische Gleitkommaschaltung ein Paar Eingangsregister zum zeitweiligen Halten eines Paares gegebener Zahlen in Gleitkommarepräsentation, die zu verarbeiten sind. Das Paar Zahlen, die in dem Registerpaar gespeichert sind, werden einer Basiskomma- Einstellschaltung zugeführt, so daß die Basiskommata der gegebenen Zahlen ausgerichtet werden, wenn Addition oder Substraktion durchzuführen sind. Mit anderen Worten wird das Paar der gegebenen Gleitkommazahlen in ein anderes Paar von Gleitkommazahlen umgewandelt, die den gleichen Wert in ihren entsprechenden Exponententeilen aufweisen, aber die gleichen Zahlen angeben wie die, die durch die ursprünglich gegebenen Gleitkommazahlen bezeichnet werden.
Die entsprechenden Fraktionsteile der so erhaltenen Gleitkommazahlen mit demselben Exponentenwert werden einem Paar Eingangsanschlüsse einer Fraktionsoperationsschaltung zugeführt. Diese Fraktionsoperationsschaltung gibt das Resultat einer gegebenen Arithmetikoperation der angegebenen Fraktionszahlen an eine Fraktionskorrekturschaltung und erzeugt ein Überlaufsignal, wenn ein Überlauf als Resultat der Arithmetikoperation auftritt. Die Fraktionskorrekturschaltung gibt die Fraktionszahl wie sie ist an den Fraktionsteil eines Ausgangsregisters, wenn das Überlaufsignal nicht erzeugt wird. Wenn jedoch das Überlaufsignal erzeugt wird, verschiebt die Fraktionskorrekturschaltung die Eingangsfraktionszahl um ein Bit nach rechts und gibt die um ein Bit nach rechts verschobene Fraktionszahl an das Ausgangsregister.
Die arithmetische Gleitkommaschaltung umfaßt ferner eine Exponentenkorrekturschaltung zum Empfang der Daten des Exponententeils von der Einstellschaltung. Die Exponentenkorrekturschaltung gibt das empfangene Exponentendatum wie es ist an einen Exponententeil des Ausgangsregisters aus, wenn ein Überlaufsignal nicht erzeugt wird, durch die Fraktionsoperatorschaltung. Wenn jedoch das Überlaufsignal erzeugt wird, addiert die Exponentenkorrekturschaltung dem empfangenen Exponentendatum "1" und gibt das Exponentendatum, dem "1" addiert wurde, an den Exponententeil des Ausgangsregisters.
Bei der arithmetischen Operation werden jedoch nicht nur Gleitkommadaten verwendet, sondern es werden ferner auch Festkommadaten verarbeitet, insbesondere bei einer Signalverarbeitung, die häufig Berechnungen numerischer Daten durchführt. In einem derartigen Fall ist es wünschenswert, daß nicht nur Gleitkommadaten, sondern auch Festkommadaten verarbeitet werden können, und zwar in derselben Vorrichtung, Mikrocomputer oder Prozessor.
Wenn Festkommadaten zu verarbeiten sind, wird das Ergebnis der arithmetischen Operation wie es ist ohne Korrektur durch einen Überlauf aufgrund der Arithmetikoperation ausgegeben. Bei der bekannten arithmetischen Gleitkommaschaltung, die vorstehend beschrieben wurde, wird jedoch, wenn ein Überlauf aufgrund der Arithmetikoperation der Fraktionen der vorgegebenen Zahlen auftritt, das Resultat der Arithmetikoperation ohne Ausnahme korrigiert. Mit anderen Worten kann die bekannte arithmetische Gleitkommaschaltung nicht für arithmetische Operationen von Festkommadaten verwendet werden.
Ein Hochgeschwindigkeitsmultiplizierer für Festkomma- und Gleitkomma-Operanden ist aus der EP-A-132646 bekannt. Der Multiplizierer führt zusätzlich Exponentenberechungen, Nachnormierungen und Fehlererfassungen durch und zeigt eine aufwendige Struktur.

Zusammenfassung der Erfindung

Dementsprechend liegt eine Aufgabe der Erfindung in der Schaffung einer arithmetischen Schaltung zur Verarbeitung von sowohl Gleitkommadaten als auch von Festkommadaten.
Eine weitere Aufgabe der Erfindung liegt in der Schaffung einer arithmetischen Schaltung zur Ausführung von sowohl arithmetischen Gleitkommaoperationen und arithmetischen Festkommaoperationen ohne wesentliches Ansteigen der Schaltungselemente im Vergleich mit einer bekannten arithmetischen Gleitkommaschaltung, so daß sie in einfacher Weise in einer Ein-Chip-Schaltung ausgeführt werden kann.
Die obengenannte und andere Aufgaben der Erfindung werden erfindungsgemäß durch eine Arithmetikschaltung gemäß Anspruch 1 gelöst.
Durch diese Anordnung wird entweder das Ausgangssignal der arithmetischen Operationsschaltung oder das Ausgangssignal der Fraktionskorrekturschaltung selektiv durch den zweiten Selektor in Übereinstimmung mit dem Steuersignal ausgegeben. Das Ausgangssignal der Fraktionkorrekturschaltung repräsentiert die Fraktionszahl, die bereits korrigiert wurde, ähnlich der arithmetischen Gleitkommaoperation im Fall des Auftretens eines Überlauf s. Andererseits repräsentiert das Ausgangssignal der arithmetischen Operationsschaltung das Resultat der arithmetischen Festkommaoperation. Dementsprechend gibt der zweite Selektor selektiv das Resultat der arithmetischen Festkommaoperation oder das Resultat im Fraktionsteil der arithmetischen Gleitkommaoperation aus. In gleicher Weise gibt der erste Selektor selektiv den vorgegebenen Wert aus, der bei der arithmetischen Festkommaoperation verwendet werden kann, oder das Ausgangssignal der Exponentenkorrekturschaltung, das korrigiert wurde, wenn es entsprechend dem Überlaufsignal erforderlich ist. Auf diese Weise kann die oben beschriebene Arithmetikschaltung selektiv das Resultat der arithmetischen Gleitkommaoperation oder das Resultat der arithmetischen Festkommaoperation ausgeben.
Die obengenannten und andere Aufgaben, Merkmale und Vorteile der Erfindung werden aus der folgenden Beschreibung bevorzugter Ausführungsformen der Erfindung mit Bezug auf die beigefügten Zeichnungen deutlich.

Kurzbeschreibung der Zeichnungen

Fig. 1 ist ein Blockdiagramm einer Ausführungsform der Arithmetikschaltung gemäß der Erfindung und Fig. 2 und 3 sind detaillierte Schaltungsdiagramme verschiedener Teile der in Fig. 1 dargestellten Schaltung.

Beschreibung bevorzugter Ausführungsformen

Bezugnehmend auf Fig. 1 umfaßt eine Arithmetikschaltung gemäß der Erfindung ein paar Eingangsregister 10 und 12 zum zeitweiligen Halten eines Paares gegebener Zahlen in Gleitkoininadarstellung, die zu verarbeiten sind. Jedes der Register 10 und 12 umfaßt zumindest einen Exponententeil zur Registrierung eines Exponenten einer vorgegebenen Zahl und einen Fraktionsteil zur Registrierung der Fraktion der gegebenen Zahl. Das Registerpaar 10 und 12 sind mit einer Basiskomma-Einstellschaltung 14 verbunden, die durch ein Modusauswahlsignal A gesteuert wird, so daß die Basiskommata der gegebenen Zahlen ausgerichtet werden, wenn Addition oder Subtraktionen im Gleitkomma-Operationsmodus durchzuführen sind. Mit anderen Worten wird das Paar der gegebenen Gleitkommazahlen in ein anderes Paar von Gleitkommazahlen umgewandelt, die denselben Wert in ihren entsprechenden Exponententeilen aufweisen, aber immer noch dieselben Zahlen repräsentieren, wie die, die durch die ursprünglichen Gleitkommazahlen angegeben sind. Aufgrund dessen hat die Basiskommaeinstellschaltung 14 zumindest ein Paar Fraktionsausgänge und einen Exponentenausgang.
Das Paar der Fraktionsausgänge der Einstellschaltung 14 ist mit einem Paar Eingangsanschlüsse einer arithmetischen Fraktionsoperationsschaltung 16 verbunden. Diese Fraktionsoperationsschaltung 16 gibt das Resultat einer gegebenen Arithmetikoperation der angegebenen Fraktionszahlen an eine Fraktionskorrekturschaltung 18 aus und erzeugt ein aktives Überlaufsignal B, wenn ein Überlauf als Ergebnis der Arithmetikoperation auftritt. Die Fraktionskorrekturschaltung 18 verschiebt die eingegebene Fraktionszahl um ein Bit nach rechts und gibt die um ein Bit verschobene Fraktionszahl an einen Eingang eines Selektors 20. Dieser Selektor 20 ist zum Empfang der Fraktionsausgabe der arithmetischen Operationsschaltung 16 an seinem anderen Eingang ausgelegt. Der Selektor 20 wird durch eine Steuerschaltung 22 gesteuert, so daß er entweder den Ausgang der arithmetischen Operationsschaltung 16 oder den Ausgang der Korrekturschaltung 18 an einen Fraktionsteil eines Ausgangsregisters 24 ausgibt. Die Steuerschaltung 22 ist zum Empfang des Modusauswahlsignals A und des Überlaufsignals B geschaltet und arbeitet, um den Selektor 20 zu veranlassen, das Ausgangssignal der Korrekturschaltung 18 an das Ausgangsregister 24 auszugeben, wenn das Modusauswahlsignal A eine arithmetische Gleitkommaoperation angibt und wenn das Überlaufsignal B aktiv wird, so daß es das Auftreten eines Überlauf s anzeigt. Anderenfalls veranlaßt die Steuerschaltung 22 den Selektor 20 zur Auswahl des Fraktionsausgangs der arithmetischen Operationsschaltung 16.
Die dargestellte Arithmetikschaltung umfaßt ferner eine Exponentenkorrekturschaltung 26 zum Empfang der Daten des Exponententeils von der Einstellschaltung 14. Die Exponentenkorrekturschaltung 26 gibt das empfangene Exponentendatum wie es ist an einen Eingang eines zweiten Selektors 28 aus, wenn das Überlaufsignal B nicht durch die Fraktionsoperatorschaltung 16 aktiviert ist. Wenn jedoch das Überlaufsignal B aktiviert ist, addiert die Exponentenkorrekturschaltung 26 "1" zum empfangenen Exponentendatum und gibt das um eins erhöhte Exponentendatum an den Selektor 28. Dieser Selektor 28 ist zum Empfang einer "0" an seinem zweiten Eingang ausgelegt und wird durch ein Modusauswahlsignal A gesteuert, so daß er das Ausgangssignal der Korrekturschaltung 26 an einen Exponententeil des Ausgangsregisters 24 ausgibt, wenn das Modusauswahlsignal A eine arithmetische Gleitkommaoperation anzeigt. Demgegenüber, falls das Modusauswahlsignal A eine arithmetische Festkommaoperation anzeigt, wählt der Selektor 28 den Eingang mit "0".
Falls das Modusauswahlsignal A die Festkommaoperation anzeigt, werden das Paar der Zahlen in Festkommarepräsentation, die in den Eingangsregistern 10 und 12 gespeichert sind, der Einstellschaltung 14 eingegeben, in der die Basiskommata der beiden Eingangszahlen für den Fall der Addition oder Subtraktion ausgerichtet werden. Fraktionen des Paares der hinsichtlich der Basiskommata ausgerichteten Zahlen werden der arithmetischen Operationsschaltung 16 eingegeben, in der die gewünschte Arithmetikoperation zwischen den eingegebenen Fraktionszahlen ausgeführt wird. Falls ein Überlauf bei dieser Arithmetikoperation auftritt, wird das Überlaufsignal B aktiviert. Andererseits wird das Exponentendatum der hinsichtlich der Basiskoininata ausgerichteten Zahlen von der Einstellschaltung 14 zur Exponentenkorrekturschaltung 26 übergeben. Falls das Überlaufsignal B aktiviert ist, addiert die Korrekturschaltung 26 "1" dem eingegebenen Exponenetendatum und gibt das um "1" erhöhte Exponentendatum an den Selektor 28. Falls andererseits das Überlaufsignal B nicht aktiviert ist, gibt die Korrekturschaltung 26 das eingegebene Exponentendatum wie es ist an den Selektor 28. Zu diesem Zeitpunkt, da das Modusauswahlsignal A eine Gleitkommaoperation anzeigt, gibt der Selektor 28 das von der Korrekturschaltung 26 empfangene Exponentendatum an das Ausgangsregister 24.
Das von der arithmetischen Operationsschaltung 16 ausgegebene Fraktionsdatum wird um ein Bit durch die Verbindungsschaltung 18 nach rechts verschoben und dann dem Selektor 20 zugeführt.
Desweiteren wird das von der arithmetischen Operationsschaltung ausgegebene Fraktionsdatum direkt an den Selektor 20 gegeben.
Die dem Selektor 20 zugeordnete Steuerschaltung 22 arbeitet zur Steuerung des Selektors 20 in Übereinstimmung mit dem Überlaufsignal B, wenn das Modusauswahlsignal A eine Gleitkommaoperation anzeigt. Falls das Überlaufsignal B durch die arithmetische Operationsschaltung 16 aktiviert wird, veranlaßt dementsprechend die Steuerschaltung 22 den Selektor 20 zur Ausgabe des Ausgangssignal der Korrekturschaltung 18 an das Ausgangsregister 24. Falls jedoch das Überlaufsignal B nicht aktiviert ist, veranlaßt die Steuerschaltung 22 den Selektor 20 zur Ausgabe des Ausgangssignals der arithmetischen Operationsschaltung 16 an das Ausgangsregister 24.
Wenn das Modusauswahlsignal A eine Festkoininaoperation anzeigt, wird die Basiskomma-Einstellschaltung durch das Modusauswahlsignal A derart gesteuert, daß die Exponententeile der in den Eingangsregistern 10 und 12 gespeicherten Zahlen ignoriert werden, und aufgrund dessen werden die Fraktionsteile ohne Basiskommaeinstellung an die arithmetische Operationsschaltung 16 ausgegeben. Als Ergebnis wird eine vorgegebene Arithmetikoperation zwischen dem Paar der vorgegebenen Zahlen in der arithmetischen Operationsschaltung 16 durchgeführt. Das Resultat der Arithmetikoperation wird direkt einem Eingang des Selektors 20 auf einer Seite eingegeben und durch die Korrekturschaltung 18 auf der anderen Seite nach rechts verschoben, so daß ein um ein Bit verschobenes Fraktionsdatum dem anderen Eingang des Selektors 20 eingegeben wird.
Wenn das Modusauswahlsignal A eine Festkommaoperation anzeigt, arbeitet die Steuerschaltung 22, um den Selektor 20 zu veranlassen, das Ausgangssignal der arithmetischen Operationsschaltung 16 an das Ausgangsregister 24 aus zugeben, ohne Rücksicht auf den Status des Überlaufsignals B. Zusätzlich wird der Selektor 28 durch das Modusauswahlsignal B gesteuert, das eine Festkommaoperation anzeigt, so daß das Eingangssignal mit "0" dem Exponententeil des Ausgangsregisters 24 zugeführt wird. Als Ergebnis werden alle Bits des Exponententeils des Ausgangsregisters 24 zwangsweise auf "0" gebracht, so daß das Resultat der Festkommaoperation nicht beeinflußt wird.
Beispielsweise sei angenommen, daß die Arithmetikschaltung, die oben beschrieben wurde, ein Gleitkommadatum einschließlich eines Exponententeils von 8 Bit und eines Fraktionsteils von 24 Bit verarbeiten kann. Das Resultat der Festkommaoperation wird in den Fraktionsteil mit 24 Bit des Ausgangsregisters eingebracht, und der Exponententeil mit 8 Bit wird zwangsweise auf "0" gebracht. Aufgrund dessen gibt der Inhalt des Exponententeils des Eingangsdatums keinen Effekt zum Resultat der Festkommaoperation. Auf diese Weise kann die Festkoininaoperation unter Verwendung der arithmetischen Fraktionsoperationsschaltung 16 der arithmetischen Gleitkommaschaltung durchgeführt werden.
Bezugnehmend auf Fig. 2 ist eine detaillierte Schaltung der arithmetischen Fraktionsoperationsschaltung 16, der zugeordneten Korrekturschaltung 18, des Selektors 20 und der Steuerschaltung 22 gemäß Fig. 1 dargestellt. Die dargestellte arithmetische Operationsschaltung 16 ist eine 46- Bit-Arithmetik-Einheit, aber nur eine einzige Schaltung für das höchstwertige Bit (MSB) ist im Detail dargestellt, da die Einheitsschaltungen für entsprechende Bits im wesentlichen die gleichen sind. Ein Paar MSB-Eingangsbits IN&sub1; und IN&sub2; werden über ein Paar Übertragungstore 30 eingegeben, die in Abhängigkeit von einem Takt Φ eingeschaltet werden. Die Eingangsbits IN&sub1; und IN&sub2; werden in einer unitären Arithmetikschaltung verarbeitet, die ein Feld von Schalttoren 32 und Inverter 34 aufweisen, die gemäß Fig. 2 geschaltet sind. Die Schalttore 32 werden selektiv mit Betriebsauswahlsignalen U&sub1; bis U&sub7; über ein Feld von Übertragungstoren 36 versorgt, die in Abhängigkeit von einem anderen Takt eingeschaltet werden. Aufgrund dessen werden die Eingangsbits in Abhängigkeit vom Takt Φ eingegeben, und eine Arithmetikoperation, die durch ein aktives Signal der Betriebsauswahlsignale U&sub1; bis U&sub7; bezeichnet wird, wird in Abhängigkeit vom Takt ausgeführt.
Ein Paar Signale werden als Resultat der ausgeführten Arithmetikoperation erzeugt. Eins der so erzeugten Signale wird über einen Inverter 38 an ein Übertragungstor 40 geliefert, das in eine vorgeladene Übertragsleitung 42 eingefügt ist, und ferner an eine Ausgangsschaltung 44. Ein Ausgang der Ausgangsschaltung 44 ist mit einer korrespondierenden unitären Schaltung einer Korrekturschaltung und einem Selektor 18A verbunden. Das andere Signal des durch das Feld der Schalttore 32 erzeugten Signalpaares wird über einen Inverter 46 an ein Schalttor 48 geliefert, das zwischen die Übertragsleitung 42 und Vss geschaltet ist. Die Übertragsleitung 42 ist über ein fest vorgespanntes Übertragungstor mit einem Inverter 50 verbunden, der ein Übertragssignal C erzeugt.
Jede unitäre Schaltung der Korrekturschaltung und des Selektors 18A umfaßt ein Paar Übertragungstore, von denen eines 52 mit seinem Ende mit dem Ausgang der korrespondierenden unitären Arithmetikschaltung verbunden ist. In der unitären Korrekturschaltung und dem Selektor für das MSB-Bit ist das andere Übertragungstor 54 verbunden, um an seinem Ende ein Vorzeichenbit (SIGN) zu empfangen. In der anderen unitären Schaltung und den Selektoren ist das andere Übertragungstor 54 mit dem Ausgang der unitären Arithmetikschaltung links an die korrespondierende unitäre Arithmetikschaltung angrenzend verbunden. Die anderen Enden jedes Übertragungstorpaares 52 und 54 sind gemeinsam mit einem korrespondierenden Bit des Fraktionsteils des Ausgangsregisters 24 verbunden. Jedes Paar der Übertragungstore 52 und 54 wird alternativ durch die Steuerschaltung 22 eingeschaltet. Wenn somit das Tor 52 eingeschaltet ist und das Tor 54 ausgeschaltet ist, wird das von der Arithmetikschaltung ausgegebene Datum dem Ausgangsregister 24 ohne eine Verschiebung eingegeben. Wenn andererseits das Tor 54 eingeschaltet und das Tor 52 ausgeschaltet ist, wird das Ausgangssignal der Arithmetikschaltung 16 um ein Bit nach rechts verschoben, und das verschobene Datum wird im Ausgangsregister 24 registriert.
Die Steuerschaltung 22 umfaßt eine NAND-Schaltung 56 mit einem ersten Eingang, der zum Empfang des Übertragssignals o geschaltet ist, und einem zweiten Eingang, der zum Empfang eines ersten Modusauswahlsignals A&sub1; geschaltet ist. Der Ausgang des NAND-Tores 56 ist mit einem Eingang eines ODER-Tores 58 verbunden, dessen anderer Eingang zum Empfang eines zweiten Modusauswahlsignals A&sub2; geschaltet ist. Der Ausgang des ODER-Tores 58 ist mit dem Steuergate des Übertragungstores 52 verbunden und ferner über einen Inverter 60 mit dem Steuergate des Übertragungstores 54. Wenn die Festkommaoperation ausgewählt ist, sind das erste und das zweite Modusauswahlsignal A&sub1; und A&sub2; auf "0" bzw. "1", und wenn die Gleitkommaoperation ausgewählt ist, sind die Signale A&sub1; und A&sub2; auf "1" bzw. "0". Wenn aufgrund dessen A&sub1; und A&sub2; auf "0" und "1" sind (Festkommaoperation), wird der Ausgang des ODER-Tores 58 aktiviert, so daß die Tore 52 eingeschaltet werden. Wenn demgegenüber A&sub1; und A&sub2; auf "1" und "0" sind (Gleitkommaoperation), nimmt das ODER-Tor 58 selektiv den Zustand "1" oder "0", in Übereinstimmung mit dem Übertragssignal C ein.
Bezugnehmend auf Fig. 3 ist dort ein detailliertes Schaltungsdiagramm der Exponentkorrekturschaltung 26 und des Selektors 28 dargestellt. Die Korrekturschaltung 26 umfaßt eine Anzahl unitärer Schaltungen derselben Struktur, und der Selektor 28 weist eine Anzahl unitärer Schaltungen derselben Struktur auf. Aufgrund dessen werden nur die jeweiligen unitären Schaltungen für das höchstwertige Bit im Detail erläutert.
Die dargestellte Exponentenkorrekturschaltung 26 ist aus einer arithmetisch-logischen Einheit aufgebaut, so daß sie in der rage ist, eine arithmetische Operation zwischen einem Paar Exponentendaten durchzuführen. Dementsprechend hat die Korrekturschaltung 26 einen Schaltungsaufbau, der dem der Arithmetikschaltung 16 entspricht, und aufgrund dessen wird hier eine detaillierte Beschreibung unterlassen. Wenn das Exponentendatum korrigiert wird, wird einer der Eingänge INE1 und INE2 mit dem Exponentendatum versorgt, und der andere Eingang wird auf "0" fixiert, so daß ein um "1" erhöhtes Datum in Abhängigkeit vom Übertragssignal C erzeugt wird.
Der Ausgang jedes der unitären Exponentenkorrekturschaltungen ist mit einer korrespondierenden unitären Schaltung des Selektors 28 verbunden, die ein erstes Übertragungstor 62 aufweist, die mit ihrem einen Ende mit dem Ausgang der unitären Exponentenkorrekturschaltung verbunden ist und mit ihrem anderen Ende mit dem entsprechenden Bit des Exponententeils des Ausgangsregisters 24. Desweiteren umfaßt die unitäre Selektorschaltung ein weiteres Übertragungstor 64, das zwischen einen Logikpegel "0" und das andere Ende des Tores 62 geschaltet ist. Das erste und das zweite Modusauswahlsignal A&sub1; und A&sub2; mit zueinander entgegengesetzten Phasen werden den Steuergates der Übertragungstore 62 bzw. 64 zugeführt. Wenn somit A&sub1; und A&sub2; auf "0" und "1" sind (Festkommaoperation), wird das Tor 64 eingeschaltet, so daß "0" in allen Bits des Exponententeils des Ausgangsregisters 24 registriert wird. Wenn jedoch A&sub1; und A&sub2; auf "1" und "0" sind (Gleitkommaoperation), wird das Tor 62 eingeschaltet, so daß der Ausgang der Exponentenkorrekturschaltung 26 im Exponententeil des Ausgangsregisters 24 gespeichert wird. Schließlich werden die Modussignale A&sub1; und A&sub2; durch einen Dekoder 66 aufgrund eines Paares vorgegebener Bits P&sub1; und P&sub2; in einem Befehlsregister 68 eines Ein-Chip-Mikrocomputers erzeugt. Der Dekoder 66 umfaßt ein NAND-Tor 70 mit zwei Eingängen, die mit den beiden Bits P&sub1; und P&sub2; des Befehlsregisters 68 verbunden sind. Der Ausgang des NAND-Tores 70 ist mit einem Inverter 72 verbunden, der das erste Modusauswahlsignal A&sub1; erzeugt. Der Dekoder 66 umfaßt ferner eine NOR-Schaltung 74 mit zwei Eingängen, die mit den Bits P&sub1; und P&sub2; des Befehlsregisters 68 verbunden sind, so daß die NOR-Schaltung 74 an ihrem Ausgang das zweite Modusauswahlsignal A&sub2; mit einer dem ersten Modusauswahlsignal A&sub1; entgegengesetzten Phase erzeugt. Wenn somit P&sub1; und P&sub2; beide auf "0" sind, werden A&sub1; und A&sub2; zu "0" und "1" (Festkommaoperation). Falls P&sub1; und P&sub2; beide auf "1" sind, werden A&sub1; und A&sub2; zu "1" und "0" (Gleitkommaoperation).
Schließlich sei bemerkt, daß in den Fig. 2 und 3 kleine Kreise an den Enden verschiedener Leitungen bedeuten, daß sie "geerdet" sind ("0"-Pegel) und senkrechte kurze Linien an den Enden verschiedener Leitungen bedeutet, daß sie auf "Potential Vss" sind ("1"-Pegel).

Claims

1. Arithmetikschaltung mit einem Paar Eingangsregister (10, 12) zum Halten eines Paares gegebener Zahlen, einer Basis- Einstellschaltung (14), die mit den Registern (10, 12) verbunden ist zur Ausrichtung der Basiskommata der gegebenen Zahlen, wobei die Einstellschaltung (14) angepaßt ist zur Ausgabe von zumindest einem Paar von Basis-Ausrichtfraktionen und eines Exponenten, der aus der Basiskomma-Ausrichtung abgeleitet wurde, einer Arithmetik-Operationsschaltung (16), die das Paar der ausgerichteten Basiskommafraktionen erhält, so daß sie das Resultat einer gegebenen arithmetischen Operation der empfangenen Fraktionen ausgibt und ein Überlaufsignal (B) erzeugt, wenn ein Überlauf bei der arithmetischen Operation der empfangenen Fraktionen auftritt, einer Exponenten-Korrekturschaltung (26), die den Exponenten von der Einstellschaltung (14) erhält und abhängig ist vom Überlaufsignal (B) von der Arithmetik-Operationsschaltung (16), um selektiv den empfangenen Exponenten zu korrigieren, einer Fraktions-Korrekturschaltung (18), die die Ausgabe der Arithmetik-Operationsschaltung (16) erhält, um die empfangenen Daten zu korrigieren, gekennzeichnet durch einen ersten Selektor (28), der die Ausgabe der Exponenten-Korrekturschaltung (26) erhält und in Abhängigkeit von einem Modus-Auswahlsignal (A) arbeitet, um selektiv die Ausgabe der Exponenten- Korrekturschaltung (26) oder einen vorgegebenen Wert auszugeben, einen zweiten Selektor (20), der die Ausgabe der Arithmetik-Operationsschaltung (16) und der Fraktions-Korrekturschaltung (18) erhält, und eine Steuerschaltung (22), die das Modusauswahlsignal (A) und das Überlaufsignal (B) erhält, zur Steuerung des zweiten Selektors (20) derart, daß der zweite Selektor (20) die Ausgabe der Fraktionskorrekturschaltung (16) ausgibt, wenn das Modus-Auswahlsignal (A) eine Gleitkommaoperation anzeigt und wenn das Überlaufsignal (B) einen Überlauf anzeigt, und der zweite Selektor die Ausgabe der Arithmetik-Operationsschaltung (16) in anderen Fällen ausgibt.

2. Schaltung nach Anspruch 1, mit ferner einem Dekoder (66), der zumindest mit dem letzten einen Bit eines Befehlsregisters (68) verbunden ist zur Erzeugung des Modusauswahlsignals (A).

3. Schaltung nach Anspruch 2, wobei der Dekoder ein Paar eines ersten und eines zweiten Modusauswahlsignals (A&sub1;, A&sub2;) erzeugt, die in zueinander entgegengesetzter Phase sind.

4. Schaltung nach Anspruch 1, mit ferner einem Ausgangsregister (24), das mit dem ersten und dem zweiten Selektor (28, 20) verbunden ist, wobei der vorgegebene Wert "0" ist, so daß "0" zwangsweise in allen Bits des Exponententeils des Ausgangsregisters (24) gespeichert wird, wenn der erste Selektor (28) den vorgegebenen Wert ausgibt.

5. Schaltung nach Anspruch 4, wobei die Fraktions-Korrekturschaltung (18) und der zweite Selektor (20) aus einem Feld unitärer Übertragungsschaltungen zusammengesetzt sind, von denen jedes ein Paar erster und zweiter Übertragungstore (52, 54) aufweist, die an ihren einen Enden mit einem entsprechenden Bit eines Fraktionsteils des Ausgangsregisters verbunden sind, wobei die ersten Übertragungtore jedes Paares an ihren anderen Enden mit einem entsprechenden Bitausgang der Arithmetik-Operationsschaltung (16) verbunden sind, wobei die zweiten Übertragungstore jedes Paares an ihren anderen Enden mit einem Bitausgang der Arithmetik-Operationsschaltung (16) links angrenzend an den entsprechenden Bitausgang der Arithmetik- Operationsschaltung (16) verbunden sind, und wobei jedes Paar der Übertragungstore alternativ eingeschaltet wird.

6. Schaltung nach Anspruch 4, mit ferner einem Dekoder zur Erzeugung eines Paares von ersten und zweiten Modusauswahlsignalen (A&sub1;, A&sub2;) mit zueinander entgegengesetzten Phasen und einer Steuerschaltung (22), die ein Überlaufsignal (C) erhält und das erste und das zweite Modusauswahlsignal zur Steuerung jedes Paares der ersten und zweiten Übertragungstore derart, daß das erste Übertragungstor ausgeschaltet wird und das zweite Übertragungstor eingeschaltet wird, wenn das Modusauswahlsignal eine Gleitkommaoperation anzeigt und wenn das Überlaufsignal das Vorhandensein eines Überlaufes anzeigt, und in anderen Fällen sind das erste und das zweite Übertragungstor ein- bzw. ausgeschaltet.

7. Schaltung nach Anspruch 6, wobei die Steuerschaltung (22) eine NAND-Schaltung (56) aufweist mit einem ersten Eingang, der zum Empfang des Überlaufsignals (C) geschaltet ist, und einem zweiten Eingang, der zum Empfang des ersten Modusauswahlsignals (A&sub1;) geschaltet ist, und einem ODER-Tor (58) mit einem ersten Eingang, der mit dem Ausgang des NAND-Tores (56) verbunden ist, und einem zweiten Eingang, der zum Empfang des zweiten Modusauswahlsignals (A&sub2;) geschaltet ist, wobei ein Ausgang des ODER-Tores (58) mit dem Steuergerät des ersten Übertragungstores (52) verbunden ist und ferner über einen Inverter (60) mit dem Steuergate des zweiten Übertragungstores (54)

8. Schaltung nach Anspruch 1, wobei der erste Selektor (28) ein Feld unitärer Übertragungsschaltungen aufweist, von denen jede ein Paar erster und zweiter Übertragungstore (62, 64) aufweist, die mit ihren einen Enden mit einem korrespondierenden Bit eines Exponententeils des Ausgangsregisters (24) verbunden sind, wobei die ersten Übertragungstore jedes Paares mit ihren anderen Enden mit einem korrespondierenden Bit-Ausgang der Exponenten-Korrekturschaltung verbunden sind, wobei das zweite Übertragungtor (64) jeden Paares zum Empfang eines Logikpegels "0" geschaltet ist und jedes Paar der Übertragungstore (62, 64) alternativ eingeschaltet wird.

9. Schaltung nach Anspruch 8, mit ferner einem Dekoder (66) zur Erzeugung eines Paares eines ersten und eines zweiten Modusauswahlsignals (A&sub1;, A&sub2;), die einander entgegengesetzte Phasen aufweisen und den Steuergates des ersten und des zweiten Übertragungstores (62, 64) jedes Paares zugeführt werden, so daß nur das erste Übertragungstor (62) bei einem Gleitkommabetrieb eingeschaltet ist und nur das zweite Übertragungstor (64) bei einem Festkommabetrieb eingeschaltet ist.